JPH07273128A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH07273128A JPH07273128A JP6044994A JP6044994A JPH07273128A JP H07273128 A JPH07273128 A JP H07273128A JP 6044994 A JP6044994 A JP 6044994A JP 6044994 A JP6044994 A JP 6044994A JP H07273128 A JPH07273128 A JP H07273128A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor substrate
- electrode
- blade
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 Ｙ型ゲート電極の寄生ゲート容量のゲート形
状依存性を抑制し、電界効果型トランジスタの劣化及び
バラツキを抑制する。 【構成】 Ｙ型ゲートを有する電界効果型トランジスタ
において、ゲート電極形状を、ゲート電極の翼と半導体
基板１０とのなす角θを２０度に、ゲート翼付け根と半
導体基板との距離Ｈg と、Ｙ型ゲート電極の翼下部分に
位置するｎ型ＧａＡｓコンタクト層表面もしくはオーミ
ック電極表面を半導体基板表面から測った高さＨr との
差Ｈを２４０nmにする。
状依存性を抑制し、電界効果型トランジスタの劣化及び
バラツキを抑制する。 【構成】 Ｙ型ゲートを有する電界効果型トランジスタ
において、ゲート電極形状を、ゲート電極の翼と半導体
基板１０とのなす角θを２０度に、ゲート翼付け根と半
導体基板との距離Ｈg と、Ｙ型ゲート電極の翼下部分に
位置するｎ型ＧａＡｓコンタクト層表面もしくはオーミ
ック電極表面を半導体基板表面から測った高さＨr との
差Ｈを２４０nmにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に形成さ
れた電界効果型トランジスタに関し、特にゲート電極の
断面形状がＹ型である電界効果型トランジスタに関す
る。
れた電界効果型トランジスタに関し、特にゲート電極の
断面形状がＹ型である電界効果型トランジスタに関す
る。
【０００２】
【従来の技術】ＧａＡｓなどＩＩＩ−Ｖ族化合物半導体
電界効果型トランジスタを用いたＬＳＩの研究開発にお
いて、高速化及び低消費電力化が盛んに行われている。
ＬＳＩの開発では、集積回路に含まれる素子特性の均一
性を向上させる必要がある。また、高速化に関しては素
子の微細化が必要である。低消費電力化に関しては電源
電圧の低電圧化が有効であり、電源電圧の低電圧化に伴
い、素子特性の向上、すなわち素子の微細化が必要とな
る。素子の微細化には、短ゲート化、寄生抵抗の低減等
があるが、短ゲート化に伴いゲート抵抗が増加するた
め、短ゲート化と共にゲート抵抗の低減が必要となる。
電界効果型トランジスタを用いたＬＳＩの研究開発にお
いて、高速化及び低消費電力化が盛んに行われている。
ＬＳＩの開発では、集積回路に含まれる素子特性の均一
性を向上させる必要がある。また、高速化に関しては素
子の微細化が必要である。低消費電力化に関しては電源
電圧の低電圧化が有効であり、電源電圧の低電圧化に伴
い、素子特性の向上、すなわち素子の微細化が必要とな
る。素子の微細化には、短ゲート化、寄生抵抗の低減等
があるが、短ゲート化に伴いゲート抵抗が増加するた
め、短ゲート化と共にゲート抵抗の低減が必要となる。
【０００３】従来、この種の電界効果型トランジスタ
は、短ゲート化に伴うゲート抵抗の増加を抑制する目的
で、ゲート電極のドレイン電流が流れる方向に平行であ
る断面形状をＴ型としていた。
は、短ゲート化に伴うゲート抵抗の増加を抑制する目的
で、ゲート電極のドレイン電流が流れる方向に平行であ
る断面形状をＴ型としていた。
【０００４】
【発明が解決しようとする課題】この従来の電界効果型
トランジスタは、Ｔ型ゲート電極形状によりゲート・ソ
ース間及びゲート・ドレイン間容量、すなわちゲート容
量が増加するため、素子の高周波特性が劣化する。ゲー
ト容量の増加を抑制するには、ゲート電極の翼と半導体
基板との間隔を広くする事が有効であるが、ゲート長と
Ｔ型ゲート電極の翼の付け根部分と半導体基板との距離
の比、すなわちアスペクト比が高くなるため、ゲート電
極形成時のゲート開口技術、ゲート金属埋め込み技術等
ゲート電極形成が困難になる。
トランジスタは、Ｔ型ゲート電極形状によりゲート・ソ
ース間及びゲート・ドレイン間容量、すなわちゲート容
量が増加するため、素子の高周波特性が劣化する。ゲー
ト容量の増加を抑制するには、ゲート電極の翼と半導体
基板との間隔を広くする事が有効であるが、ゲート長と
Ｔ型ゲート電極の翼の付け根部分と半導体基板との距離
の比、すなわちアスペクト比が高くなるため、ゲート電
極形成時のゲート開口技術、ゲート金属埋め込み技術等
ゲート電極形成が困難になる。
【０００５】また、ゲート容量の一成分である寄生ゲー
ト容量がＴ型ゲート電極形状に依存して変化するため、
素子特性と共に特性の均一性にも影響を与える。
ト容量がＴ型ゲート電極形状に依存して変化するため、
素子特性と共に特性の均一性にも影響を与える。
【０００６】本発明の目的は、Ｔ型ゲート電極形状によ
る寄生ゲート容量の増加を抑制し、かつ、寄生ゲート容
量のゲート電極形状依存性が小さい電界効果型トランジ
スタを提供することにある。
る寄生ゲート容量の増加を抑制し、かつ、寄生ゲート容
量のゲート電極形状依存性が小さい電界効果型トランジ
スタを提供することにある。
【０００７】
【課題を解決するための手段】本発明の、Ｙ型ゲートを
有する電界効果型トランジスタでは、Ｙ型ゲート電極の
翼と半導体基板とのなす角θと、Ｙ型ゲート電極の翼下
部分に位置するコンタクト層表面もしくはオーミック電
極表面をゲ−ト電極方向に延長したときそれがゲ−ト電
極とぶつかる点とＹ型ゲート電極の翼の付け根部分との
距離Ｈが、以下の不等式を満足することを特徴とする。
有する電界効果型トランジスタでは、Ｙ型ゲート電極の
翼と半導体基板とのなす角θと、Ｙ型ゲート電極の翼下
部分に位置するコンタクト層表面もしくはオーミック電
極表面をゲ−ト電極方向に延長したときそれがゲ−ト電
極とぶつかる点とＹ型ゲート電極の翼の付け根部分との
距離Ｈが、以下の不等式を満足することを特徴とする。
【０００８】
【数２】
【０００９】（但し、θはＹ型ゲート電極の翼と半導体
基板とのなす角であり、Ｈg はＹ型ゲート電極の翼の付
け根部分と半導体基板との間の距離であり、Ｈr はＹ型
ゲート電極の翼下部分に位置するコンタクト層表面もし
くはオーミック電極表面を半導体基板表面から測った高
さであり、Ｌw はＹ型ゲート電極の翼を半導体基板上に
投影したＹ型ゲート電極の翼の付け根部分とゲート翼先
端部分との間の距離であり、Ｌr は半導体基板直上のゲ
ート電極側面とリセス構造をとるコンタクト層側面もし
くはオーミック電極側面との間の距離である。）
基板とのなす角であり、Ｈg はＹ型ゲート電極の翼の付
け根部分と半導体基板との間の距離であり、Ｈr はＹ型
ゲート電極の翼下部分に位置するコンタクト層表面もし
くはオーミック電極表面を半導体基板表面から測った高
さであり、Ｌw はＹ型ゲート電極の翼を半導体基板上に
投影したＹ型ゲート電極の翼の付け根部分とゲート翼先
端部分との間の距離であり、Ｌr は半導体基板直上のゲ
ート電極側面とリセス構造をとるコンタクト層側面もし
くはオーミック電極側面との間の距離である。）
【作用】前記のようなゲート電極形状を有する電界効果
型トランジスタは、寄生ゲート容量の、Ｙ型ゲート電極
の翼の付け根部分と半導体基板との間の距離を除いた、
ゲート電極形状依存性、特にＹ型ゲート電極の翼と半導
体基板とのなす角依存性が無視できる程に小さい。従っ
て、Ｙ型ゲート形状によるゲート容量の増加及びゲート
電極形状の変化に伴う寄生ゲート容量の変化がない。
型トランジスタは、寄生ゲート容量の、Ｙ型ゲート電極
の翼の付け根部分と半導体基板との間の距離を除いた、
ゲート電極形状依存性、特にＹ型ゲート電極の翼と半導
体基板とのなす角依存性が無視できる程に小さい。従っ
て、Ｙ型ゲート形状によるゲート容量の増加及びゲート
電極形状の変化に伴う寄生ゲート容量の変化がない。
【００１０】図１に示すように、電界効果型トランジス
タにおいて、ゲート電極３をＹ型にした場合、ゲート容
量は、ゲート電極３と半導体基板１０の内部のチャネル
層１１との間に誘起される真性ゲート容量Ｃg と、ゲー
ト電極３とコンタクト層もしくはオーミック電極８との
間の寄生ゲート容量Ｃf に分解される。このとき、真性
ゲート容量Ｃg のゲート電極３の形状依存性は、寄生ゲ
ート容量Ｃf のそれと比較して、無視できる程小さい。
従って、ゲート容量のゲート電極３形状依存性は寄生ゲ
ート容量Ｃf のゲート電極３の形状依存性と考えてよ
い。
タにおいて、ゲート電極３をＹ型にした場合、ゲート容
量は、ゲート電極３と半導体基板１０の内部のチャネル
層１１との間に誘起される真性ゲート容量Ｃg と、ゲー
ト電極３とコンタクト層もしくはオーミック電極８との
間の寄生ゲート容量Ｃf に分解される。このとき、真性
ゲート容量Ｃg のゲート電極３の形状依存性は、寄生ゲ
ート容量Ｃf のそれと比較して、無視できる程小さい。
従って、ゲート容量のゲート電極３形状依存性は寄生ゲ
ート容量Ｃf のゲート電極３の形状依存性と考えてよ
い。
【００１１】寄生ゲート容量Ｃf は、二電極間の容量導
出方法を、電極のある部分において最短距離を電極間距
離とするような微小平行平板容量を考え、それを電極面
積で積分する仮定を用いると、以下のようになる。
出方法を、電極のある部分において最短距離を電極間距
離とするような微小平行平板容量を考え、それを電極面
積で積分する仮定を用いると、以下のようになる。
【００１２】
【数３】
【００１３】ここで、ε0 は真空の誘電率であり、ｘは
コンタクト層もしくはオーミック電極の解析点を表す座
標７であり、ｙはゲート幅方向を示す座標であり、ｄ
（ｘ，θ）は解析点ｘにおけるゲート電極とコンタクト
層もしくはオーミック電極との最短距離５であり、Ｌr
は半導体基板直上のゲート電極側面とリセス構造をとる
コンタクト層側面もしくはオーミック電極側面との間の
距離であり、Ｌw はＹ型ゲート電極の翼を半導体基板上
に投影したＹ型ゲート電極の翼の付け根部分とゲート翼
先端部分との間の距離であり、θはＹ型ゲート電極の翼
と半導体基板とのなす角であり、Ｈg はＹ型ゲート電極
の翼の付け根部分と半導体基板との間の距離であり、Ｈ
r はＹ型ゲート電極の翼下部分に位置するコンタクト層
表面もしくはオーミック電極表面を半導体基板表面から
測った高さである。
コンタクト層もしくはオーミック電極の解析点を表す座
標７であり、ｙはゲート幅方向を示す座標であり、ｄ
（ｘ，θ）は解析点ｘにおけるゲート電極とコンタクト
層もしくはオーミック電極との最短距離５であり、Ｌr
は半導体基板直上のゲート電極側面とリセス構造をとる
コンタクト層側面もしくはオーミック電極側面との間の
距離であり、Ｌw はＹ型ゲート電極の翼を半導体基板上
に投影したＹ型ゲート電極の翼の付け根部分とゲート翼
先端部分との間の距離であり、θはＹ型ゲート電極の翼
と半導体基板とのなす角であり、Ｈg はＹ型ゲート電極
の翼の付け根部分と半導体基板との間の距離であり、Ｈ
r はＹ型ゲート電極の翼下部分に位置するコンタクト層
表面もしくはオーミック電極表面を半導体基板表面から
測った高さである。
【００１４】たとえば、図２は本発明の計算結果を示す
ものであり、寄生ゲート容量Ｃf のθ依存性を、Ｙ型ゲ
ート電極の翼の付け根部分と半導体基板との間の距離Ｈ
g とコンタクト層またはオーミック電極の膜厚Ｈr との
差Ｈをパラメータとして示している線図である。
ものであり、寄生ゲート容量Ｃf のθ依存性を、Ｙ型ゲ
ート電極の翼の付け根部分と半導体基板との間の距離Ｈ
g とコンタクト層またはオーミック電極の膜厚Ｈr との
差Ｈをパラメータとして示している線図である。
【００１５】図２において、横軸に図１のθをとってお
り、縦軸には、上記解析方法により得られた、コンタク
ト層の膜厚Ｈr が６０nm、ゲート電極とコンタクト層も
しくはオーミック電極との間の距離Ｌr が２０nm、Ｙ型
ゲート翼の長さＬw が５１０nm、ゲート幅が１００μm
の場合の、寄生ゲート容量Ｃf を示している。図２にお
いて、距離Ｈg とコンタクト層もしくはオーミック電極
の膜厚Ｈr との差Ｈが大きくなるに従い、θ依存性が小
さくなる。
り、縦軸には、上記解析方法により得られた、コンタク
ト層の膜厚Ｈr が６０nm、ゲート電極とコンタクト層も
しくはオーミック電極との間の距離Ｌr が２０nm、Ｙ型
ゲート翼の長さＬw が５１０nm、ゲート幅が１００μm
の場合の、寄生ゲート容量Ｃf を示している。図２にお
いて、距離Ｈg とコンタクト層もしくはオーミック電極
の膜厚Ｈr との差Ｈが大きくなるに従い、θ依存性が小
さくなる。
【００１６】次に寄生ゲート容量Ｃf のθ依存性につい
て考察する。
て考察する。
【００１７】θが０度から８０度の範囲で、寄生ゲート
容量Ｃf の変化量△Ｃf が、ゲート幅Ｗg が１００μm
の場合、１ｆＦ以下であれば、寄生ゲート容量Ｃf のＹ
型ゲート電極の翼と半導体基板とのなす角θ依存性が無
視できると考えてよい。従って、寄生ゲート容量Ｃf の
θ依存性が無視できる事は、寄生ゲート容量Ｃf のθに
関する偏微分
容量Ｃf の変化量△Ｃf が、ゲート幅Ｗg が１００μm
の場合、１ｆＦ以下であれば、寄生ゲート容量Ｃf のＹ
型ゲート電極の翼と半導体基板とのなす角θ依存性が無
視できると考えてよい。従って、寄生ゲート容量Ｃf の
θ依存性が無視できる事は、寄生ゲート容量Ｃf のθに
関する偏微分
【００１８】
【数４】
【００１９】が以下の不等式を満足する事となる。
【００２０】
【数５】
【００２１】但し、ｆ（Ｈ，θ）は寄生ゲート容量Ｃf
をθで偏微分した結果であり、単位ゲート幅（１μm ）
で示している。
をθで偏微分した結果であり、単位ゲート幅（１μm ）
で示している。
【００２２】図３は、寄生ゲート容量Ｃf をθで偏微分
した結果ｆ（Ｈ，θ）の絶対値の、Ｈ依存性を、θをパ
ラメータとして示した線図である。
した結果ｆ（Ｈ，θ）の絶対値の、Ｈ依存性を、θをパ
ラメータとして示した線図である。
【００２３】図３において、横軸にＨをとり、縦軸には
ｆ（Ｈ，θ）の絶対値を、単位ゲート幅（１μm ）で示
している。図３において、破線以下の部分は、前記不等
式 ｜ｆ（Ｈ，θ）｜≦１．２５×１０-19 を満足する事、すなわち、寄生ゲート容量Ｃf のθ依存
性が無視できる領域を示している。θが２０度以上の場
合、ゲート翼の付け根部分と半導体基板１０との間の距
離Ｈg とコンタクト層もしくはオーミック電極の膜厚Ｈ
r との差Ｈが２４０nm以上であれば、寄生ゲート容量Ｃ
f のθ依存性が無視できることが分かる。
ｆ（Ｈ，θ）の絶対値を、単位ゲート幅（１μm ）で示
している。図３において、破線以下の部分は、前記不等
式 ｜ｆ（Ｈ，θ）｜≦１．２５×１０-19 を満足する事、すなわち、寄生ゲート容量Ｃf のθ依存
性が無視できる領域を示している。θが２０度以上の場
合、ゲート翼の付け根部分と半導体基板１０との間の距
離Ｈg とコンタクト層もしくはオーミック電極の膜厚Ｈ
r との差Ｈが２４０nm以上であれば、寄生ゲート容量Ｃ
f のθ依存性が無視できることが分かる。
【００２４】
【実施例】次に本発明の実施例について説明する。図４
は、本発明の実施例の電界効果型トランジスタを示す斜
視概略断面図である。
は、本発明の実施例の電界効果型トランジスタを示す斜
視概略断面図である。
【００２５】図４で、２４は半絶縁性ＧａＡｓ基板、２
５は膜厚約４００nmでアンドープのＧａＡｓ層、２６は
膜厚約２００nmでアンドープのＡｌＧａＡｓ層、２７は
膜厚約６０nmでアンドープのＧａＡｓ層、２８は膜厚約
１５nmでアンドープのＩｎＧａＡｓ層、２９は膜厚約３
０nmで不純物濃度が約２×１０18cm-3のｎ型ＡｌＧａＡ
ｓ層、３０は膜厚約６０nmで不純物濃度が約４×１０18
cm-3のｎ型ＧａＡｓ層（コンタクト層）であり、分子線
エピタキシャル（ＭＢＥ）法を用いて作製した。
５は膜厚約４００nmでアンドープのＧａＡｓ層、２６は
膜厚約２００nmでアンドープのＡｌＧａＡｓ層、２７は
膜厚約６０nmでアンドープのＧａＡｓ層、２８は膜厚約
１５nmでアンドープのＩｎＧａＡｓ層、２９は膜厚約３
０nmで不純物濃度が約２×１０18cm-3のｎ型ＡｌＧａＡ
ｓ層、３０は膜厚約６０nmで不純物濃度が約４×１０18
cm-3のｎ型ＧａＡｓ層（コンタクト層）であり、分子線
エピタキシャル（ＭＢＥ）法を用いて作製した。
【００２６】次にＣＶＤ法により、絶縁膜２２を形成
し、ホトレジストをマスクにしてドライエッチングする
事により絶縁膜２２を開口し、ドライエッチングにより
ｎ型ＧａＡｓ層３０をエッチングしてリセス構造を形成
し、スパッタ法及び蒸着によりゲート電極２３を形成
し、ゲート電極をマスクにして蒸着することによりオー
ミック電極２１をゲート電極２３に自己整合的に形成す
る。本実施例においては、ゲート電極２３としてＷＳｉ
／Ｔｉ／Ｐｔ／Ａｕを、オーミック電極２１としてＡｕ
Ｇｅ／Ｎｉ／Ａｕを、絶縁膜としてＳｉＯ2 をそれぞれ
用いている。
し、ホトレジストをマスクにしてドライエッチングする
事により絶縁膜２２を開口し、ドライエッチングにより
ｎ型ＧａＡｓ層３０をエッチングしてリセス構造を形成
し、スパッタ法及び蒸着によりゲート電極２３を形成
し、ゲート電極をマスクにして蒸着することによりオー
ミック電極２１をゲート電極２３に自己整合的に形成す
る。本実施例においては、ゲート電極２３としてＷＳｉ
／Ｔｉ／Ｐｔ／Ａｕを、オーミック電極２１としてＡｕ
Ｇｅ／Ｎｉ／Ａｕを、絶縁膜としてＳｉＯ2 をそれぞれ
用いている。
【００２７】実施例のトランジスタのＹ型ゲート電極形
状は、コンタクト層３０の膜厚Ｈrが６０nm、ゲート電
極２３とコンタクト層３０との間の距離Ｌr が２０nm、
Ｙ型ゲート翼の長さＬw が５１０nm、Ｙ型ゲート電極の
翼の付け根部分と半導体基板（本実施例の場合は電子供
給層２９）との間の距離Ｈg が３００nm、Ｈg とＨrの
差Ｈが２４０nm、ゲート長Ｌg が０．２５μm 、ゲート
幅が１００μm である。
状は、コンタクト層３０の膜厚Ｈrが６０nm、ゲート電
極２３とコンタクト層３０との間の距離Ｌr が２０nm、
Ｙ型ゲート翼の長さＬw が５１０nm、Ｙ型ゲート電極の
翼の付け根部分と半導体基板（本実施例の場合は電子供
給層２９）との間の距離Ｈg が３００nm、Ｈg とＨrの
差Ｈが２４０nm、ゲート長Ｌg が０．２５μm 、ゲート
幅が１００μm である。
【００２８】図５は、図４の場合の効果を示す線図であ
る。図５において、横軸はＹ型ゲート電極の翼と半導体
基板とのなす角θ、縦軸は測定結果から得られたゲート
−ソース間容量とゲート−ドレイン間容量の和をとって
いる。本実施例では、Ｈは２４０nmであり、図５から明
らかなように、従来の電界効果型トランジスタ、すなわ
ち、Ｈが０nmである場合と比較して、ゲート−ソース間
容量とゲート−ドレイン間容量の和のθ依存性がほとん
ど見られない。これは、ゲート電極形状依存性を持つ、
寄生ゲート容量のθ依存性が低減されたためであり、寄
生ゲート容量のゲート形状依存性の低減は、Ｙ型ゲート
電極の翼の付け根部分とコンタクト層との間の距離を、
前記条件式に従い設計した為である。
る。図５において、横軸はＹ型ゲート電極の翼と半導体
基板とのなす角θ、縦軸は測定結果から得られたゲート
−ソース間容量とゲート−ドレイン間容量の和をとって
いる。本実施例では、Ｈは２４０nmであり、図５から明
らかなように、従来の電界効果型トランジスタ、すなわ
ち、Ｈが０nmである場合と比較して、ゲート−ソース間
容量とゲート−ドレイン間容量の和のθ依存性がほとん
ど見られない。これは、ゲート電極形状依存性を持つ、
寄生ゲート容量のθ依存性が低減されたためであり、寄
生ゲート容量のゲート形状依存性の低減は、Ｙ型ゲート
電極の翼の付け根部分とコンタクト層との間の距離を、
前記条件式に従い設計した為である。
【００２９】尚、以上の説明は、基板材料がＧａＡｓの
場合であるが、基板材料としてＳｉ、ＳｉＧｅ、Ｇｅ、
ＩｎＰ、ＩｎＡｌＡｓ、ＧａＳｂ、ＩｎＳｂ、ＧａＩｎ
Ｐなど、他の半導体材料を用い、また、ドーピング方法
としてδドーピング、チャネルドーピングなど、他のド
ーピング方法を用い、また、ゲート電極材料としてＡ
ｌ、Ｔｉ／Ａｕなど、他のゲート電極材料を用い、ま
た、オーミック電極材料としてＡｕＭｇ、ＮｉＧｅな
ど、他のオーミック電極材料またはノンアロイコンタク
ト法などの、他のオーミック電極形成法を用い、更にＳ
ｉＮ、ＡｌＮなど、他の絶縁膜材料などに対しても同様
の効果が得られる事は容易に類推できる。
場合であるが、基板材料としてＳｉ、ＳｉＧｅ、Ｇｅ、
ＩｎＰ、ＩｎＡｌＡｓ、ＧａＳｂ、ＩｎＳｂ、ＧａＩｎ
Ｐなど、他の半導体材料を用い、また、ドーピング方法
としてδドーピング、チャネルドーピングなど、他のド
ーピング方法を用い、また、ゲート電極材料としてＡ
ｌ、Ｔｉ／Ａｕなど、他のゲート電極材料を用い、ま
た、オーミック電極材料としてＡｕＭｇ、ＮｉＧｅな
ど、他のオーミック電極材料またはノンアロイコンタク
ト法などの、他のオーミック電極形成法を用い、更にＳ
ｉＮ、ＡｌＮなど、他の絶縁膜材料などに対しても同様
の効果が得られる事は容易に類推できる。
【００３０】また、上記実施例では、オーミック電極２
１の形成を、ゲート電極２３に対して自己整合的に行っ
ているが、ホトレジスト等のマスク材料を用いてオーミ
ック電極形成を行う場合に対しても同様な効果が得られ
る事は容易に類推できる。
１の形成を、ゲート電極２３に対して自己整合的に行っ
ているが、ホトレジスト等のマスク材料を用いてオーミ
ック電極形成を行う場合に対しても同様な効果が得られ
る事は容易に類推できる。
【００３１】
【発明の効果】以上説明したように本発明による電界効
果型トランジスタは、寄生ゲート容量のゲート形状依存
性が無視できるＹ型ゲート電極を形成しているため、ゲ
ート形状に依存したゲート−ソース間容量及びゲート−
ドレイン間容量の増加を防止できる。その結果、素子特
性の劣化を抑制し、均一性を向上する事ができる。
果型トランジスタは、寄生ゲート容量のゲート形状依存
性が無視できるＹ型ゲート電極を形成しているため、ゲ
ート形状に依存したゲート−ソース間容量及びゲート−
ドレイン間容量の増加を防止できる。その結果、素子特
性の劣化を抑制し、均一性を向上する事ができる。
【図１】本発明の一実施例に係わるＹ型ゲートを有する
電界効果型トランジスタの断面図である。
電界効果型トランジスタの断面図である。
【図２】本発明の実施例において、Ｙ型ゲート電極の翼
の付け根部分と半導体基板との間の距離を変化させた場
合の作用を示す線図である。
の付け根部分と半導体基板との間の距離を変化させた場
合の作用を示す線図である。
【図３】本発明の実施例において、Ｙ型ゲート電極の翼
と半導体基板とのなす角を変化させた場合の作用を示す
線図である。
と半導体基板とのなす角を変化させた場合の作用を示す
線図である。
【図４】本発明の一実施例を示す電界効果型トランジス
タの断面図である。
タの断面図である。
【図５】本発明の一実施例である図４の場合の効果を示
す線図である。
す線図である。
Ｈg Ｙ型ゲート電極の翼の付け根と半導体基板との間
の距離 Ｌw Ｙ型ゲート電極の翼長 ３ ゲート電極 θ Ｙ型ゲート電極の翼と半導体基板とのなす角 ５ 任意の解析点におけるコンタクト層とゲート電極の
最短距離 Ｃf 寄生ゲート容量 ７ コンタクト層の任意の解析点 ８ コンタクト層もしくはオーミック電極 Ｈr コンタクト層の膜厚 １０ 半導体基板 １１ チャネル層 Ｌr ゲート電極側面とコンタクト層のリセス側面との
間の距離 Ｌg ゲート長 Ｃg 真性ゲート容量 ２１ オーミック電極 ２２ 絶縁膜 ２３ ゲート電極 ２４ 半導体基板
の距離 Ｌw Ｙ型ゲート電極の翼長 ３ ゲート電極 θ Ｙ型ゲート電極の翼と半導体基板とのなす角 ５ 任意の解析点におけるコンタクト層とゲート電極の
最短距離 Ｃf 寄生ゲート容量 ７ コンタクト層の任意の解析点 ８ コンタクト層もしくはオーミック電極 Ｈr コンタクト層の膜厚 １０ 半導体基板 １１ チャネル層 Ｌr ゲート電極側面とコンタクト層のリセス側面との
間の距離 Ｌg ゲート長 Ｃg 真性ゲート容量 ２１ オーミック電極 ２２ 絶縁膜 ２３ ゲート電極 ２４ 半導体基板
Claims (4)
- 【請求項１】半導体基板上に形成されたＹ型ゲートを有
する電界効果型トランジスタであって、Ｙ型ゲート電極
の翼と半導体基板とのなす角θと、Ｙ型ゲート電極の翼
下部分に位置するコンタクト層表面もしくはオーミック
電極表面をゲ−ト電極方向に延長したときそれがゲ−ト
電極とぶつかる点とＹ型ゲート電極の翼の付け根部分と
の距離Ｈが、以下の不等式を満足することを特徴とする
電界効果型トランジスタ。 【数１】 （但し、θはＹ型ゲート電極の翼と半導体基板とのなす
角であり、Ｈg はＹ型ゲート電極の翼の付け根部分と半
導体基板との間の距離であり、Ｈr はＹ型ゲート電極の
翼下部分に位置するコンタクト層表面もしくはオーミッ
ク電極表面を半導体基板表面から測った高さであり、Ｌ
w はＹ型ゲート電極の翼を半導体基板上に投影したＹ型
ゲート電極の翼の付け根部分とゲート翼先端部分との間
の距離であり、Ｌr は半導体基板直上のゲート電極側面
とリセス構造をとるコンタクト層側面もしくはオーミッ
ク電極側面との間の距離である。） - 【請求項２】Ｙ型ゲート電極の翼の先端部分から半導体
基板に対して垂線を下ろし、オーミック電極の端部が垂
線と半導体基板との交点にあるか、もしくは、交点より
もゲート電極に近いところに位置していることを特徴と
する請求項１に記載の電界効果型トランジスタ。 - 【請求項３】Ｙ型ゲート電極の翼と半導体基板とのなす
角が２０度以上であることを特徴とする請求項１または
２に記載の電界効果型トランジスタ。 - 【請求項４】Ｙ型ゲート電極の翼下部分の半導体基板の
最上部に位置するコンタクト層表面もしくはオーミック
電極表面をゲート電極方向に延長したときそれがゲート
電極とぶつかる点とＹ型ゲート電極の付け根部分との間
の距離が２４０nm以上であることを特徴とする請求項
１、２または３に記載の電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044994A JPH07273128A (ja) | 1994-03-30 | 1994-03-30 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044994A JPH07273128A (ja) | 1994-03-30 | 1994-03-30 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273128A true JPH07273128A (ja) | 1995-10-20 |
Family
ID=13142603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044994A Pending JPH07273128A (ja) | 1994-03-30 | 1994-03-30 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273128A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059949A (ja) * | 2001-08-20 | 2003-02-28 | Nec Corp | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| JP2008124440A (ja) * | 2006-11-13 | 2008-05-29 | Cree Inc | 埋設フィールドプレートを有するＧａＮベースのＨＥＭＴ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360543A (ja) * | 1991-06-06 | 1992-12-14 | Mitsubishi Electric Corp | 化合物半導体装置の製造方法 |
| JPH0574817A (ja) * | 1991-09-12 | 1993-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1994
- 1994-03-30 JP JP6044994A patent/JPH07273128A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360543A (ja) * | 1991-06-06 | 1992-12-14 | Mitsubishi Electric Corp | 化合物半導体装置の製造方法 |
| JPH0574817A (ja) * | 1991-09-12 | 1993-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059949A (ja) * | 2001-08-20 | 2003-02-28 | Nec Corp | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| JP2008124440A (ja) * | 2006-11-13 | 2008-05-29 | Cree Inc | 埋設フィールドプレートを有するＧａＮベースのＨＥＭＴ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5364816A (en) | Fabrication method for III-V heterostructure field-effect transistors | |
| US6620662B2 (en) | Double recessed transistor | |
| US5798540A (en) | Electronic devices with InAlAsSb/AlSb barrier | |
| JP2002118122A (ja) | ショットキゲート電界効果トランジスタ | |
| EP0100529A1 (en) | High speed field-effect transistor employing heterojunction | |
| US5397907A (en) | Field effect transistor and fabricating method thereof | |
| JP2912187B2 (ja) | 電界効果型トランジスタ | |
| JP2735718B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US5548144A (en) | Recessed gate field effect transistor | |
| US20010024845A1 (en) | Process of manufacturing a semiconductor device including a buried channel field effect transistor | |
| JPH07273128A (ja) | 電界効果型トランジスタ | |
| US5231040A (en) | Method of making a field effect transistor | |
| US20080064155A1 (en) | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate | |
| US6255673B1 (en) | Hetero-junction field effect transistor | |
| US6069375A (en) | Field effect transistor | |
| Kim et al. | Study of the fabrication of PHEMTs for a 0.1 μm scale Γ-gate using electron beam lithography: structure, fabrication, and characteristics | |
| EP0735593A1 (en) | MESFET with recessed gate and method for producing same | |
| Antreasyan et al. | High-speed enhancement-mode InP MISFET's grown by chloride vapor-phase epitaxy | |
| KR100342443B1 (ko) | 전계효과 트랜지스터의 서브미크론 티이형 게이트형성방법 | |
| JPS60251671A (ja) | 電界効果形トランジスタおよびその製造方法 | |
| JP2776716B2 (ja) | 電界効果型トランジスタ | |
| KR950001168B1 (ko) | 화합물 반도체 장치 및 그 제조방법 | |
| JP3107002B2 (ja) | 電界効果トランジスタとその製造方法 | |
| Xu et al. | Self-compensation of short-channel effects in sub-0.1-μm InAlAs/InGaAs MODFETs by electrochemical etching | |
| Van Hove et al. | Scaling behavior of delta‐doped AlGaAs/InGaAs high electron mobility transistors with gatelengths down to 60 nm and source‐drain gaps down to 230 nm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |