JPH07271549A - マルチディスプレー装置 - Google Patents

マルチディスプレー装置

Info

Publication number
JPH07271549A
JPH07271549A JP6093981A JP9398194A JPH07271549A JP H07271549 A JPH07271549 A JP H07271549A JP 6093981 A JP6093981 A JP 6093981A JP 9398194 A JP9398194 A JP 9398194A JP H07271549 A JPH07271549 A JP H07271549A
Authority
JP
Japan
Prior art keywords
crt
image
cpu
active
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6093981A
Other languages
English (en)
Inventor
Takayo Sei
孝代 瀬井
Masakimi Sei
將公 瀬井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP6093981A priority Critical patent/JPH07271549A/ja
Publication of JPH07271549A publication Critical patent/JPH07271549A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】現在用いられているコンピュータの表示情報量
を増やすためにマルチディスプレー化を行う。 【構成】現在用いられているコンピュータの拡張スロッ
トに、DACからデジタル形式の画像信号を1フレーム
分フレームメモリーに取り込み、フレームメモリーから
CRTに表示する。また複数のCRTとそれぞれのフレ
ームメモリー、DACの組み合わせを変換することで、
アクティブなCRTの変換を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータの出力を
表示するにあたり複数のディスプレーを用いて表示する
マルチディスプレーの装置に関するものである。
【0002】
【従来の技術】1台のコンピュータに並列に複数の表示
装置をもうけること、すなわちCPUのバスに多くのC
RTを結合することは公知であり多くの文献がある。ま
た、マルチディスプレーとしては、RGB情報をメモリ
ーに記憶し機番コードを用いCRTに表示する方法が、
特公63−23578に示される。またマルチディスプ
レーを用いたプレゼンテーション方法が特開平3−12
9390に示されている。
【0003】パーソナルコンピュータは、操作性の良さ
と価格から急激に普及しているが、その構造は一般的
に、CPUとRAM、ROMとキーボードや磁気記憶装
置を取り付けるインターフェイス回路と、機能拡張のた
めの拡張スロットを有するマザーボードからなる。画像
情報の表示はマザーボードからCRT端子を取り出して
いたのが、拡張スロットに取付けた高速画像データ処理
専門のチップを用いたビデオボードからCRTに出力す
る方法が普及し始めている。ビデオボードはビデオアク
セラレータボードとも呼ばれ、従来の解像度よりも高い
解像度と色調を実現できるものが普及し始めている。拡
張スロットにはビデオボード以外に、ビデオ取り込みボ
ード、サウンドボード、周辺危機の接続用のSCSIボ
ードなどが取り付けられる。
【0004】パーソナルコンピュータにおいても、マル
チディスプレーは考えられており、たとえばIBM社が
1987年に発表したビデオボード8514/Aはコン
ピュータ本体のVGA表示と同時使用が可能である。ま
たAPPLE社のマッキントッシュコンピュータは、ビ
デオボードをNuBusに取り付けることで本体のCR
T以外にCRTを増設が可能である。
【0005】マルチディスプレーの必要性を克服する技
術として、同一CRT内に複数の表示窓を持つウィンド
ウズ技術が開発普及している。この技術と高解像度技術
によってCRTの画面の情報の質、量ともに飛躍的に向
上した。しかしさらに操作性を向上するには情報量を増
やすことが必要である。CRTは大型化にともない飛躍
的に高価になるので、情報量を増やすにはマルチディス
プレーが必要になる。
【0006】
【発明が解決しようとする課題】上記のように、パーソ
ナルコンピュータにおいてもマルチディスプレーが行わ
れてはいるが、これらはパーソナルコンピュータの本体
のCRTと拡張スロットのビデオボードを用いる方法で
あり、解像度の進歩によって実現される高画質、高速の
描画に対応するにはコンピュータの更新が必要になる。
また、ビデオボードを複数用いることはコンピュータの
拡張スロットを複数占有しこの方法もコンピュータの能
力の効率的活用にはならない。
【0007】特公63−23578及び特開平3−12
9390の方法は、マルチディスプレー用の特殊なコン
ピュータを前提にしており、現在普及しているコンピュ
ータに安価なビデオボードを供給するだけで、マルチデ
ィスプレーが実現できるわけではない。
【0008】コンピュータ操作者にとっては、入力の参
照のために他の文献、画像などを表示するCRTは多い
ほどよいが、入力する為のアクティブなCRTは1つで
よい。従って、アクティブな1つのCRTを含むマルチ
ディスプレー装置を、特殊なコンピュータでなく、従来
のコンピュータの拡張によって実現するものである。
【0009】
【課題を解決するための手段】本発明によれば、CRT
の台数が少ないときは(1)のように、CRTないし保
存画面の多いときは(2)のように課題を解決できる。
(1)CPUとRAM、その他の入出力装置をつなぐバ
スに結合された画像表示制御回路と、画像表示制御回路
に取り付けられたそれぞれがVRAM、色調制御回路、
タイミング回路、DAC、CRTと結合される複数の画
像データ処理回路を用いる。
【0010】画像表示制御回路は、キーボードないしは
カーソル制御装置とそれに取り付けられた信号発生装置
の信号などによりCPUと結合する画像データ処理回路
を選択できる。選択された画像データ処理回路は、CP
Uの指示に従いVRAMに画像データを書き込み、書き
込まれたデータはタイミング制御回路によって定められ
たタイミングで色調制御回路を経てDACにおくられて
CRTにアクティブな状態で画像を表示する。選択され
ていない画像データ処理回路は、VRAMのに保持され
ている画像データをCRTに表示する。
【0011】キーボードなどの入力手段によりCPUに
アクティブなCRTの変換の指令が行われると、そのと
きのCPUの映像情報の状態をRAMに記憶できるコン
ピュータソフトが組み込まれている。さらにアクティブ
になるCRTがアクティブでなくなったときの映像情報
状態をRAMから読みだし、CPUをその状態にセット
した後に画像表示制御回路はCPUと結合する画像デー
タ処理回路を切り替える。画像表示制御回路は、入力情
報や演算結果が直ちに表示されまたカーソルが表示され
るアクティブなCRTを変換できる。この方法は、CR
T当たり1画面の記録しかできないが、CRTが少数の
場合に有効である。
【0012】(2)CPUとRAM、その他の入出力装
置をつなぐバスに結合された画像表示制御回路と、VR
AM、色調制御回路、タイミング回路、DAC、CRT
と結合される画像データ処理回路を用において、DAC
からフレームメモリー制御回路を経由して結合される少
なくも一つのフレームメモリーとこのフレームメモリー
の画像信号をCRTに表示するための少なくも一つのD
ACとそれぞれのDACにCRT制御回路を経由して結
合するCRTをもちいる。
【0013】キーボードなどの入力手段により、画像表
示制御回路はフレームメモリー制御回路に信号をおくり
DAC画像データ処理回路に結合されるDACからの画
像信号をフレームメモリーに保存できる。保存された画
像信号は別のDACによってCRTに画像を表示する。
フレームメモリーに画像信号を取り込む時点のCPUの
映像情報の状態をフレームメモリーの機番と参照させて
RAMに記憶するコンピュータソフトが組み込まれてい
る。
【0014】キーボードなどの入力手段により、フレー
ムメモリー制御回路はフレームメモリーの画像信号を表
示しているCRTの表示するフレームメモリーの機番を
変更できる。VRAMと結合されるDACの出力するC
RTとフレームメモリーと結合されるDACの出力する
CRTをCRT制御回路で入れ換えることができる。
【0015】(1)と(2)に共通の事項として、CP
Uと画像表示制御回路との結合には1つのインターフェ
イスしか用いない。そのインターフェイスは拡張スロッ
トでよい。
【0016】
【作用】本発明の作用も(1)と(2)に分けて記載す
る。(1)では、キーボードなどからの入力によりCP
Uは、画像表示制御回路に結合する画像データ処理回路
の切り替えを指示する。あわせてCPUはその映像情報
の状態をRAMに記憶する。記憶された映像情報は再び
この画像表示制御回路がアクティブになるときにCPU
の映像情報の状態を規定する。したがって、CRTに表
示される画像はCRT毎に時間的に連続したものにな
る。
【0017】(2)では、キーボードなどからの入力に
よりCPUは、画像表示制御回路を介してフレームメモ
リー制御回路にDACから1フレーム分の画像信号の取
り込みを指示する。同時に、CPUの映像情報の状態を
RAMにフレームメモリーの機番とともに記憶する。フ
レームメモリーに記憶された画像信号はフレームメモリ
ー用のDACを経てCRTに出力される。複数のフレー
ムメモリーに記憶された画像信号をCRTに順次出力さ
せることができる。
【0018】アクティブなCRTを変換するようにキー
ボードなどから入力があった場合、VRAMに結合して
いるDACのそのときの映像情報の状態をRAMに保存
すると同時に、CPUの状態を新たにアクティブになる
CRTが表示しているフレームメモリーの機番の画像信
号が取り込まれた映像情報の状態をRAMから読みだ
し、CPUの状態をその映像情報の状態に合わす。さら
に画像表示制御回路はアクティブになるCRTの画像信
号を保持しているフレームメモリーにDACの画像信号
をおくりフレームメモリーの画像信号を更新する。さら
にCRT制御回路を用いてアクティブにするCRTとV
RAMに結合するDACを結合し、いままでアクティブ
であったCRTをフレームメモリーの画像信号を表示す
るDACに結合させる。このようにしてアクティブなC
RTを変換でき、かつそれぞれのCRTの表示の時間的
連続性を維持できる。
【0019】(1)及び(2)に共通なこととして、マ
ウスやトラックボールなどのカーソル制御装置とそれに
付属する信号発生機を用いて、アクティブな画像の命令
位置にポインターを合わせ信号発生することで、CRT
の変換やフレームメモリーへの画像情報の取り込みを行
える。また、ポインターがアクティブなCRTの指定さ
れた画面から出る位置によってアクティブなCRTを選
択させることもできる。
【0020】
【実施例】本発明の実施例を図1に記す。図1でCPU
1はRAM2、ROM3、磁気記録装置4、カーソル制
御装置6、キーボード7、インターフェイス回路8など
とバス5によって結合している。なお磁気記録装置4や
キーボード7なども図示されないインターフェイス回路
を介して結合される。マルチディスプレー装置では、C
PUのバスに幾つも表示装置を結合したり、インターフ
ェイスを多数占有することがあるが、本発明ではインタ
ーフェイス回路は一つだけ結合される。
【0021】画像表示制御回路9は、画像データ処理回
路10と画像データ処理回路20がどちらか一方のみが
バス5と結合されるように結合されている。図1では画
像表示制御回路には2個の画像データ処理回路しか表記
していないが、さらに多くの画像処理データ回路をもう
けても良い。今の場合バス5と結合されるのは画像デー
タ処理回路10とすると、画像データ処理回路10はC
PU1によって発生させられる描画信号をVRAM11
に書き込むと同時にタイミング制御回路13に従ってV
RAM11のデータを読みとり制御回路14の中のカラ
ーパレットを用い画像信号に色調をあたえる。画像信号
はさらにタイミング制御回路13によって制御された信
号に従ってデジタル形式の画像信号をDAC14にてア
ナログ形式に変換しCRT15にて画像表示をする。こ
れに対して、画像データ処理回路20は画像表示制御回
路9にてバス5との結合を切られており、VRAM21
に記憶された画像データはタイミング制御回路23に従
い読み出され色調制御回路22を経てDAC24にてア
ナログ信号になりCRT25に表示を続ける。
【0022】上記の状態ではCRT15はアクティブな
CRTであり、カーソル制御装置によるポインターの移
動やキーボードからの入力はCRT15に通常のように
表示される。コンピュータの操作者が、アクティブなC
RTをCRT25にしたいときは、あらかじめ組み込ま
れたソフトによって決められた信号をキーボード7やカ
ーソル制御装置6に付属する図示されない信号発生機な
どの入力装置を介してCPU1におくる。CPU1は与
えられている画像表示の処理が止まるのを待って、その
時点での映像情報の状態をCRT15またはVRAM1
1に付与される機番とともにRAM2に保存する。同時
にRAM2に保存されていたVRAM21またはCRT
25の機番の映像情報の状態を引き出し、CPU1にそ
の状態にて待機させる。さらに画像表示制御回路9は、
画像データ処理回路10にバス5との結合が切断し、V
RAM11のデータをCRT15に表示し続けるように
指示し、併せて画像データ処理回路20とバス5を結合
する。こうしてCRT25はアクティブな状態になる。
CRT15を再びアクティブにするには同様に行えばよ
く、このようにしてマルチディスプレーが実現できる。
【0023】なお、本説明ではCPU1からのデータに
基づく描画を画像データ処理回路10及び20にて行っ
ているが、画像データ処理回路の作用をアクティブでな
いときの画像表示機能だけとし、描画機能を画像制御回
路9に付与しても良い。その場合、画像データ処理回路
10ないし20には、VRAM11ないし21に書き込
むデータが画像表示制御回路からおくられることにな
る。
【0024】画像の切り替えは、VRAM11ないし2
1の画像の書き込み終了から画像の左上に相当する部分
の書き込み開始までの間に行われ、CRT15ないし2
5の画面のちらつきを防ぐ。
【0025】図2は画像データ処理回路10が一つの場
合の実施例である。画像表示制御回路44はインターフ
ェイス回路8、バス5を介してCPU1、RAM2など
と結合されている。CPU1からの描画信号に基づき、
画像データ処理部10にてえられた画像データは、VR
AM11に記憶される。このデータはタイミング制御回
路41に従って読みとられ、色調制御回路12をへてD
AC51におくられる。DAC51では、デジタル形式
の画像信号をアナログ形式に変換する。アクティブなC
RTをCRT72とすると、DAC51からの画像信号
はCRT72におくられる。この状態では、キーボード
からの入力の表示や、カーソル制御装置からの入力の表
示は通常のコンピュータと同じである。
【0026】フレームメモリー61に画像を保持するに
は、CRT72に保持したい画像を表示し、あらかじめ
組み込まれたソフトによって決められた入力を行う。C
PU1からの指示により画像表示制御回路44はフレー
ムメモリー制御回路を介してタイミング制御回路41に
従って、DAC51から画像フレームの左上から右下ま
での1フレーム分のデジタル形式の画像信号を取り込み
フレームメモリー61におくる。このときCPU1の映
像情報の状態をフレームメモリー61の機番とともにR
AM2に記録する。同様にして、CRT72にフレーム
メモリー62、63に保持したい画像信号を取り込むこ
とができる。
【0027】アクティブなCRT72にたいして、CR
T71が左側に、CRT73が右側におかれているとす
る。フレームメモリー61の画像信号はフレームメモリ
ー制御回路42によってDAC52におくられる。DA
C52はCRT制御回路43によってCRT71にフレ
ームメモリー61の画像信号を表示する。同様に、フレ
ームメモリー62の画像信号はCRT73に表示され
る。これらの指示は、アクティブなCRTであるCRT
72の画面表示に従ったポインターと信号発生器の操作
による入力またはキーボード7からの入力により、画像
表示制御回路44、フレームメモリー制御回路42、C
RT制御回路43にたいしてCPU1が指示して行うこ
とができる。従って、フレームメモリー62の画像信号
の代わりにフレームメモリー63の画像信号をCRT7
3に表示することも同様にできる。
【0028】アクティブなCRTをCRT72からCR
T71に変換するには、入力装置の指示によって、あら
かじめ組み込まれたソフトが起動し、CRT72に表示
されている映像情報の状態をフレームメモリー61の機
番とともにRAM2に記録する。同時に、CRT71に
表示されていたフレームメモリー61の画像信号が取り
込まれた時点の映像情報の状態をフレームメモリー61
の機番を元にRAM2から読みだし、CPU1をその状
態にセットする。さらにDAC51の画像信号をフレー
ムメモリー61におくるとともにCRT制御回路によっ
て、DAC51とCRT71を結合し、DAC52とC
RT72を結合する。このようにすると、CRT71に
表示されていた画像の状態がCPU1によって実現され
ているので、CRT71の画像は変化することなく、D
AC51と結合される。DAC51と結合されるという
ことは、CRT71がアクティブになるということであ
る。また、CRT72はアクティブなCRTの変換時の
アクティブなCRT72の画像をフレームメモリー61
に保持しているので、DAC52を介してCRT72に
表示される。
【0029】このようにして図2の実施例でもアクティ
ブなCRTの変換ができる。なお、図2では、フレーム
メモリーは3組、DACは3組、CRTも3台しか記載
してないが、それぞれの数を増減することは可能であ
る。また、VRAM11は、複数のビデオRAMからな
ること、CRTの切り替え、フレームメモリーへの画像
信号の取り込みが、画像信号の右下から左上までの帰線
タイミングに従って行われ、フレームの乱れがなくなる
ように操作されることは公知とし詳述しなかった。また
フレームメモリーのサイズやCRTへの一部の表示、多
数のフレームメモリーな内容を1つのCRTに同時表示
することなども、公知なので詳述しなかった。
【0030】図3はアクティブなCRT上にポインター
ようのスイッチを表示したものである。図4は画面スイ
ッチ91の例である。図3でポインター92がaの方向
に画面を飛び出したとすると、ポインター位置がそのよ
うな移動をしたときには、アクティブなCRTの左側に
セットされてCRTをアクティブにするというソフトが
操作を容易にできる。また、図4のように正面のメイン
のCRTをMで表し左のCRTをLで表したスイソチも
操作を容易にする。アクティブなCRTはスイッチが陰
になって表示される。この場合は、フレームメモリーは
F1からF6まで6個あり、アクティブでないCRTに
表示したいフレームメモリーの番号にポインターを合わ
せ、信号発生装置を操作し信号をCPUにおくれば、ス
イッチは陰の表示になり、アクティブでないCRTに指
定のフレームメモリーの内容を表示させることができる
この方法も操作性がよい。
【0031】図1及び図2の実施例で、図1ないし図2
の回路機構をビデオボードまたはビデオアクセラレータ
ボードとしてまとめ、画像表示制御装置9、44とバス
5の結合は拡張スロットにボードを差し込む形を採用す
ると良い。いわゆるAT互換機では高画質の画像を実現
するため、拡張スロットにビデオボードが組み込まれて
おり、これを本発明のマルチディスプレー用ボードに交
換することでは、コンピュータの拡張性を失うことな
く、費用もボードの購入費だけなので廉価にマルチディ
スプレーを実現できる。
【0032】図1及び図2では表示装置としてCRTを
例示しているが、表示装置はCRT以外にも液晶表示装
置、プラズマ表示装置などが用いることができる。ま
た、画像情報としては、ビットマップ形式とテキスト形
式の情報があり、テキスト形式の情報はフォント情報に
より表示装置に表示されるが、それらの技術が公知であ
りかつ本発明の説明に支障がないので、実施例では説明
しなかった。また、本発明のボードとは信号線でつなげ
た形で画像表示制御装置9ないし44をコンピュータ本
体から分離し、それら分離した画像表示制御装置の手動
スイッチを用いて前記の操作を行うこともできる。
【0033】
【効果】図1ないし図2の実施例で、ウィンドウズをO
Sとして用いると、従来では、狭い画面のために表示し
きれなかった情報を表示できる、さらにアクティブなC
RTが自由に変換できるので、ウィンドウズの操作であ
る画像の部分のクリップと貼り付けなどがマルチディス
プレーの環境の元に行える。また、従来用いているコン
ピュータに拡張ボードとしてセットすれば良いので、新
たな高機能のコンピュータを購入する必要がなく、廉価
な1部品であるボードの購入だけで高い性能が実現でき
る。さらに将来のコンピュータ関連部品の進歩に合わせ
て、より高画質、高速度の表示が可能なボードが開発さ
れたときも、ボードの交換だけで容易に高性能化でき
る。
【図面の簡単な説明】
【図1】 本発明の実施例の概念を示すブロック図であ
る。
【図2】 本発明の他の実施例の概念を示すブロック図
である。
【図3】 本発明の操作に用いる画面スイッチの例であ
る。
【図4】 図3のスイッチ列91の例である。
【符号の説明】
1 CPU 2 RAM 5 バス 6 カーソル制御装置 7 キーボード 8 インターフェイス回路 9 画像表示制御回路 10 画像データ処理回路 11 VRAM 13 タイミング制御回路 14 DAC 15 CRT 20 画像データ処理回路 21 VRAM 44 画像表示制御回路 42 フレームメモリ制御回路 43 CRT制御回路 51 DAC 52 PAC 61 フレームメモリー 62 フレームメモリー 71 CRT 81 CRT上の画面 91 スイッチ列 92 ポインター

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】CPU(中央演算装置)とRAM(記憶装
    置)と入出力制御装置からなるコンピュータにおいて、
    インターフェイス回路を介してCPUと結合される一つ
    の画像表示制御回路に、それぞれがCRT(画像表示
    器)に接続される画像データ処理回路とVRAM(画像
    メモリー)が結合され、画像表示制御回路によってコン
    ピュータと能動的に結合されるVRAMを選択し、それ
    ぞれのCRTにそれぞれのVRAMの保持する画像を表
    示することを特徴とするマルチディスプレー装置。
  2. 【請求項2】特許請求の範囲1項において、CPUと結
    合されているアクティブなVRAMが、画像表示制御回
    路の働きによってCPUとの結合を遮断されアクティブ
    でなくなる時点で、その時点の映像情報の状態をRAM
    に記憶し、再びそのVRAMがCPUと結合されアクテ
    ィブになる時点で、CPUの状態を遮断時の状態に復帰
    させることを特徴とするマルチディスプレー装置。
  3. 【請求項3】CPU(中央演算装置)とRAM(記憶装
    置)と入出力制御装置からなるコンピュータにおいて、
    インターフェイス回路を介してCPUと結合される一つ
    の画像表示制御回路と、DAC(デジタルアナログ変換
    器)からフレームメモリーへの画像信号の取り込みとフ
    レームメモリーから前期と異なるDACへ画像信号を送
    り出すことの制御を行うフレームメモリー制御回路とを
    有するマルチディスプレー装置。
  4. 【請求項4】特許請求の範囲第3項において、DACと
    CRTの接続関係を切り替えるCRT制御回路を有する
    マルチディスプレー装置。
  5. 【請求項5】特許請求の範囲第4項において、フレーム
    メモリーに画像信号が取り込まれた時点の映像情報の状
    態をRAMに記憶し、フレームメモリーの画像信号を表
    示しているCRTがVRAMと結合されるアクティブな
    CRTに変換されるときにCPUの状態をフレーム情報
    の取り込み時点の状態に変化させるマルチディスプレー
    装置。
  6. 【請求項6】特許請求の範囲第1項から第2項のいずれ
    かにおいて、アクティブなCRTの画像にCRTの変換
    のスイッチをもうけたマルチディスプレー装置。
  7. 【請求項7】特許請求の範囲第3項から第5項のいずれ
    かにおいて、アクティブなCRTの画像にCRTの変
    換、フレームメモリーへの取り込み、フレームメモリー
    の表示のスイッチをもうけたマルチディスプレー装置。
  8. 【請求項8】特許請求の範囲第1項から第7項のいずれ
    かにおいて、アクティブなCRTに表示されるポインタ
    ーがCRTの画像範囲から外に移動することによってア
    クティブなCRTを変換させるマルチディスプレー装
    置。
  9. 【請求項9】特許請求の範囲第1項から第7項のいずれ
    かにおいて、CPUとの結合に、コンピュータの拡張ス
    ロットを用いたマルチディスプレー装置。
JP6093981A 1994-03-28 1994-03-28 マルチディスプレー装置 Pending JPH07271549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6093981A JPH07271549A (ja) 1994-03-28 1994-03-28 マルチディスプレー装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6093981A JPH07271549A (ja) 1994-03-28 1994-03-28 マルチディスプレー装置

Publications (1)

Publication Number Publication Date
JPH07271549A true JPH07271549A (ja) 1995-10-20

Family

ID=14097588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6093981A Pending JPH07271549A (ja) 1994-03-28 1994-03-28 マルチディスプレー装置

Country Status (1)

Country Link
JP (1) JPH07271549A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509911B1 (en) 1998-11-26 2003-01-21 International Business Machines Corporation Power management method and device for display devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509911B1 (en) 1998-11-26 2003-01-21 International Business Machines Corporation Power management method and device for display devices

Similar Documents

Publication Publication Date Title
JP3268779B2 (ja) ビデオウィンドウのための可変ピクセルデプスおよびフォーマット
US4876657A (en) Presentation display apparatus for displaying two different images on separate displays for a listener and a speaker
US5764201A (en) Multiplexed yuv-movie pixel path for driving dual displays
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
US6664968B2 (en) Display device and image displaying method of display device
CN1117475C (zh) 具有屏幕显示功能的平板显示装置
US6753927B2 (en) Television interface for handheld calculator for enhanced television display
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
JPH07271549A (ja) マルチディスプレー装置
JP2000003164A (ja) 画像表示システム
JP3201707B2 (ja) 資料提示装置
JPH08328519A (ja) マルチディスプレイ用画像出力装置
JP3024622B2 (ja) 画像処理装置
JP3122996B2 (ja) 動画・静止画表示装置
JP3241647B2 (ja) 画像合成回路
JPS5935476B2 (ja) 多端末表示制御装置に於けるハ−ドコピ−装置
JP2000284757A (ja) 液晶表示用画像信号の処理装置
JP2740579B2 (ja) 表示制御装置
JPH04336598A (ja) 図形表示装置
JP3265791B2 (ja) Ohp用表示装置
JPH0255394A (ja) 画像表示支援システム
JP2002525684A (ja) 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法
JPH03160495A (ja) 画像表示装置
JPH10274974A (ja) 画像表示制御装置
JPS59210487A (ja) Crtデイスプレイ制御装置