JPH07263417A - 非晶質シリコン膜のドライエッチング方法及び薄膜トランジスタの製造方法 - Google Patents
非晶質シリコン膜のドライエッチング方法及び薄膜トランジスタの製造方法Info
- Publication number
- JPH07263417A JPH07263417A JP5011794A JP5011794A JPH07263417A JP H07263417 A JPH07263417 A JP H07263417A JP 5011794 A JP5011794 A JP 5011794A JP 5011794 A JP5011794 A JP 5011794A JP H07263417 A JPH07263417 A JP H07263417A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas species
- etching
- dry etching
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、ＳｉＮ膜、ａ−Ｓｉ膜（ｎ形
ａ−Ｓｉ膜を含む）を一括してエッチングする工程にお
いて下層膜ＳｉＮおよび上層膜ａ−Ｓｉ双方ともにテー
パ状にエッチングする方法を提供することにある。 【構成】非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ・
ＴＦＴ）でプラズマＣＶＤ法で連続成膜したゲート絶縁
膜３（窒化シリコン、ＳｉＮ膜）、半導体膜４（ａ−Ｓ
ｉ膜）を一括エッチングする際、ａ−Ｓｉ膜領域のエッ
チングにはＦとＣｌを含むガス、ＳｉＮ膜領域のエッチ
ングにはＦとＯを含むガスでエッチングを行う。 【効果】ａ−Ｓｉ，ＳｉＮ膜ともエッチング加工断面が
テーパ形状となりａ−Ｓｉ／ＳｉＮ積層膜を乗り越える
配線のステップカバレッジが良好となりＴＦＴ基板の歩
留りを向上させる。
ａ−Ｓｉ膜を含む）を一括してエッチングする工程にお
いて下層膜ＳｉＮおよび上層膜ａ−Ｓｉ双方ともにテー
パ状にエッチングする方法を提供することにある。 【構成】非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ・
ＴＦＴ）でプラズマＣＶＤ法で連続成膜したゲート絶縁
膜３（窒化シリコン、ＳｉＮ膜）、半導体膜４（ａ−Ｓ
ｉ膜）を一括エッチングする際、ａ−Ｓｉ膜領域のエッ
チングにはＦとＣｌを含むガス、ＳｉＮ膜領域のエッチ
ングにはＦとＯを含むガスでエッチングを行う。 【効果】ａ−Ｓｉ，ＳｉＮ膜ともエッチング加工断面が
テーパ形状となりａ−Ｓｉ／ＳｉＮ積層膜を乗り越える
配線のステップカバレッジが良好となりＴＦＴ基板の歩
留りを向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ(Thi
n Film Transistor、以下ＴＦＴと記す)等に用いる非晶
質シリコン(amorphous Silicon、以下ａ−Ｓｉと記す)
のドライエッチング方法に関する。
n Film Transistor、以下ＴＦＴと記す)等に用いる非晶
質シリコン(amorphous Silicon、以下ａ−Ｓｉと記す)
のドライエッチング方法に関する。
【０００２】
【従来の技術】半導体層にａ−Ｓｉを用いたＴＦＴは、
比較的低温で形成できることから安価なガラス基板を使
用できることや、オフ電流が小さくオン・オフ電流比が
大きくとれることから前記ＴＦＴをスイッチング素子と
したアクティブマトリクス型液晶表示装置は高品質な表
示特性の確保と低コスト化が図れる。
比較的低温で形成できることから安価なガラス基板を使
用できることや、オフ電流が小さくオン・オフ電流比が
大きくとれることから前記ＴＦＴをスイッチング素子と
したアクティブマトリクス型液晶表示装置は高品質な表
示特性の確保と低コスト化が図れる。
【０００３】以下、ａ−Ｓｉを用いたＴＦＴ(以下、ａ
−Ｓｉ・ＴＦＴと記す)の構造を述べる。図２には特開
昭61-75379号公報等に示されている一般的なａ−Ｓｉ・
ＴＦＴの断面図を示す。１はガラス基板等の透明性絶縁
基板、２はゲート電極(例えばＣｒ膜)、３はゲート絶縁
層(例えば窒化シリコン膜、Silicon Nitride、以下Ｓｉ
Ｎ膜と記す)、４は半導体層(ａ−Ｓｉ膜)、５は半導体
層と上部金属電極(Ａｌ)とのオーミックコンタクトを得
るためのリンをドーピングしたｎ形ａ−Ｓｉ膜、６はソ
ース電極(例えばＡｌ膜)、７はドレイン電極(例えばＡ
ｌ膜)、８は表示画素電極(例えばインジウムと錫の酸化
膜、Indium Tin Oxide、以下ＩＴＯ膜と記す)をそれぞ
れ示す。
−Ｓｉ・ＴＦＴと記す)の構造を述べる。図２には特開
昭61-75379号公報等に示されている一般的なａ−Ｓｉ・
ＴＦＴの断面図を示す。１はガラス基板等の透明性絶縁
基板、２はゲート電極(例えばＣｒ膜)、３はゲート絶縁
層(例えば窒化シリコン膜、Silicon Nitride、以下Ｓｉ
Ｎ膜と記す)、４は半導体層(ａ−Ｓｉ膜)、５は半導体
層と上部金属電極(Ａｌ)とのオーミックコンタクトを得
るためのリンをドーピングしたｎ形ａ−Ｓｉ膜、６はソ
ース電極(例えばＡｌ膜)、７はドレイン電極(例えばＡ
ｌ膜)、８は表示画素電極(例えばインジウムと錫の酸化
膜、Indium Tin Oxide、以下ＩＴＯ膜と記す)をそれぞ
れ示す。
【０００４】図２で示したゲート絶縁層ＳｉＮ膜３、半
導体層ａ−Ｓｉ膜４、オーミックコンタクト層ｎ形ａ−
Ｓｉ膜５は、プラズマＣＶＤ（Chemical Vapor Deposit
ion）法により連続成膜し、通常のホトリソグラフィ工
程とドライエッチング工程により、ＳｉＮ膜３、ａ−Ｓ
ｉ膜４、ｎ形ａ−Ｓｉ膜５を一括してエッチング加工を
行う。
導体層ａ−Ｓｉ膜４、オーミックコンタクト層ｎ形ａ−
Ｓｉ膜５は、プラズマＣＶＤ（Chemical Vapor Deposit
ion）法により連続成膜し、通常のホトリソグラフィ工
程とドライエッチング工程により、ＳｉＮ膜３、ａ−Ｓ
ｉ膜４、ｎ形ａ−Ｓｉ膜５を一括してエッチング加工を
行う。
【０００５】一括してエッチング加工を行う場合、従来
は例えばＳＦ6等の一つのガス系エッチングガスのみで
上記ＳｉＮ膜３、ａ−Ｓｉ膜４、ｎ形ａ−Ｓｉ膜５のエ
ッチングをおこなっていた。
は例えばＳＦ6等の一つのガス系エッチングガスのみで
上記ＳｉＮ膜３、ａ−Ｓｉ膜４、ｎ形ａ−Ｓｉ膜５のエ
ッチングをおこなっていた。
【０００６】
【発明が解決しようとする課題】上記従来技術であるＳ
Ｆ6等の一つのガス系によるエッチングでは、ａ−Ｓｉ
膜４のエッチング速度がＳｉＮ膜３のエッチング速度に
比べて大きいことから一括エッチングを行った場合、図
４に示すようにＳｉＮ膜３はテーパ状に加工されるもの
のエッチング速度の大きい上層膜のａ−Ｓｉ膜４は逆テ
ーパ形状となる。（なお、図４において１はガラス基
板、９はレジストを示す）このためソース電極を表示画
素電極と接続する場合に、このエッチング断面でカバレ
ッジ不良を生じ易く、ソース電極と表示画素電極の接続
不良(断線、高抵抗)が発生するという問題があった。
Ｆ6等の一つのガス系によるエッチングでは、ａ−Ｓｉ
膜４のエッチング速度がＳｉＮ膜３のエッチング速度に
比べて大きいことから一括エッチングを行った場合、図
４に示すようにＳｉＮ膜３はテーパ状に加工されるもの
のエッチング速度の大きい上層膜のａ−Ｓｉ膜４は逆テ
ーパ形状となる。（なお、図４において１はガラス基
板、９はレジストを示す）このためソース電極を表示画
素電極と接続する場合に、このエッチング断面でカバレ
ッジ不良を生じ易く、ソース電極と表示画素電極の接続
不良(断線、高抵抗)が発生するという問題があった。
【０００７】本発明の目的は、ＳｉＮ膜、ａ−Ｓｉ膜
(ｎ形ａ−Ｓｉ膜を含む)を一括してエッチングする工程
において下層膜ＳｉＮおよび上層膜ａ−Ｓｉ双方ともに
テーパ状にエッチングする方法を提供することにある。
(ｎ形ａ−Ｓｉ膜を含む)を一括してエッチングする工程
において下層膜ＳｉＮおよび上層膜ａ−Ｓｉ双方ともに
テーパ状にエッチングする方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、図１および図２に示すような平行平板電
極型ドライエッチング装置を用いて、上層ａ−Ｓｉ膜、
下層ＳｉＮ膜の積層膜の一括エッチングを行ったもので
ある。
成するために、図１および図２に示すような平行平板電
極型ドライエッチング装置を用いて、上層ａ−Ｓｉ膜、
下層ＳｉＮ膜の積層膜の一括エッチングを行ったもので
ある。
【０００９】図１は２つのエッチング室を有するエッチ
ング装置であり、図２は１つのエッチング室を有するエ
ッチング装置である。図１および図２において、１１は
第１のドライエッチング装置のエッチング室、２１は第
２のドライエッチング装置のエッチング室、１２・２２
は各々のエッチング装置のアノード電極、１３・２３は
各々のエッチング装置のカソード電極、１４・２４は各
々のエッチング装置のプラズマを発生させるための高周
波電力、１５は第１のドライエッチング装置のエッチン
グ室に送り込む第１のガス種、２５は第２のドライエッ
チング装置のエッチング室に送り込む第２のガス種、３
０は搬送室、３１はゲートバルブ、４０は基板を示す。
ング装置であり、図２は１つのエッチング室を有するエ
ッチング装置である。図１および図２において、１１は
第１のドライエッチング装置のエッチング室、２１は第
２のドライエッチング装置のエッチング室、１２・２２
は各々のエッチング装置のアノード電極、１３・２３は
各々のエッチング装置のカソード電極、１４・２４は各
々のエッチング装置のプラズマを発生させるための高周
波電力、１５は第１のドライエッチング装置のエッチン
グ室に送り込む第１のガス種、２５は第２のドライエッ
チング装置のエッチング室に送り込む第２のガス種、３
０は搬送室、３１はゲートバルブ、４０は基板を示す。
【００１０】図１の装置を用いた場合について以下述べ
る。ａ−Ｓｉ膜のエッチングには、第１のエッチング室
１１にて、少なくともフッ素(Ｆ)と塩素(Ｃｌ)を含む１
つ以上のガスから構成される第１のガス種１５を用い、
かつ、基板を装置の高周波電源に接続されているカソー
ド電極１３上に設置してエッチングを行い（反応性イオ
ンエッチング）、その後、基板４０を搬送室３０を経由
して、第２のエッチング室２１に送る。
る。ａ−Ｓｉ膜のエッチングには、第１のエッチング室
１１にて、少なくともフッ素(Ｆ)と塩素(Ｃｌ)を含む１
つ以上のガスから構成される第１のガス種１５を用い、
かつ、基板を装置の高周波電源に接続されているカソー
ド電極１３上に設置してエッチングを行い（反応性イオ
ンエッチング）、その後、基板４０を搬送室３０を経由
して、第２のエッチング室２１に送る。
【００１１】ＳｉＮ膜のエッチングには、前記第２のエ
ッチング室２１にて、少なくともフッ素(Ｆ)と酸素(Ｏ)
を含む１つ以上のガスから構成される第２のガス種２５
を用い、かつ、基板４０を装置の高周波電源２４に接続
されていないアノード電極２２上に設置してエッチング
（プラズマエッチング）を行ったものである。
ッチング室２１にて、少なくともフッ素(Ｆ)と酸素(Ｏ)
を含む１つ以上のガスから構成される第２のガス種２５
を用い、かつ、基板４０を装置の高周波電源２４に接続
されていないアノード電極２２上に設置してエッチング
（プラズマエッチング）を行ったものである。
【００１２】図２の装置を用いた場合については、基板
４０の移動は行わず、図２（ｂ）に示すように第１のガ
ス種１５でａ−Ｓｉ膜のエッチングが終了後、ガスを第
２のガス種２５に切り替えて下層膜のＳｉＮをエッチン
グしたものである。
４０の移動は行わず、図２（ｂ）に示すように第１のガ
ス種１５でａ−Ｓｉ膜のエッチングが終了後、ガスを第
２のガス種２５に切り替えて下層膜のＳｉＮをエッチン
グしたものである。
【００１３】
【作用】上層ａ−Ｓｉ膜、下層ＳｉＮ膜の積層膜の一括
エッチングにおいて、上層のａ−Ｓｉ膜のドライエッチ
ングにおいては、Ｓｉ系エッチングの主ラジカルである
Ｆラジカルを生成するガス(例えばＳＦ6)の他に形状制
御性に優れたＣｌを含むガス(例えばＣｌ2，ＢＣｌ3)を
添加して反応性イオンエッチングを行い、予めａ−Ｓｉ
のエッチング加工断面にテーパ角にして３０°〜６０°
程度のテーパを付けておく。その後、下層ＳｉＮ膜のド
ライエッチングにおいては、前記Ｆラジカルを生成する
ガス(例えばＳＦ6)の他に後退エッチング性に優れたＯ2
ガスを添加しプラズマエッチングを行いＳｉＮ膜のエッ
チング加工断面にテーパ角にして２０°〜３０°程度の
テーパを付ける。
エッチングにおいて、上層のａ−Ｓｉ膜のドライエッチ
ングにおいては、Ｓｉ系エッチングの主ラジカルである
Ｆラジカルを生成するガス(例えばＳＦ6)の他に形状制
御性に優れたＣｌを含むガス(例えばＣｌ2，ＢＣｌ3)を
添加して反応性イオンエッチングを行い、予めａ−Ｓｉ
のエッチング加工断面にテーパ角にして３０°〜６０°
程度のテーパを付けておく。その後、下層ＳｉＮ膜のド
ライエッチングにおいては、前記Ｆラジカルを生成する
ガス(例えばＳＦ6)の他に後退エッチング性に優れたＯ2
ガスを添加しプラズマエッチングを行いＳｉＮ膜のエッ
チング加工断面にテーパ角にして２０°〜３０°程度の
テーパを付ける。
【００１４】この時ＳｉＮ膜エッチング時に、ａ−Ｓｉ
膜の加工断面は予め付けておいたテーパ形状によって逆
テーパとはならない。このため、ソース電極と表示画素
電極の接続不良(断線、高抵抗)が発生せず歩留りが向上
する。
膜の加工断面は予め付けておいたテーパ形状によって逆
テーパとはならない。このため、ソース電極と表示画素
電極の接続不良(断線、高抵抗)が発生せず歩留りが向上
する。
【００１５】
【実施例】以下、本発明の一実施例を図１から図３によ
り説明する。図１は本発明であるエッチング方法を行う
ための２つのエッチング室を有するドライエッチング装
置、図２は本発明であるエッチング方法を行うためのド
ライエッチング装置のもう一つの例、図３は本発明であ
るエッチング方法を用いて作製したＴＦＴの断面図を示
す。
り説明する。図１は本発明であるエッチング方法を行う
ための２つのエッチング室を有するドライエッチング装
置、図２は本発明であるエッチング方法を行うためのド
ライエッチング装置のもう一つの例、図３は本発明であ
るエッチング方法を用いて作製したＴＦＴの断面図を示
す。
【００１６】本発明は上層ａ−Ｓｉ膜、下層ＳｉＮ膜の
積層膜の一括エッチングにおいて、ａ−Ｓｉ膜のエッチ
ングには第１のエッチング室で第１のガス種を用いてエ
ッチングを行い、ＳｉＮ膜のエッチングには第２のエッ
チング室で第２のガス種を用いてエッチングを行うエッ
チング方法である。
積層膜の一括エッチングにおいて、ａ−Ｓｉ膜のエッチ
ングには第１のエッチング室で第１のガス種を用いてエ
ッチングを行い、ＳｉＮ膜のエッチングには第２のエッ
チング室で第２のガス種を用いてエッチングを行うエッ
チング方法である。
【００１７】本実施例で用いた第１のガス種はＳＦ6と
ＢＣｌ3とした。エッチング条件はＳＦ6：３５sccm、Ｂ
Ｃｌ3：１５sccm、圧力：１０Ｐａ、高周波電力：０.５
Ｗ／ｃｍ2とした。
ＢＣｌ3とした。エッチング条件はＳＦ6：３５sccm、Ｂ
Ｃｌ3：１５sccm、圧力：１０Ｐａ、高周波電力：０.５
Ｗ／ｃｍ2とした。
【００１８】また、第２のガス種はＳＦ6とＯ2とした。
エッチング条件はＳＦ6：５０sccm、Ｏ2：２０sccm、圧
力：１０Ｐａ、高周波電力：０.７Ｗ／ｃｍ2とした。
エッチング条件はＳＦ6：５０sccm、Ｏ2：２０sccm、圧
力：１０Ｐａ、高周波電力：０.７Ｗ／ｃｍ2とした。
【００１９】本発明のエッチング方法を用いて、図５に
示す構造のａ−Ｓｉ・ＴＦＴを以下の手順で作製した。
示す構造のａ−Ｓｉ・ＴＦＴを以下の手順で作製した。
【００２０】（１）ガラス基板１上に、スパッタリング
法によりＣｒ膜を成膜し、通常のホトエッチング工程に
よりゲート電極２を形成する。
法によりＣｒ膜を成膜し、通常のホトエッチング工程に
よりゲート電極２を形成する。
【００２１】（２）プラズマＣＶＤ法によりゲート絶縁
層ＳｉＮ膜３、半導体層ａ−Ｓｉ膜４、オーミックコン
タクト層ｎ形ａ−Ｓｉ膜５を連続成膜する。
層ＳｉＮ膜３、半導体層ａ−Ｓｉ膜４、オーミックコン
タクト層ｎ形ａ−Ｓｉ膜５を連続成膜する。
【００２２】（３）その後、通常のホトリソグラフィ工
程でパターンを形成後本発明であるエッチング方法を用
いてエッチングを行う。図１の第１のエッチング室１１
でＳＦ6とＢＣｌ3の混合ガスにてａ−Ｓｉ膜の領域のみ
エッチングを行い、搬送室３０により第２のエッチング
室２１でＳＦ6とＯ2の混合ガスにて残りのＳｉＮ膜の領
域をエッチングする。
程でパターンを形成後本発明であるエッチング方法を用
いてエッチングを行う。図１の第１のエッチング室１１
でＳＦ6とＢＣｌ3の混合ガスにてａ−Ｓｉ膜の領域のみ
エッチングを行い、搬送室３０により第２のエッチング
室２１でＳＦ6とＯ2の混合ガスにて残りのＳｉＮ膜の領
域をエッチングする。
【００２３】（４）スパッタリング法によりＩＴＯ膜を
成膜し、通常のホトエッチング工程により表示画素電極
８を形成する。
成膜し、通常のホトエッチング工程により表示画素電極
８を形成する。
【００２４】（５）スパッタリング法によりＡｌ膜を成
膜し、通常のホトエッチング工程によりソース電極６、
ドレイン電極７を形成する。
膜し、通常のホトエッチング工程によりソース電極６、
ドレイン電極７を形成する。
【００２５】（６）ソース電極６、ドレイン電極７をマ
スクにＴＦＴチャネル上のｎ形ａ−Ｓｉ膜をＳＦ6とＢ
Ｃｌ3の混合ガスによるドライエッチングで除去する。
スクにＴＦＴチャネル上のｎ形ａ−Ｓｉ膜をＳＦ6とＢ
Ｃｌ3の混合ガスによるドライエッチングで除去する。
【００２６】このようにしてａ−Ｓｉ・ＴＦＴを作製す
ることにより、ａ−Ｓｉ／ＳｉＮの積層膜のエッチング
断面がテーパ形状となり図３のようなａ−Ｓｉ・ＴＦＴ
を得ることができた。本実施例ではソース電極６と表示
画素電極８の接続状態が良好となる。よって、ソース・
表示画素電極間の接続状態に起因する不良がなくなりＴ
ＦＴを平面上に多数並べたアクティブマトリクス基板作
製の際、歩留りを向上させることができた。
ることにより、ａ−Ｓｉ／ＳｉＮの積層膜のエッチング
断面がテーパ形状となり図３のようなａ−Ｓｉ・ＴＦＴ
を得ることができた。本実施例ではソース電極６と表示
画素電極８の接続状態が良好となる。よって、ソース・
表示画素電極間の接続状態に起因する不良がなくなりＴ
ＦＴを平面上に多数並べたアクティブマトリクス基板作
製の際、歩留りを向上させることができた。
【００２７】以上に記した実施例では、２つのエッチン
グ室を有するエッチング装置を用いたが、図２に示すよ
うな１つのエッチング室を有する装置を用いても構わな
い。
グ室を有するエッチング装置を用いたが、図２に示すよ
うな１つのエッチング室を有する装置を用いても構わな
い。
【００２８】エッチングガスについてもＦラジカル生成
用としてＣＦ4等を用いても構わない。また、ＢＣｌ3の
かわりにＣｌ2やＨＣｌ等を用いても構わない。
用としてＣＦ4等を用いても構わない。また、ＢＣｌ3の
かわりにＣｌ2やＨＣｌ等を用いても構わない。
【００２９】
【発明の効果】本発明によれば、ａ−Ｓｉ・ＴＦＴ作製
時のａ−Ｓｉ／ＳｉＮ積層膜のドライエッチングにおい
て、テーパエッチングが可能となりエッチング加工断面
を乗り越える配線のステップカバレッジが良好となる。
これによりＴＦＴのソース電極と表示画素電極間の断線
等の不良が激減し、結果としてＴＦＴアクティブマトリ
クス基板の歩留りを向上させる効果がある。
時のａ−Ｓｉ／ＳｉＮ積層膜のドライエッチングにおい
て、テーパエッチングが可能となりエッチング加工断面
を乗り越える配線のステップカバレッジが良好となる。
これによりＴＦＴのソース電極と表示画素電極間の断線
等の不良が激減し、結果としてＴＦＴアクティブマトリ
クス基板の歩留りを向上させる効果がある。
【図１】本発明のドライエッチング方法に用いる２つの
エッチング室を有する装置の模式説明図である。
エッチング室を有する装置の模式説明図である。
【図２】本発明のドライエッチング方法に用いる装置の
模式説明図である。
模式説明図である。
【図３】本発明のドライエッチング方法を用いて作製し
たａ−Ｓｉ・ＴＦＴの断面図である。
たａ−Ｓｉ・ＴＦＴの断面図である。
【図４】１つのガス種のみでエッチングした場合のａ−
Ｓｉ／ＳｉＮ積層膜のエッチング加工断面形状を示す図
である。
Ｓｉ／ＳｉＮ積層膜のエッチング加工断面形状を示す図
である。
【図５】一般的なａ−Ｓｉ・ＴＦＴの断面図である。
１…ガラス基板、 ２…ゲート電極、 ３…ゲート絶縁膜、 ４…半導体膜、 ５…リンをドーピングしたｎ形の半導体膜、 ６…ソース電極、 ７…ドレイン電極、 ８…表示画素電極、 ９…レジスト、 １１…第１のエッチング室、 １２…アノード電極、 １３…カソード電極、 １４…高周波電源、 １５…第１のガス種、 ２１…第２のエッチング室、 ２２…アノード電極、 ２３…カソード電極、 ２４…高周波電源、 ２５…第２のガス種、 ３０…搬送室、 ３１…ゲートバルブ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｙ (72)発明者 高橋 幹男 千葉県茂原市早野3300番地株式会社日立製 作所電子デバイス事業部内
Claims (6)
- 【請求項１】窒化シリコン膜と該窒化シリコン膜上に積
層した非晶質シリコン膜を、マスク材を用いて所望の形
状に加工する工程において、前記積層膜を異なるガス種
（例えば第１のガス種と第２のガス種）のドライエッチ
ングを連続して行い加工することを特徴とする非晶質シ
リコン膜のドライエッチング方法。 - 【請求項２】請求項１における第１のガス種として、少
なくともフッ素(Ｆ)と塩素(Ｃｌ)を含む１つ以上のガス
から構成されるガス系であり、第２のガス種として、少
なくともフッ素(Ｆ)と酸素(Ｏ)を含む１つ以上のガスか
ら構成されるガス系であり、第１のガス種、第２のガス
種の順序でエッチングしたことを特徴とする非晶質シリ
コン膜のドライエッチング方法。 - 【請求項３】請求項１において異なるガス種(例えば第
１のガス種と第２のガス種)によるドライエッチングを
異なるチャンバ(例えば第１のガス種は第１のチャン
バ、第２のガス種は第２のチャンバ)内で連続して行う
ことを特徴とする非晶質シリコン膜のドライエッチング
方法。 - 【請求項４】請求項１において異なるガス種（例えば第
１のガス種と第２のガス種）によるドライエッチングを
同一のチャンバ内で連続して行うことを特徴とする非晶
質シリコン膜のドライエッチング方法。 - 【請求項５】請求項１から５のいずれか１項に記載のド
ライエッチングを、対向する２つの電極と該電極間にプ
ラズマを発生させるための高周波を印加する電源を有す
るエッチング装置で行うとき、前記積層膜の非晶質シリ
コン膜のエッチングには前記高周波電源と結合された電
極上に基板を設置して前記第１のガス種を用いてエッチ
ングを行い、残りの窒化シリコン膜のエッチングには前
記高周波電源と結合されていない接地された電極上に基
板を設置して第２のガス種を用いてエッチングすること
を特徴とする非晶質シリコン膜のドライエッチング方
法。 - 【請求項６】絶縁性基板の上に、ゲート電極、ゲート絶
縁層、半導体層、ソース・ドレイン電極と順次積層する
構造の薄膜トランジスタにおいて、ゲート絶縁層窒化シ
リコン膜と半導体層非晶質シリコン膜の積層膜エッチン
グに、請求項１から請求項５のいずれか１項に記載のド
ライエッチング方法を用いたことを特徴とする薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011794A JPH07263417A (ja) | 1994-03-22 | 1994-03-22 | 非晶質シリコン膜のドライエッチング方法及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011794A JPH07263417A (ja) | 1994-03-22 | 1994-03-22 | 非晶質シリコン膜のドライエッチング方法及び薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263417A true JPH07263417A (ja) | 1995-10-13 |
Family
ID=12850177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5011794A Pending JPH07263417A (ja) | 1994-03-22 | 1994-03-22 | 非晶質シリコン膜のドライエッチング方法及び薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100379897C (zh) * | 2003-09-26 | 2008-04-09 | Tdk股份有限公司 | 掩膜形成方法、掩膜形成用功能层、干蚀刻法及信息记录媒体制法 |
-
1994
- 1994-03-22 JP JP5011794A patent/JPH07263417A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100379897C (zh) * | 2003-09-26 | 2008-04-09 | Tdk股份有限公司 | 掩膜形成方法、掩膜形成用功能层、干蚀刻法及信息记录媒体制法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814319B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01144682A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04261017A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH0764112A (ja) | 液晶表示装置とその製造方法 | |
| KR100328847B1 (ko) | 박막트랜지스터의제조방법 | |
| JPH07263417A (ja) | 非晶質シリコン膜のドライエッチング方法及び薄膜トランジスタの製造方法 | |
| JPH06196451A (ja) | 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 | |
| JPH0918006A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02310932A (ja) | 逆スタガー型薄膜トランジスタの製造方法 | |
| JPS63128756A (ja) | 薄膜トランジスタの製造方法 | |
| JP3353832B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JPS61161764A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH07110496A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH04155315A (ja) | 多層膜配線体の製造方法 | |
| JP2004103680A (ja) | コンタクトホールの形成方法及び液晶表示装置 | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| JPS63284523A (ja) | 薄膜トランジスタアレ−の製造方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH06267983A (ja) | 薄膜トランジスタ及びその製法 | |
| JP2005072443A (ja) | 薄膜トランジスタの製造方法及び表示装置の製造方法 |