JPH07263281A - Chip-shaped lc composite component - Google Patents

Chip-shaped lc composite component

Info

Publication number
JPH07263281A
JPH07263281A JP5540794A JP5540794A JPH07263281A JP H07263281 A JPH07263281 A JP H07263281A JP 5540794 A JP5540794 A JP 5540794A JP 5540794 A JP5540794 A JP 5540794A JP H07263281 A JPH07263281 A JP H07263281A
Authority
JP
Japan
Prior art keywords
conductors
inductor
conductor
capacitor
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5540794A
Other languages
Japanese (ja)
Inventor
Yasushi Kojima
靖 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP5540794A priority Critical patent/JPH07263281A/en
Publication of JPH07263281A publication Critical patent/JPH07263281A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

PURPOSE:To obtain an LC composite component in which a strain and a crack due to a firing operation are not generated, whose characteristic is changed little and which is excellent in the removal of a noise. CONSTITUTION:The starting end 23a and the termination end 25a of an inductor as well as ends 22c, 22d, 26c, 26d, on one side, of conductors for a capacitor are exposed, and electrodes 42, 43 for signals are installed there. Ends 33a to 35a, 32a, 32b, 36a, 36b, on one side, of conductors for grounding are exposed on both of another edges of the bare chip, and electrodes 44, 45 for grounding are installed there. Conductors 23 to 25 for the inductor are connected spirally in the thickness direction of the bare chip via through holes 13a, 14a formed in sheets at the inside of the bare chip, and the inductor is formed. Individual conductors 32 to 36 for grounding or conductors 22a, 22b, 26a, 26b for the capacitor are constituted in such a way that they are overlapped with the conductors for the inductor via sheets 12 to 15 so as to form the capacitor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子機器のノイズ除去
に適するチップ型のLC複合部品に関する。更に詳しく
はプリント回路基板等に表面実装可能なキャパシタ機能
とインダクタ機能の両機能を有するチップ型のLC複合
部品に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type LC composite component suitable for removing noise from electronic equipment. More specifically, the present invention relates to a chip-type LC composite component that has both a capacitor function and an inductor function that can be surface-mounted on a printed circuit board or the like.

【0002】[0002]

【従来の技術】従来、インダクタとコンデンサを複合し
てモノリシック構造としたLC複合部品は各種提案され
ている。例えば本出願人は、誘電体のセラミック層とキ
ャパシタ用導体を交互に印刷積層してキャパシタ用積層
体を作り、このキャパシタ用積層体の上に、又はこれと
別個に、磁性体のセラミック層とインダクタ用導体を交
互に印刷積層してインダクタ用積層体を作り、これらの
キャパシタ用積層体とインダクタ用積層体を中間層を介
して重畳した状態で一体的に焼結し、内部の導体が露出
した端部に適当な外部端子を設けたLC複合部品を提案
した(例えば特開平3−166810)。このLC複合
部品のインダクタ用積層体には、セラミック層の上に形
成されたインダクタ用導体をセラミック層に設けたスル
ーホールを介して層毎に接続することにより積層体の厚
さ方向に螺旋状のインダクタが形成される。
2. Description of the Related Art Conventionally, various LC composite parts having a monolithic structure by combining an inductor and a capacitor have been proposed. For example, the applicant of the present invention creates a capacitor laminate by alternately printing and laminating a dielectric ceramic layer and a capacitor conductor, and a magnetic ceramic layer and a ceramic layer on the capacitor laminate or separately. The inductor conductors are alternately printed and laminated to form an inductor laminate, and these capacitor laminates and inductor laminates are integrally sintered with the intermediate layer overlaid to expose the internal conductors. There is proposed an LC composite component in which an appropriate external terminal is provided at the end (for example, Japanese Patent Laid-Open No. 3-166810). In the inductor laminate of the LC composite component, the inductor conductor formed on the ceramic layer is connected layer by layer through the through holes provided in the ceramic layer to form a spiral shape in the thickness direction of the laminate. Is formed.

【0003】また別のLC複合部品として、本出願人
は、フェライト焼結体内部に内部電極を設けた積層チッ
プインダクタと、誘電体焼結体内部に内部電極とアース
電極を設けた積層チップコンデンサとを接着剤により一
体化し、積層チップインダクタと積層チップコンデンサ
の各外部電極を互いに電気的に接続したπ型LCフィル
タを特許出願した(特願平5−112642)。
As another LC composite component, the applicant of the present invention has proposed a multilayer chip inductor having internal electrodes inside a ferrite sintered body and a multilayer chip capacitor having internal electrodes and a ground electrode inside a dielectric sintered body. A patent application was filed for a π-type LC filter in which the external electrodes of the multilayer chip inductor and the multilayer chip capacitor are electrically connected to each other by integrating them with an adhesive (Japanese Patent Application No. 5-112642).

【0004】[0004]

【発明が解決しようとする課題】しかし、特開平3−1
66810号公報に示されるLC複合部品では、キャパ
シタ用積層体の熱収縮率とインダクタ用積層体の熱収縮
率が異なるため、焼成時にこの熱収縮率の差から熱応力
が生じ、中間層を介しても熱応力による歪み、割れ、特
性変動等があり、製品としての歩留まりや信頼性に劣る
欠点があった。また特願平5−112642号のπ型L
Cフィルタは、上記欠点がない反面、積層チップインダ
クタと積層チップコンデンサとを各別に焼結しておく必
要があり、チップインダクタとチップコンデンサの生産
管理が煩わしく、製品寸法も小型化しにくい不具合があ
った。
However, Japanese Patent Laid-Open No. 3-1 is used.
In the LC composite component disclosed in Japanese Patent No. 66810, since the thermal contraction rate of the capacitor laminate is different from the thermal contraction rate of the inductor laminate, thermal stress is generated from the difference in the thermal contraction rate during firing, and the intermediate layer is interposed. However, there were defects such as distortion, cracking, and characteristic fluctuations due to thermal stress, resulting in poor product yield and reliability. In addition, π-type L of Japanese Patent Application No. 5-112642
Although the C filter does not have the above-mentioned drawbacks, it requires that the multilayer chip inductor and the multilayer chip capacitor be separately sintered, which complicates the production control of the chip inductor and the chip capacitor and makes it difficult to reduce the product size. It was

【0005】本発明の目的は、焼成時に熱応力を極めて
小さく抑えて、歪み、割れ、特性変動の少ないチップ型
のLC複合部品を提供することにある。本発明の別の目
的は、インダクタを形成するコイルパターンの巻き線間
の浮遊容量が小さく、ノイズ除去に優れたチップ型のL
C複合部品を提供することにある。本発明の更に別の目
的は、プリント回路基板等への表面実装が可能で、小型
で生産性の高いチップ型のLC複合部品を提供すること
にある。
An object of the present invention is to provide a chip-type LC composite component which suppresses thermal stress to an extremely small value during firing and has less distortion, cracking and characteristic fluctuation. Another object of the present invention is to reduce the stray capacitance between the windings of the coil pattern that forms the inductor, and to reduce the noise of a chip type L that is excellent in noise removal.
To provide C composite parts. It is still another object of the present invention to provide a chip-type LC composite component which can be surface-mounted on a printed circuit board or the like and is small in size and high in productivity.

【0006】[0006]

【問題点を解決するための手段】上記目的を達成するた
めに、本発明の構成を、実施例に対応する図1を用いて
説明する。本発明のチップ型のLC複合部品10は、磁
性体フェライト粉及び誘電体セラミック粉を所定の割合
で混合した複合セラミック材料から作られた多数枚のグ
リーンシート11〜16をその一部12〜16にインダ
クタ用導体23〜25と第1アース用導体33〜35と
第2アース用導体32,36とキャパシタ用導体22
a,22b,26a,26bとを電気的に絶縁するよう
に形成して積層した後、この積層体をチップ状にして焼
結されたベアチップ41を主体とする。インダクタ用導
体23〜25はベアチップ内部で前記シート13,14
に形成されたスルーホール13a,14aを介してベア
チップ41の厚さ方向に螺旋状に一連に接続してインダ
クタを形成するように構成され、その始端23aがベア
チップ41の第1端面に露出し、かつその終端25aが
ベアチップ41の第2端面に露出する。第1アース用導
体33〜35はベアチップ内部でインダクタ用導体23
〜25と同一平面内でインダクタ用導体23〜25と絶
縁される間隔をあけて隣接し、シート13,14を介し
てインダクタ用導体23〜25と重なってインダクタ用
導体23〜25との間でキャパシタを形成するように構
成され、かつその一端33a〜35aがベアチップ41
の第3及び第4端面に露出する。キャパシタ用導体22
a,22b,26a,26bはインダクタ用導体23〜
25の形成された最上及び最下のシートに外接するシー
ト12,16に間隔をあけて一対形成され、シート1
2,15を介して第1アース用導体33,35と重なっ
て第1アース用導体33,35との間でキャパシタを形
成するように構成され、かつその一端22c,22d,
26c,26dがベアチップ41の第1端面及び第2端
面に露出する。第2アース用導体32,36はキャパシ
タ用導体22a,22b,26a,26bの形成された
シート12,16の一対のキャパシタ用導体22a,2
2b,26a,26bの間にこれらと絶縁される間隔を
あけて形成され、シート12,15を介してインダクタ
用導体23,25と重なってインダクタ用導体23,2
5との間でキャパシタを形成するように構成され、かつ
その両端32a,32b,36a,36bがベアチップ
41の第3端面及び第4端面に露出する。ベアチップ4
1の第1及び第2端面に露出したインダクタ用導体の始
端23a及び終端25a並びにキャパシタ用導体の一端
22c,22d,26c,26dにそれぞれ電気的に接
続する第1及び第2信号用電極42,43が第1及び第
2端面に設けられる。ベアチップ41の第3及び第4端
面に露出した第1及び第2アース用導体の一端33a,
34a,35a及び両端32a,32b,36a,36
bに電気的に接続する第1及び第2接地用電極44、4
5が第3及び第4端面に設けられる。
In order to achieve the above object, the structure of the present invention will be described with reference to FIG. 1 corresponding to an embodiment. The chip-type LC composite component 10 of the present invention includes a large number of green sheets 11 to 16 made of a composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio. Inductor conductors 23 to 25, first ground conductors 33 to 35, second ground conductors 32 and 36, and capacitor conductor 22.
The bare chip 41 is mainly formed by forming and laminating the a, 22b, 26a, and 26b so as to electrically insulate the laminated body, and then laminating the laminated body into a chip shape. The inductor conductors 23 to 25 are formed on the sheets 13 and 14 inside the bare chip.
It is configured so as to form an inductor by spirally connecting in series in the thickness direction of the bare chip 41 via the through holes 13a and 14a formed in, and the starting end 23a is exposed at the first end surface of the bare chip 41, Moreover, the end 25a thereof is exposed on the second end surface of the bare chip 41. The first grounding conductors 33 to 35 are arranged inside the bare chip to form the inductor conductor 23.
Between the inductor conductors 23 to 25 and the inductor conductors 23 to 25 in the same plane as the inductor conductors 23 to 25 with an interval therebetween so as to be insulated from the inductor conductors 23 to 25. It is configured to form a capacitor, and one end 33a to 35a of the bare chip 41 is formed.
Is exposed at the third and fourth end faces of. Capacitor conductor 22
a, 22b, 26a and 26b are inductor conductors 23 to
A pair of sheets 12 and 16 circumscribing the uppermost sheet and the lowermost sheet formed with 25 are formed with a space therebetween, and the sheet 1
The first grounding conductors 33 and 35 are overlapped with the second grounding conductors 2 and 15 to form a capacitor between the first grounding conductors 33 and 35, and one ends 22c and 22d thereof are formed.
26c and 26d are exposed on the first end surface and the second end surface of the bare chip 41. The second ground conductors 32 and 36 are the pair of capacitor conductors 22a, 2 of the sheets 12, 16 on which the capacitor conductors 22a, 22b, 26a, 26b are formed.
2b, 26a, and 26b are formed at a distance so as to be insulated from them, and are overlapped with the inductor conductors 23 and 25 via the sheets 12 and 15, and the inductor conductors 23 and 2 are overlapped.
5 to form a capacitor, and both ends 32a, 32b, 36a, 36b thereof are exposed at the third end face and the fourth end face of the bare chip 41. Bare chip 4
The first and second signal electrodes 42 electrically connected to the starting end 23a and the terminating end 25a of the inductor conductor and the ends 22c, 22d, 26c, and 26d of the capacitor conductor, respectively, which are exposed on the first and second end faces of 1. 43 is provided on the first and second end faces. One ends 33a of the first and second grounding conductors exposed on the third and fourth end faces of the bare chip 41,
34a, 35a and both ends 32a, 32b, 36a, 36
First and second grounding electrodes 44, 4 electrically connected to b
5 are provided on the third and fourth end faces.

【0007】なお、上記チップ型のLC複合部品におい
て、磁性体フェライト粉及び誘電体セラミック粉を所定
の割合で混合した複合セラミック材料に代えて誘電体セ
ラミック粉のみからなるセラミック材料から作られた多
数枚のグリーンシート11〜16をその一部12〜16
にインダクタ用導体23〜25と第1アース用導体33
〜35と第2アース用導体32,36とキャパシタ用導
体22a,22b,26a,26bとを電気的に絶縁す
るように形成して積層した後、この積層体をチップ状に
して焼結されたベアチップ41を主体としてもよい。
In the above-mentioned chip-type LC composite component, a large number of ceramic materials made of only dielectric ceramic powder are used in place of the composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio. Part of the green sheets 11-16 is 12-16
Inductor conductors 23 to 25 and first ground conductor 33
˜35, the second grounding conductors 32 and 36, and the capacitor conductors 22a, 22b, 26a, and 26b are formed so as to be electrically insulated and laminated, and then the laminated body is sintered into chips. The bare chip 41 may be the main component.

【0008】[0008]

【作用】同一のセラミック材料より作られたグリーンシ
ート12〜16を用いてインダクタとキャパシタを構成
するため、工程の単純化がはかられ、焼成時の熱応力を
極めて小さく抑えることができ、ベアチップ41に歪み
や割れなどのトラブルを回避できる。またインダクタ用
導体23〜25と同一平面内で隣接して、或いはインダ
クタ用導体23〜25に上下に隣接してそれぞれ第1ア
ース用導体33〜35と第2アース用導体32,36及
びキャパシタ用導体22a,22b,26a,26bを
配置するため、これらのインダクタ用導体23〜25に
より形成されたインダクタは浮遊容量の発生が極めて少
なく、しかもインダクタ用導体23〜25とそれぞれの
アース用導体32〜36及びキャパシタ用導体22a,
22b,26a,26bとの間で複数のキャパシタを形
成するため、図4に示すようにT型回路とπ型回路を複
合したような回路構成となり、幅広い周波数のノイズ除
去に利用することができる。
Since the inductor and the capacitor are formed by using the green sheets 12 to 16 made of the same ceramic material, the process can be simplified, and the thermal stress at the time of firing can be suppressed to an extremely small level, and the bare chip can be used. 41 can avoid problems such as distortion and cracks. Further, they are adjacent to the inductor conductors 23 to 25 in the same plane, or vertically adjacent to the inductor conductors 23 to 25, respectively, and the first grounding conductors 33 to 35, the second grounding conductors 32 and 36, and the capacitors. Since the conductors 22a, 22b, 26a, and 26b are arranged, the inductor formed by these inductor conductors 23 to 25 has very little generation of stray capacitance, and moreover, the inductor conductors 23 to 25 and the respective ground conductors 32 to 25. 36 and the capacitor conductor 22a,
Since a plurality of capacitors are formed between the capacitors 22b, 26a, and 26b, the circuit configuration is such that a T-type circuit and a π-type circuit are combined as shown in FIG. 4, and it can be used for noise removal in a wide range of frequencies. .

【0009】[0009]

【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。本実施例のチップ型のLC複合部品は磁性体
フェライト粉及び誘電体セラミック粉を所定の割合で混
合した複合セラミック材料を出発原料とする多数枚のグ
リーンシートを積層し、この積層体をチップ状にして焼
結して作られる。この複合セラミック材料は一定の透磁
率と誘電率を合わせ持った複合機能材料である。この例
では、磁性体フェライト粉としてNiO,ZnO,Cu
O及びFe23の各粉末を所定の割合となるように秤量
した後、湿式混合した。混合物を1000℃で2時間焼
成した後、湿式ミル粉砕し、平均粒径が約0.1μmの
磁性体フェライト粉を用意した。この組成はNi0.24
0.22Cu0.06Fe0.961.96であった。また誘電体セ
ラミック粉としてPbO,La23,ZrO2,TiO2
の各粉末を所定の割合となるように秤量した後、湿式混
合した。混合物を1150℃で2時間焼成した後、湿式
ミル粉砕し、平均粒径が約0.1μmの誘電体セラミッ
ク粉を用意した。この組成はPb0.88La0.12Zr0.7
Ti0.33.06であった。
Embodiments of the present invention will now be described in detail with reference to the drawings. The chip-type LC composite component of the present embodiment is obtained by stacking a large number of green sheets starting from a composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio, and stacking the stacked body into a chip shape. It is made by sintering. This composite ceramic material is a composite functional material having both constant magnetic permeability and constant dielectric constant. In this example, NiO, ZnO, Cu is used as the magnetic ferrite powder.
Each powder of O and Fe 2 O 3 was weighed so as to have a predetermined ratio, and then wet mixed. The mixture was fired at 1000 ° C. for 2 hours and then wet-milled to prepare magnetic ferrite powder having an average particle size of about 0.1 μm. This composition is Ni 0.24 Z
It was n 0.22 Cu 0.06 Fe 0.96 O 1.96 . Further, as dielectric ceramic powder, PbO, La 2 O 3 , ZrO 2 , TiO 2
The respective powders of 1 were weighed so as to have a predetermined ratio and then wet mixed. The mixture was baked at 1150 ° C. for 2 hours and then wet-milled to prepare a dielectric ceramic powder having an average particle size of about 0.1 μm. This composition is Pb 0.88 La 0.12 Zr 0.7
It was Ti 0.3 O 3.06 .

【0010】用意した磁性体フェライト粉と誘電体セラ
ミック粉を60:40の重量比で混合すると、焼結温度
が1030℃前後の複合セラミック材料が得られる。な
お、この磁性体フェライト粉と誘電体セラミック粉との
混合比は60〜40:40〜60の範囲から適宜選定す
ることが好ましい。また焼成時の磁性体フェライト粉と
誘電体セラミック粉の材料間での反応を抑え、かつ焼成
温度を低下させるために、改良材を加えることが好まし
い。この改良材は、例えば組成系としてCdO−ZnO
−B23であり、CdO,ZnO,B23を1:1:1
のモル比で混合した後、900℃で1時間焼成し、ミル
粉砕することにより得られ、平均粒径が約0.1μmの
粉体である。この例では磁性体フェライト粉と誘電体セ
ラミック粉と改良材を60:40:1.5の重量比で混
合し、焼結温度が950℃前後の複合セラミック材料を
得た。次に得られた複合セラミック材料を焼成時にガス
化し得るようなバインダとバインダ溶剤とともにミル混
合してスラリーを調製し、このスラリーをドクタブレー
ド法によりグリーンシートに成形する。なお、このシー
トは複合セラミック材料とバインダとバインダ用溶剤と
を混練してペーストにし、このペーストを印刷法により
作ることもできる。
By mixing the prepared magnetic ferrite powder and dielectric ceramic powder in a weight ratio of 60:40, a composite ceramic material having a sintering temperature of about 1030 ° C. can be obtained. The mixing ratio of the magnetic ferrite powder and the dielectric ceramic powder is preferably selected from the range of 60-40: 40-60. Further, in order to suppress the reaction between the materials of the magnetic ferrite powder and the dielectric ceramic powder during firing and to lower the firing temperature, it is preferable to add an improving material. This improving material is, for example, CdO-ZnO as a composition system.
A -B 2 O 3, CdO, ZnO , B 2 O 3 to 1: 1: 1
After being mixed at a molar ratio of 1, the powder is obtained by firing at 900 ° C. for 1 hour and milling, and having an average particle size of about 0.1 μm. In this example, the magnetic ferrite powder, the dielectric ceramic powder and the improving material were mixed in a weight ratio of 60: 40: 1.5 to obtain a composite ceramic material having a sintering temperature of about 950 ° C. Next, the obtained composite ceramic material is mill-mixed with a binder and a binder solvent that can be gasified during firing to prepare a slurry, and this slurry is formed into a green sheet by a doctor blade method. The sheet can be prepared by kneading the composite ceramic material, the binder, and the solvent for the binder to form a paste, and printing the paste.

【0011】このようにして得られたグリーンシートは
多数枚積層される。一部のグリーンシートの表面には導
電性ペーストをスクリーン印刷法により塗布してインダ
クタ用導体とアース用導体とが電気的に絶縁するように
形成される。グリーンシートのインダクタ用導体の相互
接続位置にはスルーホールがあけられ、必要によりスル
ーホールに導電性ペーストを充填しながら所定枚数積層
される。得られた積層体は加圧成形された後、チップ状
に切断され、焼成してベアチップとなる。
A large number of green sheets thus obtained are laminated. A conductive paste is applied to the surface of some of the green sheets by a screen printing method so that the inductor conductor and the ground conductor are electrically insulated from each other. Through holes are formed at the interconnection positions of the inductor conductors of the green sheet, and a predetermined number of layers are stacked while filling the through holes with a conductive paste if necessary. The obtained laminate is pressure-molded, cut into chips, and fired to form bare chips.

【0012】図1(a)に示すように、ここでは説明を
簡単にするために、6枚のグリーンシート11〜16を
積層した例を挙げる。1枚目のグリーンシート11には
何も印刷されず導体は形成されない。3枚目〜5枚目の
グリーンシート13〜15の表面にはインダクタ用導体
23〜25と第1アース用導体33〜35が電気的に絶
縁される間隔をあけて形成される。2枚目及び6枚目の
グリーンシート12及び16には一対のキャパシタ用導
体22a,22b及び26a,26bと第2アース用導
体32及び36が電気的に絶縁される間隔をあけてそれ
ぞれ形成される。
As shown in FIG. 1A, an example in which six green sheets 11 to 16 are laminated is given here for the sake of simplicity of description. Nothing is printed on the first green sheet 11 and no conductor is formed. On the surfaces of the third to fifth green sheets 13 to 15, the inductor conductors 23 to 25 and the first grounding conductors 33 to 35 are formed with a space therebetween so as to be electrically insulated. On the second and sixth green sheets 12 and 16, a pair of capacitor conductors 22a, 22b and 26a, 26b and second grounding conductors 32 and 36 are formed with a space therebetween so as to be electrically insulated. It

【0013】3枚目及び4枚目のグリーンシート13,
14のインダクタ用導体23,24の端部には下層のイ
ンダクタ用導体と接続するためのスルーホール13a,
14aがあけられ、3つのインダクタ用導体23〜25
は積層したときにその厚さ方向に螺旋状に一連に接続し
てインダクタを形成するようになっている。3枚目のグ
リーンシート13のインダクタ用導体23の一端23a
がインダクタの始端としてグリーンシート13の端縁ま
で延びる。5枚目のグリーンシート15のインダクタ用
導体25の一端25aはインダクタの終端としてグリー
ンシート15の別の端縁まで延びる。第1アース用導体
33〜35はインダクタ用導体23〜25に隣接し、そ
れぞれ一端33a〜35aがグリーンシート13〜15
の側縁に交互に延びる。
The third and fourth green sheets 13,
At the ends of the inductor conductors 23 and 24 of FIG.
14a is opened and three inductor conductors 23 to 25 are formed.
When they are stacked, they are connected in series in a spiral shape in the thickness direction to form an inductor. One end 23a of the inductor conductor 23 of the third green sheet 13
Extends to the edge of the green sheet 13 as the starting end of the inductor. One end 25a of the inductor conductor 25 of the fifth green sheet 15 extends to another end edge of the green sheet 15 as the end of the inductor. The first grounding conductors 33 to 35 are adjacent to the inductor conductors 23 to 25, and one ends 33a to 35a thereof are respectively green sheets 13 to 15.
Alternate on the side edges of

【0014】2枚目及び6枚目のグリーンシート12及
び16にそれぞれ形成された一対のキャパシタ用導体2
2a,22b及び26a,26bの間には第2アース用
導体32及び36がそれぞれ形成される。第2アース用
導体の一端32a,36a及び他端32b,36bはグ
リーンシート12,16の対向する2つの側縁まで延
び、かつグリーンシート12,15を隔てて隣接するイ
ンダクタ用導体23,25と重なる重複部32c,36
cを有する。
A pair of capacitor conductors 2 formed on the second and sixth green sheets 12 and 16, respectively.
Second grounding conductors 32 and 36 are formed between 2a, 22b and 26a, 26b, respectively. The one ends 32a, 36a and the other ends 32b, 36b of the second ground conductors extend to the two opposite side edges of the green sheets 12, 16 and the inductor conductors 23, 25 adjacent to each other with the green sheets 12, 15 separated. Overlapping overlapping parts 32c and 36
have c.

【0015】これらのグリーンシート11〜16を積層
し焼成すると、直方体の焼結したベアチップ41が得ら
れる。図1(b)、図2及び図3に示すように、このベ
アチップ41の第1端面にはインダクタの始端となるイ
ンダクタ用導体23の一端23aとキャパシタ用導体2
2a,26aの一端22c,26cが露出し、第2端面
には図示しないがインダクタの終端となるインダクタ用
導体25の一端25aとキャパシタ用導体22b,26
bの一端22d,26dが露出する。同様にベアチップ
41の第3及び第4端面には第1アース用導体33〜3
5の一端33a〜35aが交互に露出し、第2アース用
導体32,36の一端32a,36a及び他端32b,
36bが相互に露出する。第1及び第2端面に導電性ペ
ーストを塗布し焼付けることにより信号用電極42及び
43が形成され、第3及び第4端面には同様にして接地
用電極44及び45が形成される。これによりLC複合
部品10が得られる。3つのインダクタ用導体23〜2
5はベアチップ41の内部でスルーホール13a,14
aを介して一連に接続されインダクタを形成し、3つの
第1アース用導体33〜35と第2アース用導体32,
36及びキャパシタ用導体22a,22b,26a,2
6bはシート12〜15を介してインダクタ用導体23
〜25と重なってこれらのインダクタ用導体との間でキ
ャパシタを形成する。この等価回路は図4に示される。
When these green sheets 11 to 16 are laminated and fired, a rectangular parallelepiped sintered bare chip 41 is obtained. As shown in FIG. 1B, FIG. 2 and FIG. 3, one end 23 a of the inductor conductor 23, which is the starting end of the inductor, and the capacitor conductor 2 are formed on the first end surface of the bare chip 41.
Although one ends 22c and 26c of the conductors 2a and 26a are exposed, one end 25a of the inductor conductor 25 and the capacitor conductors 22b and 26, which are not shown in the drawing, serve as a termination of the inductor on the second end face.
One ends 22d and 26d of b are exposed. Similarly, on the third and fourth end faces of the bare chip 41, the first grounding conductors 33 to 3 are formed.
5, one end 33a to 35a is exposed alternately, one end 32a, 36a and the other end 32b of the second grounding conductor 32, 36,
36b are exposed to each other. Signal electrodes 42 and 43 are formed by applying and baking a conductive paste on the first and second end faces, and ground electrodes 44 and 45 are similarly formed on the third and fourth end faces. Thereby, the LC composite component 10 is obtained. Three inductor conductors 23-2
Reference numeral 5 indicates the through holes 13a, 14 inside the bare chip 41.
a is connected in series to form an inductor, and three first grounding conductors 33 to 35 and a second grounding conductor 32,
36 and conductors 22a, 22b, 26a, 2 for capacitors
6b is a conductor for inductor 23 through the sheets 12 to 15
~ 25 to form a capacitor between these inductor conductors. This equivalent circuit is shown in FIG.

【0016】なお、上記例で示した磁性体フェライト粉
の組成は一例であって、Ni,Zn,Cu,Mn,M
g,Co等を1種又は2種以上含むものであってもよ
い。また誘電体セラミック粉の組成も鉛系に限らず、チ
タン酸バリウム系のものでもよい。
The composition of the magnetic ferrite powder shown in the above example is an example, and Ni, Zn, Cu, Mn, M
One or two or more of g, Co, etc. may be contained. The composition of the dielectric ceramic powder is not limited to the lead-based composition, but may be the barium titanate-based composition.

【0017】[0017]

【発明の効果】以上述べたように、本発明によれば、同
一のセラミック材料より作られたグリーンシートを用い
てインダクタとキャパシタを構成するため、工程の単純
化がはかられ、焼成時の熱応力を極めて小さく抑えるこ
とができ、ベアチップに歪みや割れなどのトラブルを回
避でき、特性変動も少ない。またインダクタ用導体と同
一平面内で隣接して、或いはインダクタ用導体に上下に
隣接してそれぞれアース用導体及びキャパシタ用導体を
配置するため、これらのインダクタ用導体により形成さ
れたインダクタは浮遊容量の発生が極めて少なく、しか
もインダクタ用導体とそれぞれのアース用導体及びキャ
パシタ用導体との間で複数のキャパシタを形成するた
め、幅広い周波数のノイズ除去に利用することができ
る。特に誘電体のみならず磁性体の特性を有する材料を
用いることにより、十分なインダクタンスを取得でき、
T型回路とπ型回路を複合したような回路構成となり、
高性能でプリント回路基板等に表面実装可能な小型のノ
イズフィルタを実現することができる。
As described above, according to the present invention, since the inductor and the capacitor are formed by using the green sheets made of the same ceramic material, the process can be simplified and the firing Thermal stress can be suppressed to an extremely low level, problems such as distortion and cracks in bare chips can be avoided, and characteristic fluctuations are small. Since the grounding conductor and the capacitor conductor are arranged adjacent to each other on the same plane as the inductor conductor or vertically adjacent to the inductor conductor, the inductor formed by these inductor conductors is The generation is extremely small, and since a plurality of capacitors are formed between the inductor conductor and each of the grounding conductor and the capacitor conductor, it can be used for noise removal in a wide range of frequencies. In particular, by using a material that has the characteristics of a magnetic substance as well as a dielectric substance, sufficient inductance can be obtained,
It has a circuit structure that combines a T-type circuit and a π-type circuit,
It is possible to realize a small noise filter which has high performance and can be surface-mounted on a printed circuit board or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明のチップ型のLC複合部品の積
層前のグリーンシートの斜視図。(b)はそのLC複合
部品の斜視図。
FIG. 1A is a perspective view of a green sheet before lamination of a chip-type LC composite component of the present invention. (B) is a perspective view of the LC composite component.

【図2】図1(b)のA−A線断面図。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】図1(b)のB−B線断面図。FIG. 3 is a sectional view taken along line BB of FIG.

【図4】その等価回路図。FIG. 4 is an equivalent circuit diagram thereof.

【符号の説明】[Explanation of symbols]

10 LC複合部品 11〜16 グリーンシート 13a,14a スルーホール 23〜25 インダクタ用導体 23a インダクタの始端 25a インダクタの終端 22a,22b,26a,26b キャパシタ用導体 22c,22d,26c,26d キャパシタ用導体の
一端 33〜35 第1アース用導体 33a〜35a 第1アース用導体の一端 32,36 第2アース用導体 32a,36a 第2アース用導体の一端 32b,36b 第2アース用導体の他端 41 ベアチップ 42,43 信号用電極 44,45 接地用電極
10 LC composite parts 11-16 Green sheet 13a, 14a Through hole 23-25 Inductor conductor 23a Inductor start end 25a Inductor end 22a, 22b, 26a, 26b Capacitor conductor 22c, 22d, 26c, 26d One end of capacitor conductor 33 to 35 First ground conductor 33a to 35a One end of first ground conductor 32,36 Second ground conductor 32a, 36a One end of second ground conductor 32b, 36b Other end of second ground conductor 41 Bare chip 42 , 43 Signal electrodes 44, 45 Ground electrodes

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 磁性体フェライト粉及び誘電体セラミッ
ク粉を所定の割合で混合した複合セラミック材料から作
られた多数枚のグリーンシート(11〜16)をその一部(12
〜16)にインダクタ用導体(23〜25)と第1アース用導体
(33〜35)と第2アース用導体(32,36)とキャパシタ用導
体(22a,22b,26a,26b)とを電気的に絶縁するように形成
して積層した後、この積層体をチップ状にして焼結され
たベアチップ(41)を主体とし、 前記インダクタ用導体(23〜25)は前記ベアチップ内部で
前記シート(13,14)に形成されたスルーホール(13a,14a)
を介してベアチップ(41)の厚さ方向に螺旋状に一連に接
続してインダクタを形成するように構成され、その始端
(23a)が前記ベアチップ(41)の第1端面に露出し、かつ
その終端(25a)が前記ベアチップ(41)の第2端面に露出
し、 前記第1アース用導体(33〜35)は前記ベアチップ内部で
前記インダクタ用導体(23〜25)と同一平面内で前記イン
ダクタ用導体(23〜25)と絶縁される間隔をあけて隣接
し、前記シート(13,14)を介して前記インダクタ用導体
(23〜25)と重なって前記インダクタ用導体(23〜25)との
間でキャパシタを形成するように構成され、かつその一
端(33a〜35a)が前記ベアチップ(41)の第3及び第4端面
に露出し、 前記キャパシタ用導体(22a,22b,26a,26b)は前記インダ
クタ用導体(23〜25)の形成された最上及び最下のシート
に外接するシート(12,16)に間隔をあけて一対形成さ
れ、前記シート(12,15)を介して前記第1アース用導体
(33,35)と重なって前記第1アース用導体(33,35)との間
でキャパシタを形成するように構成され、かつその一端
(22c,22d,26c,26d)が前記ベアチップ(41)の第1端面及
び第2端面に露出し、 前記第2アース用導体(32,36)は前記キャパシタ用導体
(22a,22b,26a,26b)の形成されたシート(12,16)の前記一
対のキャパシタ用導体(22a,22b,26a,26b)の間にこれら
と絶縁される間隔をあけて形成され、前記シート(12,1
5)を介して前記インダクタ用導体(23,25)と重なって前
記インダクタ用導体(23,25)との間でキャパシタを形成
するように構成され、かつその両端(32a,32b,36a,36b)
が前記ベアチップ(41)の第3端面及び第4端面に露出
し、 前記ベアチップ(41)の第1及び第2端面に露出したイン
ダクタ用導体の始端(23a)及び終端(25a)並びにキャパシ
タ用導体の一端(22c,22d,26c,26d)にそれぞれ電気的に
接続する第1及び第2信号用電極(42,43)が前記第1及
び第2端面に設けられ、 前記ベアチップ(41)の第3及び第4端面に露出した第1
及び第2アース用導体の一端(33a,34a,35a)及び両端(32
a,32b,36a,36b)に電気的に接続する第1及び第2接地用
電極(44,45)が前記第3及び第4端面に設けられたこと
を特徴とするチップ型のLC複合部品。
1. A large number of green sheets (11 to 16) made of a composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio are partially used (12).
To 16) and inductor conductors (23 to 25) and first earth conductor
(33 to 35), the second grounding conductors (32, 36) and the capacitor conductors (22a, 22b, 26a, 26b) are formed so as to be electrically insulated and laminated, and then the laminated body is chipped. Mainly a bare chip (41) that has been sintered into a shape, the inductor conductors (23 to 25) are through holes (13a, 14a) formed in the sheet (13, 14) inside the bare chip.
Via a series of spirally connected in the thickness direction of the bare chip (41) to form an inductor.
(23a) is exposed at the first end surface of the bare chip (41), and its end (25a) is exposed at the second end surface of the bare chip (41), and the first grounding conductors (33-35) are Inside the bare chip, adjacent to the inductor conductors (23 to 25) in the same plane as the inductor conductors (23 to 25) with a gap being insulated from the inductor conductors (23, 25), and for the inductors via the sheets (13, 14). conductor
(23-25) so as to form a capacitor between the inductor conductors (23-25) and one end (33a-35a) of the third and fourth bare chips (41). Exposed on the end face, the capacitor conductors (22a, 22b, 26a, 26b) are spaced on the sheets (12, 16) circumscribing the uppermost and lowermost sheets on which the inductor conductors (23 to 25) are formed. The first grounding conductor is formed in a pair by opening the sheet (12, 15).
(33, 35) is overlapped with (33, 35) to form a capacitor between the first grounding conductor (33, 35), and one end thereof is formed.
(22c, 22d, 26c, 26d) are exposed on the first end surface and the second end surface of the bare chip (41), and the second grounding conductor (32, 36) is the capacitor conductor.
(22a, 22b, 26a, 26b) formed sheet (12, 16) between the pair of capacitor conductors (22a, 22b, 26a, 26b) of the pair are formed with an interval insulated from them, The seat (12,1
5) via the inductor conductor (23, 25) to overlap to form a capacitor between the inductor conductor (23, 25), and both ends (32a, 32b, 36a, 36b )
Are exposed at the third end surface and the fourth end surface of the bare chip (41), and the start end (23a) and end (25a) of the inductor conductor and the capacitor conductor exposed at the first and second end surfaces of the bare chip (41). First and second signal electrodes (42, 43) electrically connected to one end (22c, 22d, 26c, 26d) of the bare chip (41) are provided on the first and second end faces, respectively. The first exposed on the third and fourth end faces
And one end (33a, 34a, 35a) and both ends (32
a, 32b, 36a, 36b) first and second grounding electrodes (44, 45) electrically connected to the third and fourth end faces are provided on the chip type LC composite component. .
【請求項2】 請求項1記載のチップ型のLC複合部品
において、磁性体フェライト粉及び誘電体セラミック粉
を所定の割合で混合した複合セラミック材料に代えて誘
電体セラミック粉のみからなるセラミック材料から作ら
れた多数枚のグリーンシート(11〜16)をその一部(12〜1
6)にインダクタ用導体(23〜25)と第1アース用導体(33
〜35)と第2アース用導体(32,36)とキャパシタ用導体(2
2a,22b,26a,26b)とを電気的に絶縁するように形成して
積層した後、この積層体をチップ状にして焼結されたベ
アチップ(41)を主体とするチップ型のLC複合部品。
2. The chip-type LC composite component according to claim 1, wherein the composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio is replaced with a ceramic material consisting of only dielectric ceramic powder. A large number of green sheets (11 to 16) made in part (12 to 1)
6) Inductor conductors (23-25) and 1st earth conductor (33
~ 35), the second ground conductor (32, 36) and the capacitor conductor (2
2a, 22b, 26a, 26b) are formed so as to be electrically insulated from each other and stacked, and then the chip-shaped LC composite component mainly composed of a bare chip (41) obtained by sintering the stacked body into a chip shape. .
JP5540794A 1994-03-25 1994-03-25 Chip-shaped lc composite component Withdrawn JPH07263281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5540794A JPH07263281A (en) 1994-03-25 1994-03-25 Chip-shaped lc composite component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5540794A JPH07263281A (en) 1994-03-25 1994-03-25 Chip-shaped lc composite component

Publications (1)

Publication Number Publication Date
JPH07263281A true JPH07263281A (en) 1995-10-13

Family

ID=12997702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5540794A Withdrawn JPH07263281A (en) 1994-03-25 1994-03-25 Chip-shaped lc composite component

Country Status (1)

Country Link
JP (1) JPH07263281A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294601C (en) * 2002-03-26 2007-01-10 株式会社村田制作所 Nounting structure of two-terminal capacitor and three-terminal capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294601C (en) * 2002-03-26 2007-01-10 株式会社村田制作所 Nounting structure of two-terminal capacitor and three-terminal capacitor

Similar Documents

Publication Publication Date Title
US5592134A (en) EMI filter with a ceramic material having a chemical reaction inhibiting component
JPH0775208B2 (en) Inductor, composite component including inductor, and manufacturing method thereof
JPH07235852A (en) Pi type filter
JPH07263280A (en) Chip-shaped lc composite component
JP2626143B2 (en) Composite laminated electronic components
JP7476937B2 (en) Multilayer coil parts
JP3879393B2 (en) LC composite parts
JP2020194806A (en) Laminated coil component
JP3444226B2 (en) Multilayer inductor
JP3200954B2 (en) Composite electronic components
JPH07245242A (en) Chip lc compound part
JPH07263281A (en) Chip-shaped lc composite component
JPH07263279A (en) Lc composite component
JP2006041820A (en) Multilayer filter array
JPH07245241A (en) Lc compound part
JPH0690978B2 (en) Inductor, composite component including inductor, and manufacturing method thereof
JPH07249952A (en) Chip type lc composite parts
JPH07249953A (en) Lc composite chip parts
JPH05136001A (en) Laminated electronic part
JP2000021640A (en) Noise filter and its manufacture
JPH07263282A (en) Lc composite chip component
JP2600127Y2 (en) Multilayer chip EMI removal filter
JP2000182892A (en) Composite electronic component and manufacture thereof
JP2909122B2 (en) Laminated composite parts
JP3123207B2 (en) Composite electronic components

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605