JPH07263279A - Lc composite component - Google Patents

Lc composite component

Info

Publication number
JPH07263279A
JPH07263279A JP5540594A JP5540594A JPH07263279A JP H07263279 A JPH07263279 A JP H07263279A JP 5540594 A JP5540594 A JP 5540594A JP 5540594 A JP5540594 A JP 5540594A JP H07263279 A JPH07263279 A JP H07263279A
Authority
JP
Japan
Prior art keywords
conductor
conductors
inductor
bare chip
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5540594A
Other languages
Japanese (ja)
Inventor
Yasushi Kojima
靖 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP5540594A priority Critical patent/JPH07263279A/en
Publication of JPH07263279A publication Critical patent/JPH07263279A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

PURPOSE:To obtain an LC composite component in which a strain and a crack due to a firing operation are not generated, whose characteristic is changed little and which is excellent in the removal of a noise. CONSTITUTION:The starting end 22a and the termination end 26a of an inductor as well as ends 28c, 28d, on one side, of a conductor for a capacitor are exposed on both edges of a bare chip 41, and electrodes 42, 43 for signals are installed there. Ends 32a to 36a, 37a, 37b, 28a, 38b, on one side, of conductors for grounding are exposed on both of another edges of the bare chip, and electrodes 44, 45 for grounding are installed there. Conductors 22 to 26 for the inductor are constituted in such a way that they are connected in series spirally in the thickness direction of the bare chip via through holes 12a to 15a formed in sheets at the inside of the bare chip so as to form the inductor. Individual conductors 32 to 38 for grounding or conductors 28a, 28b for the capacitor are constituted in such a way that they are overlapped with the conductors for the inductor or with the conductor 37 for grounding via sheets 12 to 17 so as to form the capacitor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子機器のノイズ除去
に適するLC複合部品に関する。更に詳しくはプリント
回路基板等に表面実装可能なキャパシタ機能とインダク
タ機能の両機能を有するチップ型のLC複合部品に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LC composite component suitable for removing noise from electronic equipment. More specifically, the present invention relates to a chip-type LC composite component that has both a capacitor function and an inductor function that can be surface-mounted on a printed circuit board or the like.

【0002】[0002]

【従来の技術】従来、インダクタとコンデンサを複合し
てモノリシック構造としたLC複合部品は各種提案され
ている。例えば本出願人は、誘電体のセラミック層とキ
ャパシタ用導体を交互に印刷積層してキャパシタ用積層
体を作り、このキャパシタ用積層体の上に、又はこれと
別個に、磁性体のセラミック層とインダクタ用導体を交
互に印刷積層してインダクタ用積層体を作り、これらの
キャパシタ用積層体とインダクタ用積層体を中間層を介
して重畳した状態で一体的に焼結し、内部の導体が露出
した端部に適当な外部端子を設けたLC複合部品を提案
した(例えば特開平3−166810)。このLC複合
部品のインダクタ用積層体には、セラミック層の上に形
成されたインダクタ用導体をセラミック層に設けたスル
ーホールを介して層毎に接続することにより積層体の厚
さ方向に螺旋状のインダクタが形成される。
2. Description of the Related Art Conventionally, various LC composite parts having a monolithic structure by combining an inductor and a capacitor have been proposed. For example, the applicant of the present invention creates a capacitor laminate by alternately printing and laminating a dielectric ceramic layer and a capacitor conductor, and a magnetic ceramic layer and a ceramic layer on the capacitor laminate or separately. The inductor conductors are alternately printed and laminated to form an inductor laminate, and these capacitor laminates and inductor laminates are integrally sintered with the intermediate layer overlaid to expose the internal conductors. There is proposed an LC composite component in which an appropriate external terminal is provided at the end (for example, Japanese Patent Laid-Open No. 3-166810). In the inductor laminate of the LC composite component, the inductor conductor formed on the ceramic layer is connected layer by layer through the through holes provided in the ceramic layer to form a spiral shape in the thickness direction of the laminate. Is formed.

【0003】また別のLC複合部品として、本出願人
は、フェライト焼結体内部に内部電極を設けた積層チッ
プインダクタと、誘電体焼結体内部に内部電極とアース
電極を設けた積層チップコンデンサとを接着剤により一
体化し、積層チップインダクタと積層チップコンデンサ
の各外部電極を互いに電気的に接続したπ型LCフィル
タを特許出願した(特願平5−112642)。
As another LC composite component, the applicant of the present invention has proposed a multilayer chip inductor having internal electrodes inside a ferrite sintered body and a multilayer chip capacitor having internal electrodes and a ground electrode inside a dielectric sintered body. A patent application was filed for a π-type LC filter in which the external electrodes of the multilayer chip inductor and the multilayer chip capacitor are electrically connected to each other by integrating them with an adhesive (Japanese Patent Application No. 5-112642).

【0004】[0004]

【発明が解決しようとする課題】しかし、特開平3−1
66810号公報に示されるLC複合部品では、キャパ
シタ用積層体の熱収縮率とインダクタ用積層体の熱収縮
率が異なるため、焼成時にこの熱収縮率の差から熱応力
が生じ、中間層を介しても熱応力による歪み、割れ、特
性変動等があり、製品としての歩留まりや信頼性に劣る
欠点があった。また特願平5−112642号のπ型L
Cフィルタは、上記欠点がない反面、積層チップインダ
クタと積層チップコンデンサとを各別に焼結しておく必
要があり、チップインダクタとチップコンデンサの生産
管理が煩わしく、製品寸法も小型化しにくい不具合があ
った。
However, Japanese Patent Laid-Open No. 3-1 is used.
In the LC composite component disclosed in Japanese Patent No. 66810, since the thermal contraction rate of the capacitor laminate is different from the thermal contraction rate of the inductor laminate, thermal stress is generated from the difference in the thermal contraction rate during firing, and the intermediate layer is interposed. However, there were defects such as distortion, cracking, and characteristic fluctuations due to thermal stress, resulting in poor product yield and reliability. In addition, π-type L of Japanese Patent Application No. 5-112642
Although the C filter does not have the above-mentioned drawbacks, it requires that the multilayer chip inductor and the multilayer chip capacitor be separately sintered, which complicates the production control of the chip inductor and the chip capacitor and makes it difficult to reduce the product size. It was

【0005】本発明の目的は、焼成時に熱応力を極めて
小さく抑えて、歪み、割れ、特性変動の少ないLC複合
部品を提供することにある。本発明の別の目的は、イン
ダクタを形成するコイルパターンの巻き線間の浮遊容量
が小さく、ノイズ除去に優れたLC複合部品を提供する
ことにある。本発明の更に別の目的は、プリント回路基
板等への表面実装が可能で、小型で生産性の高いLC複
合部品を提供することにある。
It is an object of the present invention to provide an LC composite part which suppresses thermal stress to an extremely small value during firing and has less distortion, cracking and characteristic fluctuation. Another object of the present invention is to provide an LC composite component that has a small stray capacitance between windings of a coil pattern forming an inductor and is excellent in noise removal. Still another object of the present invention is to provide a small-sized and highly productive LC composite component that can be surface-mounted on a printed circuit board or the like.

【0006】[0006]

【問題点を解決するための手段】上記目的を達成するた
めに、本発明の構成を、実施例に対応する図1を用いて
説明する。本発明のLC複合部品10は、磁性体フェラ
イト粉及び誘電体セラミック粉を所定の割合で混合した
複合セラミック材料から作られた多数枚のグリーンシー
ト11〜18をその一部12〜18にインダクタ用導体
22〜26と第1アース用導体32〜36と第2アース
用導体37とキャパシタ用導体28a,28bと第3ア
ース用導体38とを電気的に絶縁するように形成して積
層した後、この積層体をチップ状にして焼結されたベア
チップ41を主体とする。インダクタ用導体22〜26
はベアチップ内部でシート12〜15に形成されたスル
ーホール12a〜15aを介してベアチップ41の厚さ
方向に螺旋状に一連に接続してインダクタを形成するよ
うに構成され、その始端22aがベアチップ41の第1
端面に露出し、かつその終端26aがベアチップ41の
第2端面に露出する。第1アース用導体32〜36はベ
アチップ内部でインダクタ用導体22〜26と同一平面
内でインダクタ用導体22〜26と絶縁される間隔をあ
けて隣接し、シート12〜15を介してインダクタ用導
体22〜26と重なってインダクタ用導体22〜26と
の間でキャパシタを形成するように構成され、かつその
一端32a〜36aがベアチップ41の第3及び第4端
面に露出する。第2アース用導体37はインダクタ用導
体22〜26の形成された最上又は最下のシート16に
外接するシート17に形成され、シート16を介してイ
ンダクタ用導体22〜26及び第1アース用導体32〜
36と重なるように構成され、かつその両端37a,3
7bがベアチップ41の第3端面及び第4端面に露出す
る。キャパシタ用導体28a,28bは第2アース用導
体37の形成されたシート17に外接するシート18に
間隔をあけて一対形成され、シート17を介して第2ア
ース用導体37と重なって第2アース用導体37との間
でキャパシタを形成するように構成され、かつその一端
28c,28dがベアチップ41の第1端面及び第2端
面に露出する。第3アース用導体38はキャパシタ用導
体28a,28bの形成されたシート18の一対のキャ
パシタ用導体28a,28bの間にこれらと絶縁される
間隔をあけて形成され、かつその両端38a,38bが
ベアチップ41の第3端面及び第4端面に露出する。ベ
アチップ41の第1及び第2端面に露出したインダクタ
用導体の始端22a及び終端26a並びにキャパシタ用
導体の両端28c,28dにそれぞれ電気的に接続する
第1及び第2信号用電極42,43が前記第1及び第2
端面に設けられ、ベアチップ41の第3及び第4端面に
露出した第1、第2及び第3アース用導体の一端32a
〜36a及び両端37a,37b,38a,38bに電
気的に接続する第1及び第2接地用電極44,45が第
3及び第4端面に設けられる。
In order to achieve the above object, the structure of the present invention will be described with reference to FIG. 1 corresponding to an embodiment. The LC composite component 10 of the present invention includes a large number of green sheets 11 to 18 made of a composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio, and a part of the green sheets 11 to 18 is used for an inductor. After the conductors 22 to 26, the first grounding conductors 32 to 36, the second grounding conductor 37, the capacitor conductors 28a and 28b, and the third grounding conductor 38 are formed and laminated so as to be electrically insulated, The main body is a bare chip 41 obtained by forming the laminated body into chips and sintering the chips. Inductor conductors 22 to 26
Is configured to spirally connect in series in the thickness direction of the bare chip 41 via the through holes 12a to 15a formed in the sheets 12 to 15 inside the bare chip to form an inductor, and the starting end 22a thereof is the bare chip 41. First of
It is exposed on the end face and its end 26a is exposed on the second end face of the bare chip 41. The first grounding conductors 32 to 36 are adjacent to the inductor conductors 22 to 26 on the same plane as the inductor conductors 22 to 26 in the bare chip with a space therebetween so as to be insulated from the inductor conductors 22 to 26, and the inductors conductors are provided via the sheets 12 to 15. 22 to 26 is formed so as to form a capacitor between the inductor conductors 22 to 26, and one ends 32a to 36a thereof are exposed at the third and fourth end faces of the bare chip 41. The second grounding conductor 37 is formed on the sheet 17 circumscribing the uppermost or lowermost sheet 16 on which the inductor conductors 22 to 26 are formed, and the inductor conductors 22 to 26 and the first grounding conductor are interposed via the sheet 16. 32-
36, and both ends 37a, 3
7b is exposed on the third end surface and the fourth end surface of the bare chip 41. A pair of capacitor conductors 28a, 28b are formed at a distance from the sheet 18 circumscribing the sheet 17 on which the second grounding conductor 37 is formed, and are overlapped with the second grounding conductor 37 via the sheet 17 to form the second grounding line. A capacitor is formed between the conductor 37 and one end 28c, 28d of the capacitor is exposed on the first end face and the second end face of the bare chip 41. The third grounding conductor 38 is formed between the pair of capacitor conductors 28a, 28b of the sheet 18 on which the capacitor conductors 28a, 28b are formed with a space insulated from them, and both ends 38a, 38b are formed. The bare chip 41 is exposed at the third end surface and the fourth end surface. The first and second signal electrodes 42 and 43 electrically connected to the starting end 22a and the terminating end 26a of the inductor conductor and both ends 28c and 28d of the capacitor conductor exposed on the first and second end surfaces of the bare chip 41 are respectively provided. First and second
One end 32a of the first, second and third grounding conductors provided on the end face and exposed on the third and fourth end faces of the bare chip 41.
To 36a and both ends 37a, 37b, 38a, 38b, first and second grounding electrodes 44, 45 are provided on the third and fourth end faces.

【0007】なお、上記LC複合部品において、磁性体
フェライト粉及び誘電体セラミック粉を所定の割合で混
合した複合セラミック材料に代えて誘電体セラミック粉
のみからなるセラミック材料から作られた多数枚のグリ
ーンシート11〜18をその一部12〜18にインダク
タ用導体22〜26と第1アース用導体32〜36と第
2アース用導体37とキャパシタ用導体28a,28b
と第3アース用導体38とを電気的に絶縁するように形
成して積層した後、この積層体をチップ状にして焼結さ
れたベアチップ41を主体としてもよい。
In the above-mentioned LC composite component, a large number of green sheets made of a ceramic material consisting only of dielectric ceramic powder are used in place of the composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio. The sheets 11 to 18 are partially covered with the conductors 12 to 18, the inductor conductors 22 to 26, the first ground conductors 32 to 36, the second ground conductor 37, and the capacitor conductors 28a and 28b.
Alternatively, the bare chip 41 may be the main body, which is formed by electrically insulating the third grounding conductor 38 and the third grounding conductor 38, and stacking them, and then stacking the stacked body into a chip shape.

【0008】[0008]

【作用】同一のセラミック材料より作られたグリーンシ
ート12〜18を用いてインダクタとキャパシタを構成
するため、工程の単純化がはかられ、焼成時の熱応力を
極めて小さく抑えることができ、ベアチップ41に歪み
や割れなどのトラブルを回避できる。またインダクタ用
導体22〜26と同一平面内で隣接して、或いはインダ
クタ用導体22〜26に上下に隣接してそれぞれ第1ア
ース用導体32〜36と第2アース用導体37と第3ア
ース用導体38及びキャパシタ用導体28を配置するた
め、これらのインダクタ用導体22〜26により形成さ
れたインダクタは浮遊容量の発生が極めて少なく、しか
もインダクタ用導体22〜26とそれぞれのアース用導
体32〜38及びキャパシタ用導体28との間で複数の
キャパシタを形成するため、図4に示すようにT型回路
とπ型回路を複合したような回路構成となり、幅広い周
波数のノイズ除去に利用することができる。
Since the inductor and the capacitor are formed by using the green sheets 12 to 18 made of the same ceramic material, the process can be simplified, and the thermal stress at the time of firing can be suppressed to a very small level, and the bare chip can be used. 41 can avoid problems such as distortion and cracks. Further, they are adjacent to the inductor conductors 22 to 26 on the same plane, or vertically adjacent to the inductor conductors 22 to 26, respectively, and the first ground conductors 32 to 36, the second ground conductor 37, and the third ground conductor. Since the conductors 38 and the capacitor conductors 28 are arranged, the inductors formed by the inductor conductors 22 to 26 generate very little stray capacitance, and furthermore, the inductor conductors 22 to 26 and the grounding conductors 32 to 38, respectively. Since a plurality of capacitors are formed between the capacitor and the conductor 28 for a capacitor, the circuit configuration is such that a T-type circuit and a π-type circuit are combined, as shown in FIG. 4, and can be used for removing noise in a wide range of frequencies. .

【0009】[0009]

【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。本実施例のLC複合部品は磁性体フェライト
粉及び誘電体セラミック粉を所定の割合で混合した複合
セラミック材料を出発原料とする多数枚のグリーンシー
トを積層し、この積層体をチップ状にして焼結して作ら
れる。この複合セラミック材料は一定の透磁率と誘電率
を合わせ持った複合機能材料である。この例では、磁性
体フェライト粉としてNiO,ZnO,CuO及びFe
23の各粉末を所定の割合となるように秤量した後、湿
式混合した。混合物を1000℃で2時間焼成した後、
湿式ミル粉砕し、平均粒径が約0.1μmの磁性体フェ
ライト粉を用意した。この組成はNi0.24Zn0.22Cu
0.06Fe0.961.96であった。また誘電体セラミック粉
としてPbO,La23,ZrO2,TiO2の各粉末を
所定の割合となるように秤量した後、湿式混合した。混
合物を1150℃で2時間焼成した後、湿式ミル粉砕
し、平均粒径が約0.1μmの誘電体セラミック粉を用
意した。この組成はPb0.88La0.12Zr0.7Ti0.3
3.06であった。
Embodiments of the present invention will now be described in detail with reference to the drawings. In the LC composite component of this embodiment, a large number of green sheets starting from a composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio are laminated, and this laminated body is formed into chips and baked. Made by tying. This composite ceramic material is a composite functional material having both constant magnetic permeability and constant dielectric constant. In this example, NiO, ZnO, CuO and Fe are used as the magnetic ferrite powder.
Each powder of 2 O 3 was weighed so as to have a predetermined ratio and then wet mixed. After firing the mixture at 1000 ° C. for 2 hours,
Wet milling was carried out to prepare magnetic ferrite powder having an average particle size of about 0.1 μm. This composition is Ni 0.24 Zn 0.22 Cu
It was 0.06 Fe 0.96 O 1.96 . As the dielectric ceramic powder, each powder of PbO, La 2 O 3 , ZrO 2 , and TiO 2 was weighed so as to have a predetermined ratio and then wet mixed. The mixture was baked at 1150 ° C. for 2 hours and then wet-milled to prepare a dielectric ceramic powder having an average particle size of about 0.1 μm. This composition is Pb 0.88 La 0.12 Zr 0.7 Ti 0.3 O
It was 3.06 .

【0010】用意した磁性体フェライト粉と誘電体セラ
ミック粉を60:40の重量比で混合すると、焼結温度
が1030℃前後の複合セラミック材料が得られる。な
お、この磁性体フェライト粉と誘電体セラミック粉との
混合比は60〜40:40〜60の範囲から適宜選定す
ることが好ましい。また焼成時の磁性体フェライト粉と
誘電体セラミック粉の材料間での反応を抑え、かつ焼成
温度を低下させるために、改良材を加えることが好まし
い。この改良材は、例えば組成系としてCdO−ZnO
−B23であり、CdO,ZnO,B23を1:1:1
のモル比で混合した後、900℃で1時間焼成し、ミル
粉砕することにより得られ、平均粒径が約0.1μmの
粉体である。この例では磁性体フェライト粉と誘電体セ
ラミック粉と改良材を60:40:1.5の重量比で混
合し、焼結温度が950℃前後の複合セラミック材料を
得た。次に得られた複合セラミック材料を焼成時にガス
化し得るようなバインダとバインダ溶剤とともにミル混
合してスラリーを調製し、このスラリーをドクタブレー
ド法によりグリーンシートに成形する。なお、このシー
トは複合セラミック材料とバインダとバインダ用溶剤と
を混練してペーストにし、このペーストを印刷法により
作ることもできる。
By mixing the prepared magnetic ferrite powder and dielectric ceramic powder in a weight ratio of 60:40, a composite ceramic material having a sintering temperature of about 1030 ° C. can be obtained. The mixing ratio of the magnetic ferrite powder and the dielectric ceramic powder is preferably selected from the range of 60-40: 40-60. Further, in order to suppress the reaction between the materials of the magnetic ferrite powder and the dielectric ceramic powder during firing and to lower the firing temperature, it is preferable to add an improving material. This improving material is, for example, CdO-ZnO as a composition system.
A -B 2 O 3, CdO, ZnO , B 2 O 3 to 1: 1: 1
After being mixed at a molar ratio of 1, the powder is obtained by firing at 900 ° C. for 1 hour and milling, and having an average particle size of about 0.1 μm. In this example, the magnetic ferrite powder, the dielectric ceramic powder and the improving material were mixed in a weight ratio of 60: 40: 1.5 to obtain a composite ceramic material having a sintering temperature of about 950 ° C. Next, the obtained composite ceramic material is mill-mixed with a binder and a binder solvent that can be gasified during firing to prepare a slurry, and this slurry is formed into a green sheet by a doctor blade method. The sheet can be prepared by kneading the composite ceramic material, the binder, and the solvent for the binder to form a paste, and printing the paste.

【0011】このようにして得られたグリーンシートは
多数枚積層される。一部のグリーンシートの表面には導
電性ペーストをスクリーン印刷法により塗布してインダ
クタ用導体とアース用導体とが電気的に絶縁するように
形成される。グリーンシートのインダクタ用導体の相互
接続位置にはスルーホールがあけられ、必要によりスル
ーホールに導電性ペーストを充填しながら所定枚数積層
される。得られた積層体は加圧成形された後、チップ状
に切断され、焼成してベアチップとなる。
A large number of green sheets thus obtained are laminated. A conductive paste is applied to the surface of some of the green sheets by a screen printing method so that the inductor conductor and the ground conductor are electrically insulated from each other. Through holes are formed at the interconnection positions of the inductor conductors of the green sheet, and a predetermined number of layers are stacked while filling the through holes with a conductive paste if necessary. The obtained laminate is pressure-molded, cut into chips, and fired to form bare chips.

【0012】図1(a)に示すように、ここでは説明を
簡単にするために、8枚のグリーンシート11〜18を
積層した例を挙げる。1枚目のグリーンシート11には
何も印刷されず導体は形成されない。2枚目〜6枚目の
グリーンシート12〜16の表面にはインダクタ用導体
22〜26と第1アース用導体32〜36が電気的に絶
縁される間隔をあけて形成される。7枚目のグリーンシ
ート17には第2アース用導体37が形成され、8枚目
のグリーンシート18には一対のキャパシタ用導体28
a,28bと第3アース用導体38が電気的に絶縁され
る間隔をあけて形成される。
As shown in FIG. 1A, an example in which eight green sheets 11 to 18 are laminated is given here for the sake of simplicity. Nothing is printed on the first green sheet 11 and no conductor is formed. On the surfaces of the second to sixth green sheets 12 to 16, the inductor conductors 22 to 26 and the first grounding conductors 32 to 36 are formed with a space therebetween so as to be electrically insulated. A second earth conductor 37 is formed on the seventh green sheet 17, and a pair of capacitor conductors 28 is formed on the eighth green sheet 18.
The a and 28b and the third grounding conductor 38 are formed at a distance such that they are electrically insulated.

【0013】2枚目〜5枚目のグリーンシート12〜1
5のインダクタ用導体22〜25の端部には下層のイン
ダクタ用導体と接続するためのスルーホール12a〜1
5aがあけられ、5つのインダクタ用導体22〜26は
積層したときにその厚さ方向に螺旋状に一連に接続して
インダクタを形成するようになっている。2枚目のグリ
ーンシート12のインダクタ用導体22の一端22aが
インダクタの始端としてグリーンシート12の端縁まで
延びる。6枚目のグリーンシート16のインダクタ用導
体26の一端26aはインダクタの終端としてグリーン
シート16の別の端縁まで延びる。第1アース用導体3
2〜36はインダクタ用導体22〜26に隣接し、それ
ぞれ一端32a〜36aがグリーンシート12〜16の
側縁に交互に延びる。
Second to fifth green sheets 12 to 1
Through holes 12a-1 for connecting to the inductor conductors of the lower layer are formed at the ends of the inductor conductors 22-25 of FIG.
5a is opened, and when the five inductor conductors 22 to 26 are stacked, they are connected in series in a spiral shape in the thickness direction to form an inductor. One end 22a of the inductor conductor 22 of the second green sheet 12 extends to the edge of the green sheet 12 as the starting end of the inductor. One end 26a of the inductor conductor 26 of the sixth green sheet 16 extends to another end edge of the green sheet 16 as the end of the inductor. First earth conductor 3
2 to 36 are adjacent to the inductor conductors 22 to 26, and one ends 32a to 36a thereof extend alternately to the side edges of the green sheets 12 to 16, respectively.

【0014】7枚目のグリーンシート17に形成された
第2アース用導体37はインダクタ用導体22〜26及
び第1アース用導体32〜36と重なるように構成さ
れ、その一端37a及び他端37bが対向する2つの側
縁まで延びる。また8枚目のグリーンシート18に形成
される一対のキャパシタ用導体28a,28bは互いに
間隔をあけて形成され、これらの間には第3アース用導
体38が形成される。第3アース用導体の一端38a及
び他端38bはグリーンシート18の対向する2つの側
縁まで延びる。
The second grounding conductor 37 formed on the seventh green sheet 17 is constructed so as to overlap the inductor conductors 22 to 26 and the first grounding conductors 32 to 36, and one end 37a and the other end 37b thereof are formed. Extend to two opposite side edges. The pair of capacitor conductors 28a and 28b formed on the eighth green sheet 18 are spaced from each other, and the third grounding conductor 38 is formed between them. One end 38a and the other end 38b of the third grounding conductor extend to two opposite side edges of the green sheet 18.

【0015】これらのグリーンシート11〜18を積層
し焼成すると、直方体の焼結したベアチップ41が得ら
れる。図1(b)、図2及び図3に示すように、このベ
アチップ41の第1端面にはインダクタの始端となるイ
ンダクタ用導体22の一端22aとキャパシタ用導体2
8aの一端28cが露出し、第2端面には図示しないが
インダクタの終端となるインダクタ用導体26の一端2
6aとキャパシタ用導体28bの一端28dが露出す
る。同様にベアチップ41の第3及び第4端面には第1
アース用導体32〜36の一端32a〜36aと第2及
び第3アース用導体37,38の一端37a,38a及
び他端37b,38bが交互に露出する。第1及び第2
端面に導電性ペーストを塗布し焼付けることにより信号
用電極42及び43が形成され、第3及び第4端面には
同様にして接地用電極44及び45が形成される。これ
によりLC複合部品10が得られる。5つのインダクタ
用導体22〜26はベアチップ41の内部でスルーホー
ル12a〜15aを介して一連に接続されインダクタを
形成し、5つの第1アース用導体32〜36と第2、第
3アース用導体37,38及びキャパシタ用導体28
a,28bはシート12〜17を介してインダクタ用導
体22〜26と重なってこれらのインダクタ用導体との
間でキャパシタを形成する。この等価回路は図4に示さ
れる。
When these green sheets 11 to 18 are laminated and fired, a rectangular parallelepiped sintered bare chip 41 is obtained. As shown in FIG. 1B, FIG. 2 and FIG. 3, one end 22 a of the inductor conductor 22 and the capacitor conductor 2 which is the starting end of the inductor are formed on the first end surface of the bare chip 41.
One end 2c of the inductor conductor 26, which is exposed at one end 28c of 8a and serves as the end of the inductor (not shown) on the second end face.
6a and one end 28d of the capacitor conductor 28b are exposed. Similarly, the bare chip 41 has a first end on the third and fourth end faces.
One ends 32a to 36a of the grounding conductors 32 to 36 and one ends 37a and 38a and the other ends 37b and 38b of the second and third grounding conductors 37 and 38 are exposed alternately. First and second
Signal electrodes 42 and 43 are formed by applying a conductive paste to the end faces and baking, and ground electrodes 44 and 45 are similarly formed on the third and fourth end faces. Thereby, the LC composite component 10 is obtained. The five inductor conductors 22 to 26 are connected in series inside the bare chip 41 through the through holes 12a to 15a to form an inductor, and the five first ground conductors 32 to 36 and the second and third ground conductors are formed. 37, 38 and capacitor conductor 28
The sheets a and 28b overlap with the inductor conductors 22 to 26 via the sheets 12 to 17 to form a capacitor with these inductor conductors. This equivalent circuit is shown in FIG.

【0016】なお、上記例で示した磁性体フェライト粉
の組成は一例であって、Ni,Zn,Cu,Mn,M
g,Co等を1種又は2種以上含むものであってもよ
い。また誘電体セラミック粉の組成も鉛系に限らず、チ
タン酸バリウム系のものでもよい。
The composition of the magnetic ferrite powder shown in the above example is an example, and Ni, Zn, Cu, Mn, M
One or two or more of g, Co, etc. may be contained. The composition of the dielectric ceramic powder is not limited to the lead-based composition, but may be the barium titanate-based composition.

【0017】[0017]

【発明の効果】以上述べたように、本発明によれば、同
一のセラミック材料より作られたグリーンシートを用い
てインダクタとキャパシタを構成するため、工程の単純
化がはかられ、焼成時の熱応力を極めて小さく抑えるこ
とができ、ベアチップに歪みや割れなどのトラブルを回
避でき、特性変動も少ない。またインダクタ用導体と同
一平面内で隣接して、或いはインダクタ用導体に上下に
隣接してそれぞれアース用導体及びキャパシタ用導体を
配置するため、これらのインダクタ用導体により形成さ
れたインダクタは浮遊容量の発生が極めて少なく、しか
もインダクタ用導体とそれぞれのアース用導体及びキャ
パシタ用導体との間で複数のキャパシタを形成するた
め、T型回路とπ型回路を複合したような回路構成とな
り、幅広い周波数のノイズ除去に利用することができ
る。特に誘電体のみならず磁性体の特性を有する材料を
用いることにより、十分なインダクタンスを取得でき、
高性能でプリント回路基板等に表面実装可能な小型のノ
イズフィルタを実現することができる。
As described above, according to the present invention, since the inductor and the capacitor are formed by using the green sheets made of the same ceramic material, the process can be simplified and the firing Thermal stress can be suppressed to an extremely low level, problems such as distortion and cracks in bare chips can be avoided, and characteristic fluctuations are small. Since the grounding conductor and the capacitor conductor are arranged adjacent to each other on the same plane as the inductor conductor or vertically adjacent to the inductor conductor, the inductor formed by these inductor conductors is The generation is extremely small, and since a plurality of capacitors are formed between the inductor conductor and each of the grounding conductor and the capacitor conductor, the circuit configuration is such that a T-type circuit and a π-type circuit are combined, and a wide range of frequencies is obtained. It can be used for noise removal. In particular, by using a material that has the characteristics of a magnetic substance as well as a dielectric substance, sufficient inductance can be obtained,
It is possible to realize a small noise filter which has high performance and can be surface-mounted on a printed circuit board or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明のLC複合部品の積層前のグリ
ーンシートの斜視図。(b)はそのLC複合部品の斜視
図。
FIG. 1A is a perspective view of a green sheet of an LC composite component of the present invention before being laminated. (B) is a perspective view of the LC composite component.

【図2】図1(b)のA−A線断面図。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】図1(b)のB−B線断面図。FIG. 3 is a sectional view taken along line BB of FIG.

【図4】その等価回路図。FIG. 4 is an equivalent circuit diagram thereof.

【符号の説明】[Explanation of symbols]

10 LC複合部品 11〜18 グリーンシート 12a〜15a スルーホール 22〜26 インダクタ用導体 22a インダクタの始端 26a インダクタの終端 28a,28b キャパシタ用導体 28c,28d キャパシタ用導体の一端 32〜36 第1アース用導体 32a〜36a 第1アース用導体の一端 37 第2アース用導体 37a 第2アース用導体の一端 37b 第2アース用導体の他端 38 第3アース用導体 41 ベアチップ 42,43 信号用電極 44,45 接地用電極 10 LC composite parts 11-18 Green sheet 12a-15a Through hole 22-26 Inductor conductor 22a Inductor start end 26a Inductor end 28a, 28b Capacitor conductor 28c, 28d One end of capacitor conductor 32-36 First earth conductor 32a to 36a One end of first grounding conductor 37 Second grounding conductor 37a One end of second grounding conductor 37b Other end of second grounding conductor 38 Third grounding conductor 41 Bare chip 42,43 Signal electrode 44,45 Ground electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 磁性体フェライト粉及び誘電体セラミッ
ク粉を所定の割合で混合した複合セラミック材料から作
られた多数枚のグリーンシート(11〜18)をその一部(12
〜18)にインダクタ用導体(22〜26)と第1アース用導体
(32〜36)と第2アース用導体(37)とキャパシタ用導体(2
8a,28b)と第3アース用導体(38)とを電気的に絶縁する
ように形成して積層した後、この積層体をチップ状にし
て焼結されたベアチップ(41)を主体とし、 前記インダクタ用導体(22〜26)は前記ベアチップ内部で
前記シート(12〜15)に形成されたスルーホール(12a〜15
a)を介してベアチップ(41)の厚さ方向に螺旋状に一連に
接続してインダクタを形成するように構成され、その始
端(22a)が前記ベアチップ(41)の第1端面に露出し、か
つその終端(26a)が前記ベアチップ(41)の第2端面に露
出し、 前記第1アース用導体(32〜36)は前記ベアチップ内部で
前記インダクタ用導体(22〜26)と同一平面内で前記イン
ダクタ用導体(22〜26)と絶縁される間隔をあけて隣接
し、前記シート(12〜15)を介して前記インダクタ用導体
(22〜26)と重なって前記インダクタ用導体(22〜26)との
間でキャパシタを形成するように構成され、かつその一
端(32a〜36a)が前記ベアチップ(41)の第3及び第4端面
に露出し、 前記第2アース用導体(37)は前記インダクタ用導体(22
〜26)の形成された最上又は最下のシート(16)に外接す
るシート(17)に形成され、前記シート(16)を介して前記
インダクタ用導体(22〜26)及び前記第1アース用導体(3
2〜36)と重なるように構成され、かつその両端(37a,37
b)が前記ベアチップ(41)の第3端面及び第4端面に露出
し、 前記キャパシタ用導体(28a,28b)は前記第2アース用導
体(37)の形成されたシート(17)に外接するシート(18)に
間隔をあけて一対形成され、前記シート(17)を介して前
記第2アース用導体(37)と重なって前記第2アース用導
体(37)との間でキャパシタを形成するように構成され、
かつその一端(28c,28d)が前記ベアチップ(41)の第1端
面及び第2端面に露出し、 前記第3アース用導体(38)は前記キャパシタ用導体(28
a,28b)の形成されたシート(18)の前記一対のキャパシタ
用導体(28a,28b)の間にこれらと絶縁される間隔をあけ
て形成され、かつその両端(38a,38b)が前記ベアチップ
(41)の第3端面及び第4端面に露出し、 前記ベアチップ(41)の第1及び第2端面に露出したイン
ダクタ用導体の始端(22a)及び終端(26a)並びにキャパシ
タ用導体の両端(28c,28d)にそれぞれ電気的に接続する
第1及び第2信号用電極(42,43)が前記第1及び第2端
面に設けられ、 前記ベアチップ(41)の第3及び第4端面に露出した第
1、第2及び第3アース用導体の一端(32a〜36a)及び両
端(37a,37b,38a,38b)に電気的に接続する第1及び第2
接地用電極(44,45)が前記第3及び第4端面に設けられ
たことを特徴とするLC複合部品。
1. A large number of green sheets (11 to 18) made of a composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed in a predetermined ratio, and a part (12) of them.
~ 18) and inductor conductors (22-26) and first ground conductor
(32 to 36), second earth conductor (37) and capacitor conductor (2
8a, 28b) and the third grounding conductor (38) are formed so as to be electrically insulated and laminated, and then the laminated body is mainly formed of a bare chip (41) which is sintered, The inductor conductors (22 to 26) are through holes (12a to 15) formed in the sheet (12 to 15) inside the bare chip.
It is configured to spirally connect in series in the thickness direction of the bare chip (41) via a) to form an inductor, and its starting end (22a) is exposed at the first end surface of the bare chip (41), And the end (26a) thereof is exposed at the second end surface of the bare chip (41), and the first grounding conductors (32 to 36) are in the same plane as the inductor conductors (22 to 26) inside the bare chip. The inductor conductors (22 to 26) are adjacent to each other with a space insulated from each other, and the inductor conductors are provided via the sheets (12 to 15).
(22-26) so as to form a capacitor between the inductor conductors (22-26) and one end (32a-36a) of the bare chip (41) of the third and fourth. The second grounding conductor (37) is exposed at the end face, and the second grounding conductor (37) is the inductor conductor (22).
To 26) are formed on a sheet (17) circumscribing the uppermost or lowermost sheet (16) formed, and the inductor conductors (22 to 26) and the first ground are formed through the sheet (16). Conductor (3
2-36), and both ends (37a, 37a)
b) is exposed on the third end surface and the fourth end surface of the bare chip (41), and the capacitor conductors (28a, 28b) are circumscribed on the sheet (17) having the second grounding conductor (37) formed thereon. A pair of sheets (18) are formed at intervals, and overlap with the second grounding conductor (37) through the sheet (17) to form a capacitor between the second grounding conductor (37). Is configured as
And one end (28c, 28d) thereof is exposed to the first end surface and the second end surface of the bare chip (41), and the third grounding conductor (38) is the capacitor conductor (28
a, 28b) is formed between the pair of capacitor conductors (28a, 28b) of the sheet (18) on which they are formed with a space therebetween, and both ends (38a, 38b) are the bare chips.
The starting end (22a) and the terminating end (26a) of the inductor conductor and the both ends of the capacitor conductor (26a) exposed on the third end face and the fourth end face of (41) and exposed on the first and second end faces of the bare chip (41). 28c, 28d) first and second signal electrodes (42, 43) electrically connected to the first and second end faces, respectively, and exposed at the third and fourth end faces of the bare chip (41). First and second electrically connected to one end (32a to 36a) and both ends (37a, 37b, 38a, 38b) of the first, second and third grounding conductors.
An LC composite component, wherein ground electrodes (44, 45) are provided on the third and fourth end faces.
【請求項2】 請求項1記載のLC複合部品において、
磁性体フェライト粉及び誘電体セラミック粉を所定の割
合で混合した複合セラミック材料に代えて誘電体セラミ
ック粉のみからなるセラミック材料から作られた多数枚
のグリーンシート(11〜18)をその一部(12〜18)にインダ
クタ用導体(22〜26)と第1アース用導体(32〜36)と第2
アース用導体(37)とキャパシタ用導体(28a,28b)と第3
アース用導体(38)とを電気的に絶縁するように形成して
積層した後、この積層体をチップ状にして焼結されたベ
アチップ(41)を主体とするLC複合部品。
2. The LC composite component according to claim 1, wherein
Part of a large number of green sheets (11-18) made of a ceramic material consisting only of dielectric ceramic powder instead of the composite ceramic material in which magnetic ferrite powder and dielectric ceramic powder are mixed at a predetermined ratio ( 12-18), inductor conductors (22-26), first earth conductors (32-36) and second
Ground conductor (37), capacitor conductor (28a, 28b) and third
An LC composite component comprising a bare chip (41) as a main body, which is formed by electrically insulating the grounding conductor (38) and laminating the laminated body, and then laminating the laminated body into a chip.
JP5540594A 1994-03-25 1994-03-25 Lc composite component Withdrawn JPH07263279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5540594A JPH07263279A (en) 1994-03-25 1994-03-25 Lc composite component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5540594A JPH07263279A (en) 1994-03-25 1994-03-25 Lc composite component

Publications (1)

Publication Number Publication Date
JPH07263279A true JPH07263279A (en) 1995-10-13

Family

ID=12997641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5540594A Withdrawn JPH07263279A (en) 1994-03-25 1994-03-25 Lc composite component

Country Status (1)

Country Link
JP (1) JPH07263279A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030062468A (en) * 2002-01-17 2003-07-28 (주) 래트론 Distributed constant type filter and Method for the same
KR100564292B1 (en) * 2004-07-02 2006-03-27 (주) 래트론 Distributed constant type filter for surface mounted device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030062468A (en) * 2002-01-17 2003-07-28 (주) 래트론 Distributed constant type filter and Method for the same
KR100564292B1 (en) * 2004-07-02 2006-03-27 (주) 래트론 Distributed constant type filter for surface mounted device

Similar Documents

Publication Publication Date Title
US5592134A (en) EMI filter with a ceramic material having a chemical reaction inhibiting component
JPH08250309A (en) Composite multilayered electronic element
JPH07235852A (en) Pi type filter
JPH07263280A (en) Chip-shaped lc composite component
JP2626143B2 (en) Composite laminated electronic components
JP3879393B2 (en) LC composite parts
JP2020194806A (en) Laminated coil component
JPH07263279A (en) Lc composite component
JPH07245242A (en) Chip lc compound part
JP3200954B2 (en) Composite electronic components
JPH07245241A (en) Lc compound part
JP2000021640A (en) Noise filter and its manufacture
JPH07249953A (en) Lc composite chip parts
JPH07263281A (en) Chip-shaped lc composite component
JPH07249952A (en) Chip type lc composite parts
JPH05136001A (en) Laminated electronic part
JP2006041820A (en) Multilayer filter array
JP3097296B2 (en) Multilayer T-type LC filter
JPH1117483A (en) Lamination 1c-type noise filter and its producing method
JP2000182892A (en) Composite electronic component and manufacture thereof
JPH0690978B2 (en) Inductor, composite component including inductor, and manufacturing method thereof
JP2000077265A (en) Lc filter with varistor function
JPH07263282A (en) Lc composite chip component
JP2600127Y2 (en) Multilayer chip EMI removal filter
JPH11205063A (en) Band stop filter component

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605