JPH07261869A - ディジタル・シグナル・プロセッサの低消費電力化方式 - Google Patents

ディジタル・シグナル・プロセッサの低消費電力化方式

Info

Publication number
JPH07261869A
JPH07261869A JP6049603A JP4960394A JPH07261869A JP H07261869 A JPH07261869 A JP H07261869A JP 6049603 A JP6049603 A JP 6049603A JP 4960394 A JP4960394 A JP 4960394A JP H07261869 A JPH07261869 A JP H07261869A
Authority
JP
Japan
Prior art keywords
data
digital signal
dsp
power consumption
signal processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6049603A
Other languages
English (en)
Inventor
Hideaki Kurihara
秀明 栗原
Hiroshi Obara
洋 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6049603A priority Critical patent/JPH07261869A/ja
Publication of JPH07261869A publication Critical patent/JPH07261869A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Power Sources (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【目的】 本発明はディジタル・シグナル・プロセッサ
（ＤＳＰ）の低消費電力化方式に関し、ＤＳＰによる電
力消費の一層の軽減が図れる低消費電力化方式の提供を
目的とする。 【構成】 プログラム制御の下でアナログ信号をリアル
タイムにディジタル信号処理するＤＳＰの低消費電力化
方式において、フレーム信号ＦＰに同期してディジタル
信号処理を開始し、内部のプログラム制御によりクロッ
ク停止モードになるＤＳＰ６と、ＤＳＰ６のデータ入出
力インタフェース部に接続したバッファメモリ７であっ
て、ＤＳＰ６のクロック停止モード中に外部で発生する
データアクセスの要求をその外部アクセスのタイミング
信号によりＤＳＰ６とは無関係に処理可能なものとを備
える。好ましくは、バッファメモリ７は少なくとも１フ
レーム分の外部データの記憶容量を備える。又は、バッ
ファメモリ７は１フレーム分未満の外部データの記憶容
量を備え、ＤＳＰ６のクロック停止モード中に外部から
入力又は外部に出力されるデータのみを記憶するように
制御される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はディジタル・シグナル・
プロセッサの低消費電力化方式に関し、更に詳しくはプ
ログラム制御の下でアナログ信号をリアルタイムにディ
ジタル信号処理するディジタル・シグナル・プロセッサ
の低消費電力化方式に関する。近年、高度情報化時代の
到来に伴い、携帯電話、自動車電話、コードレス電話等
のパーソナル端末機の需要が高まっている。この種の端
末機では、音声品質、周波数利用効率等の理由からディ
ジタル無線方式を採用しており、音声信号と通信データ
間の符号変換はディジタル・シグナル・プロセッサ（以
下、ＤＳＰと言う）を使用したコーデック（ＣＯＤＥ
Ｃ）により行うのが一般である。
【０００２】しかし、ＤＳＰは極めて高速のクロック信
号（数十ＭＨZ ）により動作するので、かなりの電力を
消費し、携帯して長時間使用する端末機としてはこの電
力消費を無視できない。そこで、ＤＳＰによる電力消費
の一層の軽減が図れる低消費電力化方式の提供が望まれ
る。
【０００３】
【従来の技術】図５は従来の低消費電力化方式の構成を
示す図で、該図はＴＤＭＡ方式による携帯電話のブロッ
ク構成を示している。図において、１はアンテナ、２は
送受分波スイッチ（ＳＷ）、３は送信部、４は受信部、
５はＴＤＭＡ同期制御部、６はＤＳＰで構成したコーデ
ック（ＣＯＤＥＣ）、６１はＤＳＰのプログラム制御
部、６２はＩ／Ｏ制御部、６３はクロック生成部（Ｃ
Ｇ）、６４はフリップフロップ（ＦＦ）、６５はデータ
メモリ、６６は演算部、６７はプログラム制御バス（Ｐ
Ｂ）、６８はデータバス（ＤＢ）、６９は入出力制御バ
ス（ＣＢ）、８はベースバンド処理部、９はマイク
（Ｍ）、１０はレシーバ（Ｒ）である。
【０００４】ＤＳＰ６において、プログラム制御部６１
は不図示のプログラムメモリ、プログラムアドレスカウ
ンタ、命令デコーダ等を備えており、プログラム制御の
下で音声データの符号化圧縮／復号化伸長等の処理をリ
アルタイムに行う。データメモリ６５は処理対象のデー
タを一時的に記憶しており、演算部６６はプログラム制
御部６１の制御下でデータメモリ６５のデータに対する
各種算術論理演算処理を高速で行う。Ｉ／Ｏ制御部６２
は同じくプログラム制御部６１の制御下でＴＤＭＡ同期
制御部５及びベースバンド処理部８とデータメモリ６５
との間のデータのやり取りをインタフェースする。そし
て、クロック生成部６３は外部供給のマスタークロック
信号ＭＣＫ（例えば２０ＭＨZ ）に基づき内部動作に必
要なマスタークロック信号ＭＣＫ（同２０ＭＨZ ）及び
φ（例えば１．３３ＭＨZ ）等を生成し、フリップフロ
ップ６４はクロック生成部６３のクロック生成機能を付
勢／消勢する。
【０００５】また、ベースバンド処理部８はマイク９の
アナログ音声信号を８ＫＨZ でサンプリングしてマイク
音声データＭＩＣ（例えば８ビット）を生成すると共
に、その都度該データの書込要求信号ＲＥＱ2 を発生
し、ＤＳＰ６にマイク音声データＭＩＣの書込を要求す
る。更に、ベースバンド処理部８は上記８ＫＨZ のサン
プリング周期に同期してＤＳＰ６にレシーバ音声データ
ＲＣＶ（例えば８ビット）の読出要求信号ＲＥＱ2 を発
生すると共に、該ＤＳＰ６から読み出されたレシーバ音
声データＲＣＶをアナログ音声信号に変換してレシーバ
１０に加える。
【０００６】一方、ＴＤＭＡ同期制御部５は、電波の有
効利用を図るべく帯域圧縮された音声データＴｘＤ，Ｒ
ｘＤのバースト送／受信を行っており、該データの送／
受信の度にＤＳＰ６に対して必要なデータのバースト的
なアクセスを要求する。ＤＳＰ６はこれらの音声データ
ＭＩＣ，ＲＣＶ，ＴｘＤ，ＲｘＤを見かけ上リアルタイ
ムに処理するが、ＤＳＰ内部ではディジタル信号処理効
率を上げるためにフレーム毎の音声データをまとめて符
号化圧縮／復号化伸長を行うところの所謂フレーム処理
方式を採用している。
【０００７】従って、１フレーム周期Ｔの終了前に１フ
レームデータの信号処理を終了する場合があり、従来
は、この空き時間にＤＳＰ６をクロック停止モードにし
て該ＤＳＰ６の低消費電力化を図っていた。以下、この
動作を詳細に説明する。図６は従来の低消費電力化方式
の動作タイミングチャートである。フレーム信号ＦＰが
発生すると、Ｉ／Ｏ制御部６２を介してプログラム制御
部６１にＦＰによる割込信号ＩＲＱが発生する。このＦ
Ｐによる割込信号ＩＲＱはフリップフロップ６４をリセ
ットしてクロック生成部６３に内部動作に必要なクロッ
ク信号ＭＣＫ，φ等を生成させる。一方、プログラム制
御部６１はクロック信号ＭＣＫの生成により動作開始
し、更にこのフレーム信号ＦＰによる割込信号ＩＲＱを
受け付けることで以下に述べる一連のディジタル信号処
理を開始する。
【０００８】最初は、前フレーム期間にデータメモリ６
５に蓄積されたマイク音声データＭＩＣ（Ａ）に基づい
て必要な符号化圧縮処理（Ａ）を行う。そして、その処
理済の各ブロックデータはＴＤＭＡ同期制御部５からの
データ読出要求ＲＥＱ1 に従って夫々送信データＴｘＤ
（ａ1 ），（ａ2 ）として適宜にバースト的に読み出さ
れる。
【０００９】同時に、このフレーム区間では、引き続き
マイク音声データＭＩＣ（Ｂ）が８ＫＨZ 周期で発生し
ており、該データはその都度ＭＩＣによる割込信号ＩＲ
Ｑを発生させる。プログラム制御部６１はこれを受けて
ベースバンド処理部８からマイク音声データＭＩＣ
（Ｂ）を読み取り（Ｒ2 ＝１，ＳＴＢ2 ＝１）、これを
データメモリ６５の別の記憶エリアに蓄積する。
【００１０】また同時に、このフレーム区間では、ＴＤ
ＭＡ同期制御部５は受信データＲｘＤ（ｅ1 ），
（ｅ2 ）を受信しており、これらの受信データＲｘＤ
（ｅ1 ），（ｅ2 ）はＴＤＭＡ同期制御部５からの書込
要求ＲＥＱ1 に従ってデータメモリ６５の別の記憶エリ
アにバースト的に書き込まれる。更にまた、このフレー
ム区間では、ベースバンド処理部８から前フレーム期間
に復号化伸長処理されたレシーバ音声データＲＣＶ
（Ｄ）の読出要求ＲＥＱ2 が８ＫＨZ 周期で発生してお
り、該要求はその都度ＲＣＶによる割込信号ＩＲＱを発
生させる。プログラム制御部６１はこれを受けてデータ
メモリ６５から対応するレシーバ音声データＲＣＶ
（Ｄ）を読み出し、これをベースバンド処理部８に転送
（Ｗ2 ＝１，ＳＴＢ2 ＝１）する。
【００１１】やがて、プログラム制御部６１はマイク音
声データＭＩＣの符号化圧縮処理（Ａ）を終了すると、
引き続き受信データＲｘＤ（ｅ1 ），（ｅ2 ）の復号化
伸長処理（Ｅ）を実行する。こうしてＤＳＰ６の処理が
進むが、この例では、プログラム制御部６１は、最初の
フレーム期間ではその符号化圧縮処理（Ａ）に７０％の
時間を費やし、引き続き復号化伸長処理（Ｅ）に３０％
の時間を費やしたので、合計１００％の稼働率となり、
休む時間は無い。しかし、次のフレーム周期ではその符
号化圧縮処理（Ｂ）に６０％の時間を費やし、引き続き
復号化伸長処理（Ｅ）に３０％の時間を費やしたので、
合計９０％の稼働率となり、プログラム制御部６１は残
りの１０％の時間だけ休むことができる。
【００１２】そこで、プログラム制御部６１は復号化伸
長処理（Ｆ）の終了後、プログラム制御によりアイドル
信号ＩＤＬを発生し、これによりクロック信号ＭＣＫ，
φを停止させ、ＤＳＰ６における消費電力の節約を図
る。しかし、上記従来方式によると、この残りの１０％
の時間中にベースバンド処理部８より８ＫＨZ 周期でマ
イク音声データＭＩＣ（Ｃ）によるデータ書込要求及び
レシーバ音声データＲＣＶ（Ｅ）によるデータ読出要求
が何度も発生するので、ＤＳＰ６はその都度クロック停
止モードＣＫＤを解除され、これらのデータ割込処理を
逐次実行しなくてはならなかった。このため、従来は、
ＤＳＰ６の十分な低消費電力化を図れなかった。
【００１３】なお、Ｉ／Ｏ制御部６２にＤＭＡ機能を持
たせる方法も考えられるが、この場合でもＩ／Ｏ制御部
６２に内部クロック信号ＭＣＫ、φ等を供給しなくては
ならないから、これによりＤＳＰ６内でかなりの電力が
消費されてしまう。
【００１４】
【発明が解決しようとする課題】上記のように従来のＤ
ＳＰの低消費電力化方式では、データメモリ６５に対す
る外部接続装置からのデータアクセス要求に応じてＤＳ
Ｐ６はリアルタイムにデータ入出力処理を行う方式であ
るので、ＤＳＰ６の十分な低消費電力化が図れないとい
う欠点があった。
【００１５】本発明の目的は、ＤＳＰによる電力消費の
一層の軽減が図れるＤＳＰの低消費電力化方式を提供す
ることにある。
【００１６】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明のディジタル・シグナ
ル・プロセッサの低消費電力化方式は、プログラム制御
の下でアナログ信号をリアルタイムにディジタル信号処
理するディジタル・シグナル・プロセッサの低消費電力
化方式において、フレーム信号ＦＰに同期してディジタ
ル信号処理を開始し、内部のプログラム制御によりクロ
ック停止モードになるディジタル・シグナル・プロセッ
サ６と、ディジタル・シグナル・プロセッサ６のデータ
入出力インタフェース部に接続したバッファメモリ７で
あって、ディジタル・シグナル・プロセッサ６のクロッ
ク停止モード中に外部で発生するデータアクセスの要求
をその外部アクセスのタイミング信号によりディジタル
・シグナル・プロセッサ６とは無関係に処理可能なもの
とを備えるものである。
【００１７】
【作用】本発明では、ＤＳＰ６のクロック停止モード中
に外部で発生するデータアクセスの要求をＤＳＰ６とは
無関係に処理すべく該ＤＳＰ６のデータ入出力インタフ
ェース部にバッファメモリ７を備える。このバッファメ
モリ７はＤＳＰ６のクロック停止モード中に外部で発生
したデータをその外部の書込タイミング信号により独自
にバッファメモリ７に書込可能である。そして、必要な
らこの書込タイミング信号によりバッファメモリ７の書
込アドレスを独自に更新する。及び又は、このバッファ
メモリ７はＤＳＰ６のクロック停止モード中に外部から
要求されたデータをその外部の読出タイミング信号によ
り独自にバッファメモリ７より読出可能である。この場
合も、必要ならこの読出タイミング信号によりバッファ
メモリ７の読出アドレスを独自に更新する。従って、Ｄ
ＳＰ６は自己のクロック停止モードをそのまま維持でき
る。
【００１８】一般に、外部アクセスのタイミング信号の
周波数はＤＳＰ６のクロック信号ＭＣＫの周波数（例え
ば数十ＭＨZ ）に比較して大幅に小さいから、外部アク
セスをバッファメモリ７で独自に処理する際の消費電力
はＤＳＰ６を動作させる場合に比べて大幅に小さい。従
って、従来よりもＤＳＰ６の電力消費の一層の軽減が図
れる。
【００１９】なお、ＤＳＰ６はその稼働中にバッファメ
モリ７との間で必要なデータの書込（Ｗ＝１，ＳＴＢ＝
１）及び又は読出（Ｒ＝１，ＳＴＢ＝１）を行えば良
い。好ましくは、バッファメモリ７は少なくとも１フレ
ーム分の外部データの記憶容量を備える。こうすれば、
ＤＳＰ６との間で１フレーム分の外部データを一括転送
でき、もってＤＳＰ６の稼働中の処理負担が軽減する。
【００２０】また好ましくは、バッファメモリ７は１フ
レーム分未満の外部データの記憶容量を備え、ディジタ
ル・シグナル・プロセッサ６のクロック停止モード中に
外部から入力又は外部に出力されるデータのみを記憶す
るように制御される。こうすれば、バッファメモリ７を
小型に構成でき、電力消費の一層の軽減が図れる。また
好ましくは、外部アクセスのタイミング信号はディジタ
ル・シグナル・プロセッサ６に供給するクロック信号Ｍ
ＣＫをアナログ信号のサンプリング周期に分周したクロ
ック信号である。
【００２１】また好ましくは、外部アクセスのタイミン
グ信号はディジタル・シグナル・プロセッサ６に対して
データアクセスの要求を行う外部のクロック信号中最も
高速なクロック信号に基づいて形成されている。
【００２２】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例の低消費
電力化方式の構成を示す図で、該図はＴＤＭＡ方式によ
る携帯電話のブロック構成を示している。
【００２３】図において、１はアンテナ、２は送受分波
スイッチ（ＳＷ）、３は送信部、４は受信部、５はＴＤ
ＭＡ同期制御部、６はＤＳＰで構成したコーデック（Ｃ
ＯＤＥＣ）、６１はＤＳＰ６のプログラム制御部、６２
はＩ／Ｏ制御部、６３はクロック生成部（ＣＧ）、６４
はフリップフロップ（ＦＦ）、６５はデータメモリ、６
６は演算部、６７はプログラム制御バス（ＰＢ）、６８
はデータバス（ＤＢ）、６９は入出力制御バス（Ｃ
Ｂ）、７1 ，７2 はバッファメモリ（ＢＵＦＭ）、７１
はそのアドレスカウンタ（ＡＣ）、７２は例えばＲＡＭ
から成るメモリ（ＭＥＭ）、８はベースバンド処理部、
９はマイク（Ｍ）、１０はレシーバ（Ｒ）である。
【００２４】なお、ＤＳＰ６内部の構成、動作等につい
ては図５で説明したものと同等であるので説明を省略す
る。ＴＤＭＡ同期制御部５及びベースバンド処理部８に
供給するクロック信号φ1，φ2 は、例えばＤＳＰ６に
供給するマスタークロック信号ＭＣＫ（２０ＭＨZ）を
分周して形成する。このクロック信号φ1 ，φ2 がビッ
トシリアルの各データビットに対応するクロック信号で
ある場合は、更にこれをデータビット数（例えば８）で
分周してビットパラレルの各データに対応する外部アク
セスの各タイミング信号ＲＥＱ1 ，ＲＥＱ2 ，ＷＰ，Ｒ
Ｐを形成する。
【００２５】あるいは、クロック信号φ1 ，φ2 が受信
部４の内部で再生された再生クロック信号に同期してい
る必要がある場合も考えられる。この場合の外部アクセ
スの各タイミング信号ＲＥＱ1 ，ＲＥＱ2 ，ＷＰ，ＲＰ
はこれらのクロック信号ＲＥＱ1 ，ＲＥＱ2 ，ＷＰ，Ｒ
Ｐ中最も高速なクロック信号に基づいて形成してもよ
い。
【００２６】図３は実施例の低消費電力化方式の動作タ
イミングチャートである。フレーム信号ＦＰが発生する
と、Ｉ／Ｏ制御部６２を介してプログラム制御部６１に
ＦＰによる割込信号ＩＲＱが発生する。この割込信号Ｉ
ＲＱはフリップフロップ６４をリセットしてクロック生
成部６３に内部動作に必要なクロック信号ＭＣＫ（２０
ＭＨZ ）及びφ（１．３３ＭＨZ ）等を生成させる。プ
ログラム制御部６１はクロック信号ＭＣＫの生成により
動作開始し、引き続きこのフレーム信号ＦＰによる割込
信号ＩＲＱを受け付けることで以下に述べる一連のディ
ジタル信号処理を開始する。
【００２７】この例では、周期Ｔ＝２０ｍＳで発生する
各フレーム信号ＦＰの間には８ｋＨ Z 周期（１２５μ
Ｓ）のマイク音声データＭＩＣ（各８ビット）及びレシ
ーバ音声データＲＣＶ（各８ビット）が夫々１６０サン
プルづつ存在している。ＤＳＰ６は、最初は、前フレー
ム期間にバッファメモリ７1 に蓄積されたマイク音声デ
ータＭＩＣ（Ａ）をデータメモリ６５に高速でブロック
転送する。
【００２８】この場合に、例えばバッファメモリ７1 の
記憶容量を１６０バイトにしておけば、ベースバンド処
理部８のデータ書込パルスＷＰが１６０個発生すること
でアドレスカウンタ７１のカウント値は０〜１５９に至
り、０に復帰する。一方、プログラム制御部６１も同様
にして１６０個分のデータ読出信号（Ｒ2 ＝１，ＳＴＢ
2 ＝１）を発生することでアドレスカウンタ７１のカウ
ント値は０〜１５９に至り、０に復帰する。このように
バッファメモリ７1 は簡単なアドレス制御で実現でき
る。
【００２９】しかる後、ＤＳＰ６は前フレーム期間で復
号化伸長処理されたレシーバ音声データＲＣＶ（Ｄ）を
データメモリ６５からバッファメモリ７2 に高速でブロ
ック転送する。この場合も、例えばバッファメモリ７2
の記憶容量を１６０バイトにしておけばそのアドレスカ
ウンタ７１のカウント動作は上記と同様になる。また、
上記２つのブロック転送は８ＫＨZ 周期（１２５μＳ）
以内に終了するので、音声データの重複、欠落等は生じ
ない。なお、Ｉ／Ｏ制御部６２にＤＭＡ機能を持たせて
も良い。
【００３０】しかる後、ＤＳＰ６はデータメモリ６５の
マイク音声データＭＩＣ（Ａ）に基づいて必要な符号化
圧縮処理（Ａ）を行う。そして、その処理済の各ブロッ
クデータはＴＤＭＡ同期制御部５からのデータ読出要求
ＲＥＱ1 に従って夫々送信データＴｘＤ（ａ1 ），（ａ
2 ）として適宜にバースト的に読み出される。同時に、
このフレーム区間では、引き続きマイク音声データＭＩ
Ｃ（Ｂ）が８ＫＨZ 周期で発生しているが、該データは
ベースバンド処理部８のデータ書込パルスＷＰによりＤ
ＳＰ６とは無関係にバッファメモリ７1 に順次蓄積され
る。
【００３１】また同時に、このフレーム区間では、ＴＤ
ＭＡ同期制御部５は受信データＲｘＤ（ｅ1 ），
（ｅ2 ）を受信しており、これらの受信データＲｘＤ
（ｅ1 ），（ｅ2 ）はＴＤＭＡ同期制御部５からの書込
要求ＲＥＱ1 に従ってデータメモリ６５の別の記憶エリ
アにバースト的に書き込まれる。更にまた、このフレー
ム区間では、ベースバンド処理部８から前フレーム期間
に復号化伸長処理されたレシーバ音声データＲＣＶ
（Ｄ）の読出要求ＲＥＱ2 が８ＫＨZ 周期で発生してい
るが、該データはベースバンド処理部８のデータ読出パ
ルスＲＰによりＤＳＰ６とは無関係にバッファメモリ７
2 から順次読み出される。
【００３２】やがて、プログラム制御部６１はマイク音
声データＭＩＣの符号化圧縮処理（Ａ）を終了すると、
引き続き受信データＲｘＤ（ｅ1 ），（ｅ2 ）の復号化
伸長処理（Ｅ）を行う。こうしてＤＳＰ６の処理が進
み、この例では、プログラム制御部６１は、最初のフレ
ーム期間ではその符号化圧縮処理（Ａ）に７０％の時間
を費やし、引き続き復号化伸長処理（Ｅ）に３０％の時
間を費やしたの、合計１００％の稼働率となり、休む時
間は無い。しかし、次のフレーム周期ではその符号化圧
縮処理（Ｂ）に６０％の時間を費やし、引き続き復号化
伸長処理（Ｅ）に３０％の時間を費やしたので、合計９
０％の稼働となり、ＤＳＰ６は残りの１０％の時間だけ
休むことができる。
【００３３】そこで、プログラム制御部６１は復号化伸
長処理（Ｆ）の終了後、内部のプログラム制御によりア
イドル信号ＩＤＬを発生し、これによりクロック信号Ｍ
ＣＫ，φを停止させ、ＤＳＰ６における消費電力の節約
を図る。本実施例によれば、この残りの１０％の時間中
にベースバンド処理部８が発生するするマイク音声デー
タＭＩＣ（Ｃ）の各書込要求及びレシーバ音声データＲ
ＣＶ（Ｅ）の各読出要求は上記の如くＤＳＰ６とは無関
係に夫々バッファメモリ７1 ，７2 において独自に処理
される。従って、ＤＳＰ６は自己のクロック停止モード
をそのまま維持でき、もってＤＳＰ６における電力消費
の一層の軽減が図れる。
【００３４】図４は他の実施例の低消費電力化方式の構
成を示す図である。この例のバッファメモリ７1 ，７2
は夫々１フレーム分（１６０個）未満の外部データの記
憶容量を備えており、ＤＳＰ６のクロック停止モード中
に外部から入力又は外部に出力されるデータのみを記憶
するように制御される。ＤＳＰ６からベースバンド処理
部８に対してクロック停止モード信号ＣＫＤが入力して
おり、これにより、ベースバンド処理部８はＤＳＰ６が
クロック停止モードで無い時（ＣＫＤがＬＯＷレベルの
時）は従来と同様にしてデータアクセス要求信号ＲＥＱ
2 を出力し、ＤＳＰ６はこれをデータアクセスによる割
込モードで処理するが、ＤＳＰ６がクロック停止モード
の時（ＣＫＤがＨＩＧＨレベルの時）はベースバンド処
理部８はデータ書込パルスＷＰ又はデータ読出パルスＲ
Ｐを出力し、これによりＤＳＰ６とは無関係にこれらの
データアクセス要求をバッファメモリ７1 ，７2 で夫々
独自に処理する。
【００３５】以下、前記の図３の動作タイミングチャー
トを参照して、図４の構成による動作を説明する。ＤＳ
Ｐ６は、最初は、前フレーム期間にＤＳＰ６がデータメ
モリ６５に蓄積し残した分のマイク音声データＭＩＣ
（Ａ）をバッファメモリ７1 からデータメモリ６５に高
速でブロック転送する。
【００３６】この場合に、バッファメモリ７1 のアドレ
スカウンタ７１は前フレームの終わりのクロック停止モ
ードの期間にベースバンド処理部８が発生したデータ書
込パルスＷＰによりカウントアップしており、しかる
後、次フレーム期間のブロック転送の際に発生するＤＳ
Ｐ６からのデータ読出信号（Ｒ2 ´＝１，ＳＴＢ2 ´＝
１）によりカウントダウンするように構成されている。
【００３７】こうすることにより、例えばクロック停止
モードの期間にデータ書込パルスＷＰが３つ発生した場
合はバッファメモリ７1 の０番地から２番地までに各デ
ータがｉ，ｊ，ｋと順に書き込まれ、アドレスカウンタ
７１は３番地を指すことになる。一方、ＤＳＰ６は
｛（１６０）−（割込モードによる記憶データ数）｝の
演算により前フレーム期間に蓄積し残した分のマイク音
声データＭＩＣ（Ａ）の数が３つであることを容易に算
出できる。そこで、ＤＳＰ６はブロック転送の際に３つ
のデータ読出信号を出力し、これによりバッファメモリ
７1 からは各蓄積データがｋ，ｊ，ｉの順序（但し、デ
ータ読出信号の送出後にデータを読み出す）で読み出さ
れる。ＤＳＰ６はこれらをデータメモリ６５に逆順に記
憶する。そして、この時点でアドレスカウンタ７１は０
番地を指している。
【００３８】しかる後、ＤＳＰ６はデータメモリ６５の
マイク音声データＭＩＣ（Ａ）に基づいて必要な符号化
圧縮処理（Ａ）を行う。そして、その各処理済のブロッ
クデータはＴＤＭＡ同期制御部５からのデータ読出要求
ＲＥＱ1 に従って夫々送信データＴｘＤ（ａ1 ），（ａ
2 ）として適宜にバースト的に読み出される。同時に、
このフレーム区間では、引き続きマイク音声データＭＩ
Ｃ（Ｂ）が８ＫＨZ 周期で発生しているが、クロック停
止モード信号ＣＫＤがＬＯＷレベルであるので、ベース
バンド処理部８はデータ書込要求信号ＲＥＱ2 を出力
し、ＤＳＰ６はそのデータ書込要求の割込を受け付ける
ことにより各マイク音声データＭＩＣ（Ｂ）をリアルタ
イムでデータメモリ６５に書き込む。
【００３９】またこのフレーム区間では、ＴＤＭＡ同期
制御部５は受信データＲｘＤ（ｅ1），（ｅ2 ）を受信
しており、これらの受信データＲｘＤ（ｅ1 ），
（ｅ2 ）はＴＤＭＡ同期制御部５からの書込要求ＲＥＱ
1 に従ってデータメモリ６５の別の記憶エリアにバース
ト的に書き込まれる。更にまた、このフレーム区間で
は、ベースバンド処理部８から前フレーム期間に復号化
伸長処理されたレシーバ音声データＲＣＶ（Ｄ）の読出
要求ＲＥＱ2 が８ＫＨZ 周期で発生しており、該データ
は上記同様にしてＤＳＰ６の割込処理によりリアルタイ
ムにデータメモリ６５から順次読み出される。
【００４０】やがて、プログラム制御部６１はマイク音
声データＭＩＣの符号化圧縮処理（Ａ）を終了すると、
引き続き受信データＲｘＤ（ｅ1 ），（ｅ2 ）の復号化
伸長処理（Ｅ）を行う。そして、この復号化伸長処理
（Ｅ）が終わった時点で、もしレシーバ音声データＲＣ
Ｖ（Ｄ）が全て読み出されていなかった場合には、ＤＳ
Ｐ６はその残りの分のレシーバ音声データＲＣＶ（Ｄ）
をその復号化伸長処理が終了した時点にデータメモリ６
５からバッファメモリ７2 に高速でブロック転送する。
【００４１】この場合に、バッファメモリ７2 のアドレ
スカウンタ７１はＤＳＰ６からのデータ書込信号（Ｗ2
´＝１，ＳＴＢ2 ´＝１）によりカウントアップし、か
つベースバンド処理部８からのデータ読出パルスＲＰに
よりカウントダウンするように構成されている。こうす
れば、例えばＤＳＰ６のデータ書込信号により０番地か
ら２番地までにｋ，ｊ，ｉの逆順に書き込まれた３つの
データはベースバンド処理部８からの３つのデータ読出
パルス信号ＲＰ（但し、ＲＰ送出後に読み出す）により
ｉ，ｊ，Ｋの正規の順序で読み出され、しかもこの読出
を終了した時点でアドレスカウンタ７１は０番地を指し
ている。
【００４２】こうしてＤＳＰの処理が進み、この例で
は、プログラム制御部６１は、最初のフレーム期間では
１００％の稼働率となるので休む時間は無い。従って、
バッファメモリ７1 ，７2 が使用されることも無い。し
かし、次のフレーム周期では９０％の稼働率となり、Ｄ
ＳＰ６は残りの１０％の時間だけ休むことができる。そ
こで、プログラム制御部６１は復号化伸長処理（Ｆ）の
終了後、プログラム制御によりアイドル信号ＩＤＬを発
生し、これによりクロック信号ＭＣＫ，φを停止させ、
ＤＳＰ６における消費電力の節約を図る。
【００４３】本実施例によれば、この休止区間中にベー
スバンド処理部８で発生したマイク音声データＭＩＣ
（Ｃ）はバッファメモリ７1 に蓄積され、またこの休止
区間中にベースバンド処理部８から読出要求のあったレ
シーバ音声データＲＣＶ（Ｅ）は既に図３のＱのタイミ
ングに当該データの転送を終了しているバッファメモリ
７2 から順次読み出される。従って、この場合もＤＳＰ
６はクロック停止モードを連続して維持でき、消費電力
の一層の節約が図れる。
【００４４】しかも、この実施例の場合の転送データ数
は図２の場合よりも大幅に少ないのでＤＳＰ６の高速転
送負担及びバッファメモリ７1 、７2 の記憶容量が大幅
に軽減される。なお、上記実施例ではバッファメモリ７
1 、７2 のメモリ７１にＲＡＭを使用したがこれに限ら
ない。他にデュアルポートＲＡＭ、シフトレジスタ、Ｆ
ＩＦＯ、ＬＩＦＯ等を用いて構成しても良い。
【００４５】また、上記のようなバッファメモリ７1 、
７2 をＴＤＭＡ制御部５との間に設けても良いことは明
らかである。
【００４６】
【発明の効果】以上述べた如く本発明のディジタル・シ
グナル・プロセッサの低消費電力化方式は、上記構成で
あるので、ディジタル・シグナル・プロセッサによる電
力消費の一層の軽減が図れる。
【図面の簡単な説明】
【図１】図１は本発明の原理を説明する図である。
【図２】図２は実施例の低消費電力化方式の構成を示す
図である。
【図３】図３は実施例の低消費電力化方式の動作タイミ
ングチャートである。
【図４】図４は他の実施例の低消費電力化方式の構成を
示す図である。
【図５】図５は従来の低消費電力化方式の構成を示す図
である。
【図６】図６は従来の低消費電力化方式の動作タイミン
グチャートである。
【符号の説明】
６ ディジタル・シグナル・プロセッサ ７ バッファメモリ ＭＣＫ マスタークロック信号 ＦＰ フレーム信号 Ｒ／Ｗ 読／書制御信号 ＳＴＢ ストローブ信号

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 プログラム制御の下でアナログ信号をリ
    アルタイムにディジタル信号処理するディジタル・シグ
    ナル・プロセッサの低消費電力化方式において、 フレーム信号（ＦＰ）に同期してディジタル信号処理を
    開始し、内部のプログラム制御によりクロック停止モー
    ドになるディジタル・シグナル・プロセッサ（６）と、 ディジタル・シグナル・プロセッサ（６）のデータ入出
    力インタフェース部に接続したバッファメモリ（７）で
    あって、ディジタル・シグナル・プロセッサ（６）のク
    ロック停止モード中に外部で発生するデータアクセスの
    要求をその外部アクセスのタイミング信号によりディジ
    タル・シグナル・プロセッサ（６）とは無関係に処理可
    能なものとを備えることを特徴とするディジタル・シグ
    ナル・プロセッサの低消費電力化方式。
  2. 【請求項２】 バッファメモリ（７）は少なくとも１フ
    レーム分の外部データの記憶容量を備えることを特徴と
    する請求項１のディジタル・シグナル・プロセッサの低
    消費電力化方式。
  3. 【請求項３】 バッファメモリ（７）は１フレーム分未
    満の外部データの記憶容量を備え、ディジタル・シグナ
    ル・プロセッサ（６）のクロック停止モード中に外部か
    ら入力又は外部に出力されるデータのみを記憶するよう
    に制御されることを特徴とする請求項１のディジタル・
    シグナル・プロセッサの低消費電力化方式。
  4. 【請求項４】 外部アクセスのタイミング信号はディジ
    タル・シグナル・プロセッサ（６）に供給するクロック
    信号（ＭＣＫ）をアナログ信号のサンプリング周期に分
    周したクロック信号であることを特徴とする請求項１の
    ディジタル・シグナル・プロセッサの低消費電力化方
    式。
  5. 【請求項５】 外部アクセスのタイミング信号はディジ
    タル・シグナル・プロセッサ（６）に対してデータアク
    セスの要求を行う外部のクロック信号中最も高速なクロ
    ック信号に基づいて形成されていることを特徴とする請
    求項１のディジタル・シグナル・プロセッサの低消費電
    力化方式。
JP6049603A 1994-03-18 1994-03-18 ディジタル・シグナル・プロセッサの低消費電力化方式 Withdrawn JPH07261869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6049603A JPH07261869A (ja) 1994-03-18 1994-03-18 ディジタル・シグナル・プロセッサの低消費電力化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6049603A JPH07261869A (ja) 1994-03-18 1994-03-18 ディジタル・シグナル・プロセッサの低消費電力化方式

Publications (1)

Publication Number Publication Date
JPH07261869A true JPH07261869A (ja) 1995-10-13

Family

ID=12835819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6049603A Withdrawn JPH07261869A (ja) 1994-03-18 1994-03-18 ディジタル・シグナル・プロセッサの低消費電力化方式

Country Status (1)

Country Link
JP (1) JPH07261869A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437425B1 (ko) * 2002-03-08 2004-06-25 주식회사 레인콤 구동 전류를 감소시키기 위한 데이터 처리 장치 및 방법
US8499111B2 (en) 2009-12-09 2013-07-30 Fujitsu Limited Information processing apparatus and clock signal controlling method controlling whether clock signal provided to interrupt signal controlling device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437425B1 (ko) * 2002-03-08 2004-06-25 주식회사 레인콤 구동 전류를 감소시키기 위한 데이터 처리 장치 및 방법
US8499111B2 (en) 2009-12-09 2013-07-30 Fujitsu Limited Information processing apparatus and clock signal controlling method controlling whether clock signal provided to interrupt signal controlling device

Similar Documents

Publication Publication Date Title
US7000140B2 (en) Data processor and data processing system
US5046080A (en) Video codec including pipelined processing elements
JP2001350713A (ja) 転送制御装置
JP2000066948A (ja) 圧縮データ入出力機能付メモリｌｓｉ
JPH07261869A (ja) ディジタル・シグナル・プロセッサの低消費電力化方式
JP2001103494A (ja) 階層的動き推定器のための最適のデータ供給装置及びその方法
WO2021089430A1 (en) Bus system and method for operating a bus system
KR100216247B1 (ko) 음성부호화/복호화장치
JPH05189360A (ja) データ転送および記憶方式
JP2010086321A (ja) メモリ制御システム
JP3193202B2 (ja) Ｆｉｆｏ型メモリ
JPH056335A (ja) 装置間インタフエース方式
EP1049024B1 (en) Signal processing system and method
JP2002034038A (ja) 画像符号化装置
KR100465157B1 (ko) Ｐｃｐ와 ｖｃｐ 간의 비동기 인터페이스 장치
JPS62243075A (ja) 画像デ−タ転送装置
JP2002223194A (ja) データ処理装置およびデータ処理方法
JPH06152546A (ja) マイクロプロセッサ
JP2619167B2 (ja) 入出力制御回路
JPH1169015A (ja) 音声録音再生方法及び装置
JPH11305791A (ja) 話速変換方法および装置
JPH01280936A (ja) 符号復号処理制御方式
JPS63224546A (ja) 全二重化デ−タ転送装置
JPH09282000A (ja) データ処理回路
JPH06303439A (ja) イメージデータ処理装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605