JPH07260889A - 不良解析装置のデータ圧縮装置及び方法 - Google Patents
不良解析装置のデータ圧縮装置及び方法Info
- Publication number
- JPH07260889A JPH07260889A JP6079524A JP7952494A JPH07260889A JP H07260889 A JPH07260889 A JP H07260889A JP 6079524 A JP6079524 A JP 6079524A JP 7952494 A JP7952494 A JP 7952494A JP H07260889 A JPH07260889 A JP H07260889A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fail
- output
- comparator
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体試験装置用不良解析装置のデータを圧
縮してディスプレイを行う、不良解析装置のデータ圧縮
装置及び方法を提供する。 【構成】 不良情報を積算する積算手段６１を設ける。
そして、積算の周期数を指示する積算周期設定部５２を
設ける。そして、当該積算周期設定数と、フェイル・メ
モリ４の動作開始を指示するＤＦＭコント３の出力との
比較を行う比較器５１を設ける。そして、当該比較器５
１の出力を当該積算手段６１に与えるとともに、フェイ
ル・メモリ４に与える。以上のように不良解析装置のデ
ータ圧縮装置を構成する。また、被測定デバイスから出
力された結果を解析する方法において、一連の処理ステ
ップにより不良解析装置のデータ圧縮方法を構成する。
縮してディスプレイを行う、不良解析装置のデータ圧縮
装置及び方法を提供する。 【構成】 不良情報を積算する積算手段６１を設ける。
そして、積算の周期数を指示する積算周期設定部５２を
設ける。そして、当該積算周期設定数と、フェイル・メ
モリ４の動作開始を指示するＤＦＭコント３の出力との
比較を行う比較器５１を設ける。そして、当該比較器５
１の出力を当該積算手段６１に与えるとともに、フェイ
ル・メモリ４に与える。以上のように不良解析装置のデ
ータ圧縮装置を構成する。また、被測定デバイスから出
力された結果を解析する方法において、一連の処理ステ
ップにより不良解析装置のデータ圧縮方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体試験装置におけ
る不良解析装置において、データを圧縮してディスプレ
イする、不良解析装置のデータ圧縮装置及び方法に関す
る。
る不良解析装置において、データを圧縮してディスプレ
イする、不良解析装置のデータ圧縮装置及び方法に関す
る。
【０００２】
【従来の技術】一般に、半導体試験装置に搭載された不
良解析装置では、被測定デバイスから出力される結果を
比較し判定して、その状況から不良解析を行う。
良解析装置では、被測定デバイスから出力される結果を
比較し判定して、その状況から不良解析を行う。
【０００３】図４は、従来から一般的に使用されてい
る、半導体試験装置における、被測定デバイスから出力
される結果の不良解析表示の概念図である。図４では、
被測定デバイスの入出力ピンに対応したチャンネル方向
を横軸とし、時間周期方向を縦軸としている。一般的
に、被測定デバイス測定のためのテストパターン長は、
数千ワードから数百万ワードの長さであり、不良箇所の
全体像を一目でディスプレイ上にて把握することが困難
である。図示のように、ディスプレイ表示範囲は、全平
面図のうち、極く一部を表示しているにすぎない。
る、半導体試験装置における、被測定デバイスから出力
される結果の不良解析表示の概念図である。図４では、
被測定デバイスの入出力ピンに対応したチャンネル方向
を横軸とし、時間周期方向を縦軸としている。一般的
に、被測定デバイス測定のためのテストパターン長は、
数千ワードから数百万ワードの長さであり、不良箇所の
全体像を一目でディスプレイ上にて把握することが困難
である。図示のように、ディスプレイ表示範囲は、全平
面図のうち、極く一部を表示しているにすぎない。
【０００４】また、現状の半導体試験装置では最大テス
トパターン長に比較して圧倒的にフェイル・メモリ長が
少なく、その比率は数万分の１から数百分の１である。
すなわち、テストパターンのすべての部分について不良
情報を格納する作業を数万回から数百回繰り返さなくて
はならない。もちろんテストパターンのパターンカウン
ト数とフェイル・メモリのワード数の比較により変わる
ものであるが、数十秒から数十分かかることが概算で算
出できる。
トパターン長に比較して圧倒的にフェイル・メモリ長が
少なく、その比率は数万分の１から数百分の１である。
すなわち、テストパターンのすべての部分について不良
情報を格納する作業を数万回から数百回繰り返さなくて
はならない。もちろんテストパターンのパターンカウン
ト数とフェイル・メモリのワード数の比較により変わる
ものであるが、数十秒から数十分かかることが概算で算
出できる。
【０００５】このように、従来構成においては、不良箇
所の全体像を一目でディスプレイ上にて把握して、テス
トパターンの全体の不良傾向を一度の操作で理解するこ
とが困難であった。
所の全体像を一目でディスプレイ上にて把握して、テス
トパターンの全体の不良傾向を一度の操作で理解するこ
とが困難であった。
【０００６】
【発明が解決しようとする課題】本発明は、上述したよ
うな従来の技術が有する問題点に鑑みてなされるもので
あって、半導体試験装置用不良解析装置のデータを圧縮
してディスプレイを行う、不良解析装置のデータ圧縮装
置及び方法を提供するものである。
うな従来の技術が有する問題点に鑑みてなされるもので
あって、半導体試験装置用不良解析装置のデータを圧縮
してディスプレイを行う、不良解析装置のデータ圧縮装
置及び方法を提供するものである。
【０００７】
【課題を解決するための手段】半導体試験装置における
被測定デバイスから出力された結果を解析する不良解析
装置において、不良情報を積算する積算手段６１を設け
る。そして、積算の周期数を指示する積算周期設定部５
２を設ける。そして、当該積算周期設定数と、フェイル
・メモリ４の動作開始を指示するＤＦＭコント３の出力
との比較を行う比較器５１を設ける。そして、当該比較
器５１の出力を当該積算手段６１に与えるとともに、フ
ェイル・メモリ４に与える。以上のように不良解析装置
のデータ圧縮装置を構成する。
被測定デバイスから出力された結果を解析する不良解析
装置において、不良情報を積算する積算手段６１を設け
る。そして、積算の周期数を指示する積算周期設定部５
２を設ける。そして、当該積算周期設定数と、フェイル
・メモリ４の動作開始を指示するＤＦＭコント３の出力
との比較を行う比較器５１を設ける。そして、当該比較
器５１の出力を当該積算手段６１に与えるとともに、フ
ェイル・メモリ４に与える。以上のように不良解析装置
のデータ圧縮装置を構成する。
【０００８】また、半導体試験装置における被測定デバ
イスから出力された結果を解析する方法において、つぎ
の処理ステップを有する。 （Ａ）表示領域のデータをすべて正常状態とする。 （Ｂ）解析者が欲する表示開始と表示終了の範囲をｎと
する。 （Ｃ）測定テストパターンのパターンカウント数Ｎを得
る。 （Ｄ）圧縮するパターン数Ｋを次式で算出する。 Ｋ＝Ｎ／ｎ （Ｅ）被測定デバイスの測定を行い、不良情報をフェイ
ル・メモリに格納する。 （Ｆ）グループ化されたデータＫ個について、各々の不
良情報をフェイル・メモリより検索し、不良が発見され
たなら不良データを表示領域に設定する。 （Ｇ）表示範囲の終了に達するまで、上記（Ｆ）の操作
を繰り返す。 以上のように不良解析装置のデータ圧縮方法を構成す
る。
イスから出力された結果を解析する方法において、つぎ
の処理ステップを有する。 （Ａ）表示領域のデータをすべて正常状態とする。 （Ｂ）解析者が欲する表示開始と表示終了の範囲をｎと
する。 （Ｃ）測定テストパターンのパターンカウント数Ｎを得
る。 （Ｄ）圧縮するパターン数Ｋを次式で算出する。 Ｋ＝Ｎ／ｎ （Ｅ）被測定デバイスの測定を行い、不良情報をフェイ
ル・メモリに格納する。 （Ｆ）グループ化されたデータＫ個について、各々の不
良情報をフェイル・メモリより検索し、不良が発見され
たなら不良データを表示領域に設定する。 （Ｇ）表示範囲の終了に達するまで、上記（Ｆ）の操作
を繰り返す。 以上のように不良解析装置のデータ圧縮方法を構成す
る。
【０００９】
【作用】この発明によれば、被測定デバイスの出力であ
るＮパターン分が、例えば、Ｋ＝４つまり、１／４に圧
縮されてフェイル・メモリのアドレスに保持される。比
較器の出力ＳＴＯＲＥ信号毎に、ＦＡＩＬ信号の積算結
果がフェイル・メモリに取り込まれる。このように、Ｋ
の値を変えることにより、圧縮率を変更でき、また、Ｄ
ＦＭコントの設定値を変えることにより、スタート位置
を変更できる。つまり、任意の圧縮率で、任意の場所の
不良圧縮データを記録することが可能となる。
るＮパターン分が、例えば、Ｋ＝４つまり、１／４に圧
縮されてフェイル・メモリのアドレスに保持される。比
較器の出力ＳＴＯＲＥ信号毎に、ＦＡＩＬ信号の積算結
果がフェイル・メモリに取り込まれる。このように、Ｋ
の値を変えることにより、圧縮率を変更でき、また、Ｄ
ＦＭコントの設定値を変えることにより、スタート位置
を変更できる。つまり、任意の圧縮率で、任意の場所の
不良圧縮データを記録することが可能となる。
【００１０】
（請求項１の説明）本発明の実施例について図面を参照
して説明する。図１は本発明の１実施例を示すブロック
図である。このブロック図では、不良情報を一定期間だ
け積算しその積算情報をフェイル・メモリに取り込むこ
とによってデータ圧縮機能を実現している。この図１で
は、特定の１チャンネルについて説明してある。図１に
おいて示すように、被測定デバイス１の出力は、コンパ
レータ２で期待データと比較され、結果がフェイル信号
ＦＡＩＬとして出力される。フェイル信号ＦＡＩＬは、
パスの場合は”０”を、フェイルの場合は”１”を示す
不良情報となる。
して説明する。図１は本発明の１実施例を示すブロック
図である。このブロック図では、不良情報を一定期間だ
け積算しその積算情報をフェイル・メモリに取り込むこ
とによってデータ圧縮機能を実現している。この図１で
は、特定の１チャンネルについて説明してある。図１に
おいて示すように、被測定デバイス１の出力は、コンパ
レータ２で期待データと比較され、結果がフェイル信号
ＦＡＩＬとして出力される。フェイル信号ＦＡＩＬは、
パスの場合は”０”を、フェイルの場合は”１”を示す
不良情報となる。
【００１１】この不良情報はオアゲート６２及びアンド
ゲート６３を通り、フリップフロップ６１の入力に与え
られる。フリップフロップ６１の出力はオアゲート６２
の他の端子に与える。このため、このフリップフロップ
６１では不良情報の積算が行われる。不良情報の積算結
果は、アンドゲート６４及びオアゲート６５を通して、
フェイル・メモリ４に入力される。そして、比較器５１
からのＳＴＯＲＥ信号により、フェイル・メモリ４に書
き込まれる。また、比較器５１の反転出力は、アンドゲ
ート６３の他の端子に与える。また、オアゲート６５の
他の端子には、コンパレータ２の出力を与える。なお、
アンドゲート６４の他の入力端子には、モード切替信号
を与え、従来機能の選択を可能にしておく。
ゲート６３を通り、フリップフロップ６１の入力に与え
られる。フリップフロップ６１の出力はオアゲート６２
の他の端子に与える。このため、このフリップフロップ
６１では不良情報の積算が行われる。不良情報の積算結
果は、アンドゲート６４及びオアゲート６５を通して、
フェイル・メモリ４に入力される。そして、比較器５１
からのＳＴＯＲＥ信号により、フェイル・メモリ４に書
き込まれる。また、比較器５１の反転出力は、アンドゲ
ート６３の他の端子に与える。また、オアゲート６５の
他の端子には、コンパレータ２の出力を与える。なお、
アンドゲート６４の他の入力端子には、モード切替信号
を与え、従来機能の選択を可能にしておく。
【００１２】ここで、ＳＴＯＲＥ信号を発生する比較器
５１の１入力端子は、フェイル・メモリの動作開始を指
示するＤＦＭコント３の出力に接続する。そして、比較
器５１の他の端子には、積算の周期数Ｋを指示する積算
周期設定部５２に接続する。従って、比較器５１の出力
であるＳＴＯＲＥ信号は、テストパターンのパターンカ
ウントの設定値からスタートし、積算する周期間隔の最
後に”１”となることを繰り返す。このＳＴＯＲＥ信号
が”１”になったときに、積算用フリップフロップ６１
はクリアされる一方で、フェイル・メモリに対して積算
された不良情報が書き込まれる。また、このＳＴＯＲＥ
信号が”１”となったときのＦＡＩＬデータは、積算用
フリップフロップ６１に積算されず、直接フェイル・メ
モリ４にゲート６５を通して到達する。
５１の１入力端子は、フェイル・メモリの動作開始を指
示するＤＦＭコント３の出力に接続する。そして、比較
器５１の他の端子には、積算の周期数Ｋを指示する積算
周期設定部５２に接続する。従って、比較器５１の出力
であるＳＴＯＲＥ信号は、テストパターンのパターンカ
ウントの設定値からスタートし、積算する周期間隔の最
後に”１”となることを繰り返す。このＳＴＯＲＥ信号
が”１”になったときに、積算用フリップフロップ６１
はクリアされる一方で、フェイル・メモリに対して積算
された不良情報が書き込まれる。また、このＳＴＯＲＥ
信号が”１”となったときのＦＡＩＬデータは、積算用
フリップフロップ６１に積算されず、直接フェイル・メ
モリ４にゲート６５を通して到達する。
【００１３】図２は、本発明による動作を示すタイミン
グチャートである。図２は、被測定デバイスの出力であ
る２４パターン分が、Ｋ＝４つまり、１／４に圧縮され
てフェイル・メモリのアドレス０ー５に保持される様子
を示したものである。ＳＴＯＲＥ信号毎に、ＦＡＩＬ信
号の積算結果がフェイル・メモリに取り込まれている。
このように、Ｋの値を変えることにより、圧縮率を変更
でき、また、ＤＦＭコントの設定値を変えることによ
り、スタート位置を変更できる。つまり、任意の圧縮率
で、任意の場所の不良圧縮データを記録することが可能
となる。
グチャートである。図２は、被測定デバイスの出力であ
る２４パターン分が、Ｋ＝４つまり、１／４に圧縮され
てフェイル・メモリのアドレス０ー５に保持される様子
を示したものである。ＳＴＯＲＥ信号毎に、ＦＡＩＬ信
号の積算結果がフェイル・メモリに取り込まれている。
このように、Ｋの値を変えることにより、圧縮率を変更
でき、また、ＤＦＭコントの設定値を変えることによ
り、スタート位置を変更できる。つまり、任意の圧縮率
で、任意の場所の不良圧縮データを記録することが可能
となる。
【００１４】また、上記では、時間周期方向で圧縮する
間隔を等間隔としたが、任意の間隔でデータを圧縮する
必要がある場合には、次のように構成してもよい。積算
周期設定部５２に与える値を固定ではなく、リアルタイ
ムで変化して設定するように構成する。このように、定
義可能とすることによって、任意の範囲の圧縮データを
得ることができる。
間隔を等間隔としたが、任意の間隔でデータを圧縮する
必要がある場合には、次のように構成してもよい。積算
周期設定部５２に与える値を固定ではなく、リアルタイ
ムで変化して設定するように構成する。このように、定
義可能とすることによって、任意の範囲の圧縮データを
得ることができる。
【００１５】（請求項２の説明）つぎに、データ圧縮機
能をソフトウェアによる方法で実現した例を示す。図３
は、データ圧縮の処理の流れを示す概念図である。 （Ａ）表示領域のデータをすべて正常状態とする。 （Ｂ）解析者が欲する表示開始と表示終了の範囲ｎを得
る。 （Ｃ）測定テストパターンのパターンカウント数Ｎを得
る。 （Ｄ）圧縮するパターン数Ｋを算出する。 Ｋ＝Ｎ／ｎ （Ｅ）測定を行い、不良情報をフェイル・メモリに格納
する。 （Ｆ）グループ化されたデータＫ個について、各々の不
良情報をフェイル・メモリより検索し、不良が発見され
たなら不良データを表示領域に設定する。 （Ｇ）表示範囲の終了に達するまで、上記（Ｆ）の操作
を繰り返す。 このような方法でデータ圧縮を行う。
能をソフトウェアによる方法で実現した例を示す。図３
は、データ圧縮の処理の流れを示す概念図である。 （Ａ）表示領域のデータをすべて正常状態とする。 （Ｂ）解析者が欲する表示開始と表示終了の範囲ｎを得
る。 （Ｃ）測定テストパターンのパターンカウント数Ｎを得
る。 （Ｄ）圧縮するパターン数Ｋを算出する。 Ｋ＝Ｎ／ｎ （Ｅ）測定を行い、不良情報をフェイル・メモリに格納
する。 （Ｆ）グループ化されたデータＫ個について、各々の不
良情報をフェイル・メモリより検索し、不良が発見され
たなら不良データを表示領域に設定する。 （Ｇ）表示範囲の終了に達するまで、上記（Ｆ）の操作
を繰り返す。 このような方法でデータ圧縮を行う。
【００１６】また、上記では、時間周期方向で圧縮する
間隔を等間隔としたが、任意の間隔でデータを圧縮する
必要がある場合には、次のような方法としてもよい。圧
縮するパターンＫを固定ではなく、グループ処理毎に任
意に変化して設定する。このように、定義可能とするこ
とによって、任意の範囲の圧縮データを得ることができ
る。
間隔を等間隔としたが、任意の間隔でデータを圧縮する
必要がある場合には、次のような方法としてもよい。圧
縮するパターンＫを固定ではなく、グループ処理毎に任
意に変化して設定する。このように、定義可能とするこ
とによって、任意の範囲の圧縮データを得ることができ
る。
【００１７】以上のように、データ圧縮機能の実現は、
ハードウェア構成によってもよいし、ソフトウェア方法
によってもよい。一般に、ソフトウェアによるデータ圧
縮機能の実現では、解析時における半導体試験装置の反
応速度が遅くなる傾向がある。ハードウェアによるデー
タ圧縮機能の実現では、処理速度の点で有利である。
ハードウェア構成によってもよいし、ソフトウェア方法
によってもよい。一般に、ソフトウェアによるデータ圧
縮機能の実現では、解析時における半導体試験装置の反
応速度が遅くなる傾向がある。ハードウェアによるデー
タ圧縮機能の実現では、処理速度の点で有利である。
【００１８】また、上記の説明では、データの圧縮方向
は、時間周期方向について行った。同様に、チャンネル
方向についても、データ圧縮を行うことができる。チャ
ンネル方向の圧縮については、普通、時間周期の圧縮後
に行う。すでに圧縮されたデータに対しても、チャンネ
ル方向のグループ内の不良の和を演算するためにソフト
ウェアの処理でも十分に高速である。そのため、ハード
ウェアにて機能を実現してもよいし、ソフトウェアにて
機能を実現してもよい。
は、時間周期方向について行った。同様に、チャンネル
方向についても、データ圧縮を行うことができる。チャ
ンネル方向の圧縮については、普通、時間周期の圧縮後
に行う。すでに圧縮されたデータに対しても、チャンネ
ル方向のグループ内の不良の和を演算するためにソフト
ウェアの処理でも十分に高速である。そのため、ハード
ウェアにて機能を実現してもよいし、ソフトウェアにて
機能を実現してもよい。
【００１９】また、テストパターンが長大な場合には、
次のように構成してもよい。実際の被測定デバイスの測
定では、長大なテストパターンを複数個に分割すること
がある。このような場合には、複数個のテストパターン
を時間方向に合成してしたものについてデータ圧縮可能
な機能を持たせる。
次のように構成してもよい。実際の被測定デバイスの測
定では、長大なテストパターンを複数個に分割すること
がある。このような場合には、複数個のテストパターン
を時間方向に合成してしたものについてデータ圧縮可能
な機能を持たせる。
【００２０】さらに、次のような、いわゆるナビゲーシ
ョン機能を持たせることもできる。時間周期方向につい
て複数個の不良情報の和を圧縮された情報として扱うこ
とで一画面の範囲内に収まる程度に圧縮する。また、圧
縮する不良情報の数を変えることにより圧縮率を変える
こととなるため、全体像から徐々に詳細な表示に段階を
経て見渡すことができる。この様な処理を行うことによ
って、長大なテストパターン全体の不良状況が一回の表
示でできる。さらに、任意の場所を任意の倍率で設定し
表示できるので、解析者が必要としている不良箇所を一
目で見渡すことが可能となる。
ョン機能を持たせることもできる。時間周期方向につい
て複数個の不良情報の和を圧縮された情報として扱うこ
とで一画面の範囲内に収まる程度に圧縮する。また、圧
縮する不良情報の数を変えることにより圧縮率を変える
こととなるため、全体像から徐々に詳細な表示に段階を
経て見渡すことができる。この様な処理を行うことによ
って、長大なテストパターン全体の不良状況が一回の表
示でできる。さらに、任意の場所を任意の倍率で設定し
表示できるので、解析者が必要としている不良箇所を一
目で見渡すことが可能となる。
【００２１】
【発明の効果】以上説明したように本発明は構成されて
いるので、次に記載する効果を奏する。半導体試験装置
用不良解析装置のデータを圧縮してディスプレイを行
う、不良解析装置のデータ圧縮装置及び方法を提供でき
た。このように、テストパターンの全体の不良傾向を一
度の操作で理解できるため、不良解析の効率を高めるこ
とができる。
いるので、次に記載する効果を奏する。半導体試験装置
用不良解析装置のデータを圧縮してディスプレイを行
う、不良解析装置のデータ圧縮装置及び方法を提供でき
た。このように、テストパターンの全体の不良傾向を一
度の操作で理解できるため、不良解析の効率を高めるこ
とができる。
【図１】本発明の１実施例を示すブロック図である。
【図２】本発明による動作を示すタイミングチャートで
ある。
ある。
【図３】本発明によるデータ圧縮の処理の流れを示す概
念図である。
念図である。
【図４】従来から一般的に使用されている、半導体試験
装置における、被測定デバイスから出力される結果の不
良解析表示の概念図である。
装置における、被測定デバイスから出力される結果の不
良解析表示の概念図である。
１ 被測定デバイス ２ コンパレータ ３ ＤＦＭコント ４ フェイル・メモリ ５１ 比較器 ５２ 積算周期設定部 ６１ フリップフロップ ６２、６５ オアゲート ６３、６４ アンドゲート
Claims (2)
- 【請求項１】 半導体試験装置における被測定デバイス
から出力された結果を解析する不良解析装置において、 積算の周期数を指示する積算周期設定部（５２）を設
け、 当該積算周期設定数と、フェイル・メモリ（４）の動作
開始を指示するＤＦＭコント（３）の出力との比較を行
う比較器（５１）を設け、 当該比較器（５１）の出力で制御され、不良情報を積算
する積算手段（６１）を設け、 以上を具備することを特徴とする、不良解析装置のデー
タ圧縮装置。 - 【請求項２】 半導体試験装置における被測定デバイス
から出力された結果を解析する方法において、（Ａ）表
示領域のデータをすべて正常状態とし、（Ｂ）解析者が
欲する表示開始と表示終了の範囲をｎとし、（Ｃ）測定
テストパターンのパターンカウント数Ｎを得て、（Ｄ）
圧縮するパターン数Ｋを算出し、（Ｅ）被測定デバイス
の測定を行い、不良情報をフェイル・メモリに格納し、
（Ｆ）グループ化されたデータＫ個について、各々の不
良情報をフェイル・メモリより検索し、不良が発見され
たなら不良データを表示領域に設定し、（Ｇ）表示範囲
の終了に達するまで、上記（Ｆ）の操作を繰り返し、以
上を特徴とする、不良解析装置のデータ圧縮方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07952494A JP3410207B2 (ja) | 1994-03-25 | 1994-03-25 | 不良解析装置のデータ圧縮装置及び方法 |
| DE1995110990 DE19510990B4 (de) | 1994-03-25 | 1995-03-24 | Fehleranalysator für ein IC-Testgerät und Verfahren zur Fehleranalyse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07952494A JP3410207B2 (ja) | 1994-03-25 | 1994-03-25 | 不良解析装置のデータ圧縮装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07260889A true JPH07260889A (ja) | 1995-10-13 |
| JP3410207B2 JP3410207B2 (ja) | 2003-05-26 |
Family
ID=13692380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07952494A Expired - Fee Related JP3410207B2 (ja) | 1994-03-25 | 1994-03-25 | 不良解析装置のデータ圧縮装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3410207B2 (ja) |
| DE (1) | DE19510990B4 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3537087B2 (ja) | 2000-09-29 | 2004-06-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及び半導体装置の検査方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD289609A5 (de) * | 1989-10-18 | 1991-05-02 | Veb Forschungszentrum Mikroelektronik Dresden,De | Verfahren und schaltungsanordnung zur datenkompression |
-
1994
- 1994-03-25 JP JP07952494A patent/JP3410207B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-24 DE DE1995110990 patent/DE19510990B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19510990B4 (de) | 2004-07-08 |
| DE19510990A1 (de) | 1995-09-28 |
| JP3410207B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694402A (en) | System and method for structurally testing integrated circuit devices | |
| KR20000053363A (ko) | 데이터 압축에 대한 메모리 테스터 | |
| US4675805A (en) | Method and device for adjusting the PID characteristics of controller compensating networks, particularly in hydraulic pulsing machines | |
| JP3410207B2 (ja) | 不良解析装置のデータ圧縮装置及び方法 | |
| WO1995025960A1 (en) | Method and apparatus for analyzing a waveform | |
| US20020165692A1 (en) | Semiconductor test system monitor apparatus thereof | |
| US6480011B2 (en) | Screening of semiconductor integrated circuit devices | |
| JPH1183923A (ja) | 電子機器検査装置 | |
| JP2001350646A (ja) | 半導体試験システム | |
| JP2650974B2 (ja) | 半導体集積回路の検査方法 | |
| JPH03259758A (ja) | データ収集装置 | |
| KR100202497B1 (ko) | 가정용 디지탈 브이씨알의 데크검사방법 및 장치 | |
| JPH0396872A (ja) | コイル試験方法とその方法に用いる装置 | |
| JP3215600B2 (ja) | Ｉｃ試験装置 | |
| US20060047449A1 (en) | Graphical test development tool for use with automated test equipment | |
| JPH102935A (ja) | Ｉｃ試験装置 | |
| US6757632B2 (en) | Method and apparatus for testing integrated circuits using a synchronization signal so that all measurements are allotted a time slot of the same length | |
| JPH08114654A (ja) | 半導体試験装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JP2000266816A (ja) | 半導体装置の試験方法 | |
| KR960042086A (ko) | 전기 · 전자 부품소자의 품질검사 및 검사데이터 관리시스템 | |
| JPH09127210A (ja) | 半導体テスト装置 | |
| KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
| JPH10246753A (ja) | Ｉｃ試験装置およびそのプログラム記録媒体 | |
| JPH09264924A (ja) | Ｉｃ検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |