JPH07254983A

JPH07254983A - ファクシミリ装置

Info

Publication number: JPH07254983A
Application number: JP7008673A
Authority: JP
Inventors: Mitsuharu Tadauchi; 允晴多々内; Kunio Sato; 国雄佐藤; Keisuke Nakajima; 啓介中島; Nagaharu Hamada; 長晴浜田; Noboru Suemori; 登末森; Takashi Kubo; 隆久保
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-01-24
Filing date: 1995-01-24
Publication date: 1995-10-03
Anticipated expiration: 2012-04-02
Also published as: JP2596398B2

Abstract

(57)【要約】【目的】異なる製品、異なる機種と自由に交信可能なフ
ァクシミリ装置を提供する。【構成】画像読取り手段と，これからのアナログ信号の
歪補正を行い、デジタル信号出力のアナログ信号処理
部，デジタル信号を所定の情報形態に変換するデジタル
信号処理部，各部の動作タイミング設定部，外部制御手
段とデータ，コントロールバスを介して接続されるイン
ターフェイスを備えた画像信号処理手段であり、インタ
ーフェイスは画像信号処理手段の動作を決めるパラメー
タを設定するレジスタ，外部制御手段からの信号に基づ
き上記パラメータをレジスタに書込むコントローラ，デ
ジタル信号処理部に対してデジタル信号を入出力するバ
スバッファを有する画像信号処理手段と，画像信号処理
手段からの画像信号を外部に送信する送信手段と，外部
から画像信号を受信し画像信号処理手段に供給する受信
手段とを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリ装置に係
り、特に光電変換読み取りセンサなどから出力されるア
ナログ画像信号の処理に多様に対応できる画像信号処理
機能を備えたファクシミリ装置に関する。

【０００２】

【従来の技術】ファクシミリ，ＯＣＲ，高機能コピー
機，ハンドスキャナなどのように光電変換読み取りセン
サを備えた製品における画像信号処理は、製品の相違や
機種の相違によってまちまちである。従ってこれらの製
品は、それぞれの画像信号処理に適した専用の画像信号
処理回路を備えており、この画像信号処理回路を別の製
品や機種に適用することができない。

【０００３】ファクシミリの分野においては、 (１) 送信原稿サイズと受信記録紙サイズ及び線密度 (２) 送信原稿と読み取りセンサの相対位置 (３) 読み取りセンサからのイメージ信号の振幅 (４) 性能上（画質上）の設定値などの値によって、画像信号処理態様が相違する。ＣＣ
ＩＴＴ(国際電信電話訪問委員会)の勧告でグループIII
（ＧIII）のファクシミリは、１７２８画素を６本／mm
の線密度（主走査方向）で１ラインずつ画面の左側から
ＭＨ符号あるいはＭＲ符号によって送受信することが標
準モードとして定められている。これは紙幅が２１６mm
のＡ４サイズあるいはレターサイズの原稿を送受信する
ためのものである。しかし実際には、紙幅が２５７mmの
Ｂ４サイズの原稿を送信できる送信機とＡ４サイズの受
信機の交信もある。また線密度に関しても、８本／mmの
ファクシミリばかりではなく、１２本／mm，１６本／mm
あるいは２００本／インチ，２４０本／インチ，３００
本／インチ，４００本／インチなどのファクシミリが製
造あるいは開発されており、これらのファクシミリは自
由に交信できることが望ましい。このためには、各種の
ファクシミリはそれぞれが画像データを縮少，拡張する
機能をもたなければならない。

【０００４】また、市販されているＣＣＤセンサなどの
光電変換読み取りセンサのイメージ信号の出力は、１画
素毎に別チャンネルで出力するもの、１チャンネルで出
力するもの、あるいは波形整形して出力するものなどが
ある。またイメージ信号の振幅も光源の輝度ばらつき，
センサの感度ばらつきによってばらつきが発生し、原稿
濃度によって変化する。これらによりイメージ信号の振
幅は１０倍以上も変化するのでその整合が必要である。

【０００５】また、中間調画像の読み取り方法に、組織
的デイザ法がある。これはイメージ信号をスライスする
レベルをあるパターンに従って１画素毎に切換える方法
である。このパターンの設定、また読み取り時のγ補正
の設定値の決定が必要である。

【０００６】また、ファクシミリは副走査方向の走査ピ
ッチを変化させ、情報量の少ない領域は早送りする機能
をもっている。このため送信すべき原稿の情報量を判定
する線密度判定機能が必要である。

【０００７】更にまた、センサは１画素毎に感度のばら
つきがあり、これを補正する機能が必要である。

【０００８】従来の信号処理回路は、以上のような各機
能に対応する専用の回路構成となっていたので、製品や
機種の相違に対しては、それぞれ新しい処理回路の設
計，製作が必要であった。

【０００９】

【発明が解決しようとする課題】本発明の目的は、異な
る製品または異なる機種と自由に交信することが可能な
ファクシミリ装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成する本発
明の特徴とするところは、画像原稿を読み取り，画像に
対応したアナログ信号を生成する画像読み取り手段と，
画像読み取り手段から入力されるアナログ信号の歪補正
を行い、デジタル信号として出力するアナログ信号処理
部と，デジタル信号を所定の情報形態に変換するデジタ
ル信号処理部と，各部の動作タイミングを設定するタイ
ミング設定部と，外部制御手段とデータバス及びコント
ロールバスを介して接続されるインターフェイスをそれ
ぞれ具備した画像信号処理手段であって、インターフェ
イスは、この画像信号処理手段の動作モードまたは各種
コマンドまたは各種のパラメータ値がアドレスに対応し
て設定されるレジスタと、外部制御手段から供給される
アドレスデータに基づいて、動作モードまたは各種コマ
ンドまたは各種のパラメータ値をレジスタに書き込みを
行うコントローラと，デジタル信号処理部からの出力デ
ジタル信号を外部制御手段に出力、または外部制御手段
からの信号を入力するバスバッファとを備えた画像信号
処理手段と，画像信号処理手段から出力され、外部制御
手段を介して供給される画像信号を外部に送信する送信
手段と，外部から伝送される画像信号を受信し、外部制
御手段を介して画像信号処理手段に供給する受信手段と
を有するファクシミリ装置にある。

【００１１】

【作用】製品または機種が異なっても、画像信号処理手
段内部のレジスタの値を変化させるのみで対応できるの
で、種々の製品または機種と自由に交信することができ
る。

【００１２】

【実施例】以下、本発明の一実施例について詳細に説明
する。図１は本発明によるファクシミリ装置におけるプ
ロセッサ１０とその周辺の回路構成の一例である。

【００１３】１はアナログ信号処理部、２はディジタル
信号処理部、３はラインメモリ、４はセンサドライバイ
ンターフェイス（センサＩ／Ｆ）、５はタイマ部、６は
シーケンサ部、７はμＣＰＵインターフェイス（μＣＰ
ＵＩ／Ｆ）部、８はμＣＰＵである。

【００１４】本発明のファクシミリ装置におけるプロセ
ッサは１チップの信号処理プロセッサＬＳＩ１０として
作られ、このＬＳＩはアナログ信号処理部１，ディジタ
ル信号処理部２，センサＩ／Ｆ４，タイマ５，シーケン
サ６，μＣＰＵＩ／Ｆ７を備える。

【００１５】センサ（ＣＣＤラインセンサなど）を駆動
するためのタイミンング信号をセンサＩ／Ｆ４で発生
し、上記タイミング信号に同期したアナログのイメージ
信号をアナログ信号処理部１に入力する。アナログ信号
処理部１は特願昭55−60565 号に記載されたものとほぼ
同じである。このアナログ信号処理部１は光学系、例え
ばレンズや光源などに起因する信号歪特性を記憶してお
くことによって、センサから入来するイメージ信号を正
しくディジタル化する。上記ディジタル化されたイメー
ジ信号はディジタル信号処理部２に入力する。ディジタ
ル信号処理部２では、上記ディジタル信号をファクシミ
リ等の装置に必要な情報形態に変換し、μＣＰＵＩ／Ｆ
７を通してμＣＰＵ８のバスラインへ送出したり、シリ
アル情報として出力する。

【００１６】ディジタル信号処理部２のもつ機能として
は、主走査方向及び副走査方向の線密度変換（主に縮
少）あるいは前記した線密度判定などがある。副走査方
向の線密度を変換するためには、前ラインあるいは前々
ラインの情報を記憶しておく必要がある。ラインメモリ
３はこのために接続される。

【００１７】ディジタル信号処理部２ではμＣＰＵ８の
バスラインからの情報をμＣＰＵＩ／Ｆ７を通して受け
取り、シリアル情報として出力することも可能である。
これにより、ファクシミリ等の信号受信時にデータを記
録装置に出力するためのインターフェイスの役割をはた
すことができる。

【００１８】タイマ５はセンサ駆動のくり返し時間を定
めたり、センサからのイメージ信号のうち有効部分を切
り出したりするためのタイミング信号等を発生する。

【００１９】シーケンサ６はこのプロセッサ全体を動作
させるためのタイミング信号等を発生する。

【００２０】図２は図１に示したＬＳＩ１０のブロック
構成図をより詳細に記した一実施例である。

【００２１】１１はサンプルホールド回路、１２はピー
クホールド回路、１３はＡ／Ｄ・Ｄ／Ａ変換回路、１４
は差分変復調回路、１５はＲＡＭ、１６はＡ／Ｄ変換回
路の各回路ブロックで、これらはアナログ信号処理部１
に相当する。２１は主走査線密度変換回路、２２はアド
レスカウンタ、２３はビデオバスバッファ、２４は副走
査線密度変換回路、２５は線密度判定回路、２６はシリ
アル出力回路、２７はラツチ回路の各回路ブロックで、
これらはディジタル信号処理部２に相当する。３１はＲ
ＡＭで歪特性信号を記憶する。７１はコントローラ、７
２はシステムバスバッファ、７３はレジスタで、これら
はμＣＰＵＩ／Ｆ７を構成する。９１はμＣＰＵ８のコ
ントロールバス、９２はデータバスである。９３はシス
テムバスでシステムバスバッファを通してデータバス９
２に接続されている。９４はビデオバスである。

【００２２】図３は図２に示す各ブロックに関する動作
タイムチャートである。図３を参照して図２に示すプロ
セッサ１０の動作を説明する。

【００２３】本プロセッサ１０はμＣＰＵ８のプログラ
ムに従ってレジスタ７３にデータを書き込むことで、動
作モードが定められ、かつ動作の開始，停止などを行う
ことができる。本プロセッサ１０の動作の一例を以下に
述べる。

【００２４】まず、μＣＰＵ８はレジスタやカウンタな
どをリセット（セット）するために、リセット信号（Ｒ
ＥＳＥＴ）を本プロセッサ１０に入力する。その後コン
トローラ７１を通して、レジスタ７３を設定し本プロセ
ッサの動作モードを決める。次に、同じレジスタ７３の
中にあるワークイネープルレジスタを書き換える。即ち
プロセッサイネープル信号（ＰＲＣＥ）を立てることに
よって、本プロセッサ１０はすでに定められたモードの
動作を開始する。この時、まずセンサＩ／Ｆ４からセン
サ駆動パルスが始めて発生する。最初に入力されるイメ
ージ信号は通常正しい読み取りデータにはなり得ない。
複数回センサを駆動した後、レジスタ７３にあるピーク
ホールドイネープル信号（ＰＥＡＫＥ）を立てる。これ
によりピークホールド回路１２の動作を開始し、イメー
ジ信号の白の最大値（図３のタイムチャートでは最少
値；センサからのイメージ信号は白信号が下側に出力す
る。）を検出する。なお、サンプルホールド回路１１は
ＰＲＣＥ信号が出力された時点で動作を開始する。次
に、１ラインに渡って白の情報を読み取り、この白のイ
メージ情報に含まれる信号歪量をＲＡＭ１５に記憶す
る。このための信号歪記憶指令信号（ＷＣＯＭ）はレジ
スタ７３を書き換えることによって立てる。

【００２５】ＣＣＤラインセンサを用いた場合、レンズ
の周辺光量低下，光源のむら、あるいはセンサ自体の感
度のばらつきなどが原因となって、上記信号歪は図３に
示すような形状なることが多い。この信号歪を一般には
シェーディング波形と呼んでいる。

【００２６】ＷＣＯＭ信号が立つと、サンプルホールド
回路１１の出力であるイメージ信号の初期値を検出する
ため、複数回（本実施例では２３回）のセンサ駆動をく
り返す。Ａ／Ｄ・Ｄ／Ａ変換回路１３で初期値（イメー
ジ信号の始まりの複数画素、本実施例では８画素に於け
る最初値；黒よりの出力値）を検出する。次のイメージ
信号（２４回目）時にＡ／Ｄ・Ｄ／Ａ変換回路１３で、
追従比較方式によるＡ／Ｄ変換を実行し、かつ差分変復
調回路１４で、差分信号に変調する。そして、この差分
信号をＲＡＭ１５に記憶する。

【００２７】なお、Ａ／Ｄ・Ｄ／Ａ変換回路１３のリフ
ァレンス電圧にピークホールド回路１２の出力電圧を用
いることによって、センサからのイメージ信号の出力振
幅のばらつきに対する補正を行う。

【００２８】また、イメージ信号の１画素ごとの感度を
補正するモードを指定するワークイネーブルレジスタ
（図２６に示すレジスタの１つ）の第０ビットである各
画素補正感度補正モード指定ビット（ＡＡＤＪ）に１が
設定されている場合、イメージ信号の２５回目に、１画
素ごとの歪信号をアナログ信号処理部１で作成し、これ
をビデオバスを通してＲＡＭ３１に記憶する。ＲＡＭ３
１は本ＬＳＩプロセッサ１０の外部に接続する。

【００２９】その後画像情報を含んだイメージ信号がセ
ンサより入力すること、このイメージ信号はサンプルホ
ールド回路１１で波形整形され、ピークホールド回路１
２でピーク値が検出される。このピーク値がＡ／Ｄ・Ｄ
／Ａ変換回路１３のリファレンス電圧とされる。ＲＡＭ
１５から読み出された信号は差分変復調回路１４で復調
され、Ａ／Ｄ・Ｄ／Ａ変換回路１３でＤ／Ａ変換され
て、シェーディング波形信号を再生する。再生されたシ
ェーディング波形信号はＡ／Ｄ変換回路１６のリファレ
ンス電圧として入力される。この結果、Ａ／Ｄ変換回路
１６から歪のないディジタル信号を出力することができ
る。

【００３０】なおイメージ信号の１画素ごとの感度補正
を実行する場合も、センサからのイメージ信号と同期し
てＲＡＭ３１を読み出し、その出力をＡ／Ｄ・Ｄ／Ａ変
換回路１３でＤ／Ａ変換し、各画素ごとの歪を再生す
る。Ａ／Ｄ変換回路１６のリファレンス電圧に各画素ご
との歪みを入力することによって補正を行う。

【００３１】感度補正したディジタルのイメージ信号
は、ディジタル信号処理部２に入力され、上記ディジタ
ルイメージ信号に同期して信号処理を施され、μＣＰＵ
Ｉ／Ｆ７のシステムバスバッファ７２を介してμＣＰＵ
８に出力される。または、シリアル出力回路２６でシリ
アル信号に変換されて本プロセッサ１０の外部に出力さ
れる。

【００３２】本プロセッサ１０において、Ａ／Ｄ変換回
路１６はその出力が多値（４ピットのパイナリ）のモー
ドと２値のモードに区分される。前記のデイザ法による
中間調情報の出力は、２値のモードに含まれる。

【００３３】多値のモードでは４ピットのパイナリ信号
を２画素分まとめて８ピットにし、ラインメモリ３に出
力することができる。この時センサの１画素ごとの補正
した情報を、ラインメモリ３に出力することも可能であ
る。

【００３４】２値のモードでは、その出力を主走査線密
度変換回路２１に入力し、レジスタ７３の中に定められ
た動作で線密度変換を実行しビデオバスバッファ２３を
通してラインメモリ３に記憶する。この時ラインメモリ
３のアドレス信号を本プロセッサ１０内のアドレスカウ
ンタ２２で発生する。主走査線密度変換回路２１から出
力される現ラインの２値データと同期してラインメモリ
３から読み出された前ライン及び前々ラインの２値デー
タを副走査線密度変換回路２４に入力する。副走査線密
度変換回路２４はレジスタ７３からの指示に従って線密
度変換動作を実行する。その結果はシステムバスバッフ
ァ７２を通してμＣＰＵ８に出力される。

【００３５】タイマ５は、センサ駆動の周期や、本プロ
セッサ１０から出力するディジタルイメージ信号の有効
部分の切り出し制御を行う。またシーケンサ６は、これ
まで述べてきた動作を実行するのに必要なタイミング信
号などを発生する。

【００３６】以下、図２の回路ブロックについて詳細に
説明する。

【００３７】図４はサンプルホールド回路１１の回路図
の概要である。図５は図４の各部のタイムチャートであ
る。図６はレジスタ７３から図４に示すサンプルホール
ド回路１１の各回路へ入力する信号に関するレジスタ割
付けをまとめたものである。１１０はデコーダＴｒ
Ｃ₁，ＴｒＣ₂，ＴｒＳ₁，ＴｒＳ₂，ＴｒＳ，ＴｒＣ，Ｔ
ｒＩ₁，ＴｒＩ₂，ＴｒＩＯはＭＯＳトランジスタであ
る。実際のＬＳＩではＣ−ＭＯＳ(コンプリメンタリＭ
ＯＳ)を用いているが、図示を簡単にするため単一のＭ
ＯＳで代表させている。ゲート入力がハイレベルのとき
上記ＭＯＳトランジスタはオン状態となるような正論理
である。ＡＮＤＳ１,ＡＮＤＳ２,ＡＮＤＣ１，ＡＮＤＣ
２はアンドゲート、ＩＮ１はインバータ、ＯＰ−Ｓはオ
ペアンプ、Ｃ₁，Ｃ₂，Ｃ₃はコンデンサである。イメー
ジ信号１（Image Sig.１）とイメージ信号２（Image Si
g.２）はセンサからの入力信号、Ｖ_BLは黒レベルを示す
直流電圧で、外部より入力する。イメージ信号出力（Im
age Sig.０）はサンプルホールドした出力信号である。

【００３８】デコーダ１１０の出力Ｒ１１１，Ｒ１１
２，Ｒ１１３，Ｒ１１４，Ｒ１１５，Ｒ１１６，Ｒ１１
７，Ｒ１１８，Ｒ１１９の信号によって本回路の回路動
作が定まる。これらの信号はレジスタ７３の３ピットの
レジスタＳＭＤ０，ＳＭＤ１，ＳＭＤ２をデコーダ１１
０でデコードすることによって得ることができる。上記
入力信号Ｒ１１１〜１１９は図６のように定められる。
サンプルホールド回路１１は６つのモードで動作する。
第１のモードは１チャンネル化された出力をもつセンサ
からのイメージ信号をImage Sig.１として入力し、図５
(１)のごとき波形にて、サンプルホールドし、かつ黒レ
ベルをＶ_BLにおさえる。オペアンプＯＰ−Ｓの出力をサ
ンプルホールドしたイメージ信号出力（Image Sig.０）
として出力する。なお図５でφ_B1はサンプリングパル
ス、φ_C1はイメージ信号の黒レベルを電圧Ｖ_BLに合致さ
せるためのクランプパルスである。

【００３９】第２のモードは第１のモードと同様に動作
させるが、ＭＯＳトランジスタＴｒＩＯをハイ・インピ
ーダンスにして、サンプルホールドされた信号をイメー
ジ信号出力（Image Sig.０）として出力しない。

【００４０】第３のモードは、２チャンネルのセンサ出
力をImage Sig.１，２として入力し、図５(２)のごとき
タイミングで、サンプルホールドと黒レベルクランプを
実行する。φ_S2はサンプリングパルス、φ_C2はクランプ
パルスである。このときサンプルホールド信号はImage
Sig.０に出力される。

【００４１】第４のモードは第３のモードと同様である
が、サンプルホールドしたイメージ信号（Image Sig.
０）を出力しない。

【００４２】第５のモードは外部回路でサンプルホール
ドしたイメージ信号をイメージ信号１の端子からオペア
ンプＯＰ−Ｓに入力されるモードで、Image Sig.２の端
子から外部回路にサンプリングパルスφ_Sを与え、Imag
e Sig.０の端子から外部回路にクランプパルスφ_Cを与
える。φ_Sは図５(１)のφ_S1、φ_Cは同図５(１)のφ_C1
と同一信号である。

【００４３】第６のモードは第５のモードと同じように
φ_S，φ_Cを出力し、Image Sig.１のイメージ信号をその
ままイメージ信号（Image Sig.）として、本プロセッサ
１０の内部に供給するモードである。

【００４４】図７はピークホールド回路１２の詳細な回
路ブロックの一例である。１２０はカウンタ、１２１は
デコーダ、１２２はバススイッチ、１２３はディジタル
コンパレータ、ＡＮＰ１〜３はアンドゲート、ＩＮＰ１
〜３はインバータ、ＴｒＰＯ，ＴｒＰＰ，ＴｒＰＩ及び
ＴｒＰｏ〜ｎ（本実施例ではｎ＝２５５）はＭＯＳトラ
ンジスタで正論理で記述する。ＣＯＭＰＰはアナログコ
ンパレータ、ＯＰ−２はオペアンプ、ＲーＰは抵抗スト
リングである。

【００４５】図８は図７に示すピークホールド回路１２
の動作を説明するためのタイムチャートである。センサ
スタート信号φ_TGに同期してイメージ信号（Image Sig.
０）が入力する。この時カウンタ１２０がリセットされ
ているとすれば、デコーダ１２１はＭＯＳトランジスタ
ＴｒＰＯを選択する。従ってオペアンプＯＰ−２の出力
ＰＥＡＫはＶボルトを示す。(但し、レジスタ７３から
の入力信号APEAKE はロウレベルとする。）次に、タイ
マ５からの信号ＰＡＰＷがハイレベルになると、アナロ
グコンパレータＣＯＭＰＰの出力信号が反転するまで、
カウンタ１２０はＵＰモードで駆動される。その結果、
イメージ信号（Image Sig.０）のピーク値（白ピーク）
がオペアンプＯＰ−２の出力ＰＥＡＫに得られる。（但
し、レジスタ７３の出力ＰＥＡＫＥはロウレベル）セン
サスタート信号φ_TGがダウンクロック（DOWNCLK）に入
力され、ピーク値が１抵抗ストリング分だけ下がる。

【００４６】抵抗ストリングＲーＰは次式で表わされる
ように各ノードの電圧を定めている。

【００４７】

【数１】

【００４８】即ちＶｏ〜Ｖｎまでが等比級数となる。こ
れは、イメージ信号ピーク値の大小にかかわらず、一定
の割合の量子化誤差にするためである。

【００４９】本ＬＳＩ１０では、Ｖ_BL電圧は外部からの
入力信号で最大３.５Ｖまで許容する。今Ｖ_BL＝３.５
ＶとするとＶ₀＝３.４Ｖ，Ｖ₂₅₅＝１.５Ｖに設定され
る。この間を数１に従って区分すると、イメージ信号の
ピーク値出力ＰＥＡＫの量子化誤差は１.１％以下にな
る。

【００５０】カウンタ１２０の出力信号はバススイッチ
１２２を通して、システムバス９３に与えられる。これ
によりμＣＰＵ８はカウンタ１２０の出力信号を読み取
ることができる。またμＣＰＵ８からレジスタ７３にＰ
ＥＡＫ０〜７の信号を書き込み、この値をカウンタ１２
０にロードすることによって、ピーク値出力ＰＥＡＫを
一定値に設定することもできる。

【００５１】レジスタ７３に書き込まれたＰＤＭ２〜７
の値とカウンタ１２０のＱ₂〜Ｑ₇の値をディジタルコン
パレータ１２３で比較し、カウンタ１２３の出力がＰＤ
Ｍ２〜７の値より小さくなった時、カウンタ１２３のイ
ンクリメントを止めることができる。即ち、ＰＤＭ２〜
７の値よりピーク値出力ＰＥＡＫが下がらないようにす
ることができる。これは、黒原稿を読み取る場合、ピー
ク値出力ＰＥＡＫが黒レベルまで追従してしまうのを防
ぎ、黒情報を黒として検出するために必要である。

【００５２】レジスタ７３の出力ＰＥＡＫＥをハイレベ
ルにすると、カウンタ１２０の動作が止まり、ピーク値
出力ＰＥＡＫは一定の値を保持する。またＡＰＥＡＫＥ
をハイレベルにすると、抵抗ストリングＲーＰの選ばれ
た電圧がＰＥＡＫＯに出力されると同時にＰＥＡＫＩに
入力した電圧がＰＥＡＫ信号としてＡ／Ｄ・Ｄ／Ａ変換
回路１３に出力される。

【００５３】ディジタルコンパレータ１２３の出力ＦＬ
ＥＸＧはレジスタ７３に入力されイメージ信号のピーク
値がＰＤＭ２〜７で設定した値より低いか高いかをμＣ
ＰＵ８に知らせることができる。この機能を用いるのと
光源の輝度低下などμＣＰＵ８で判断することができ
る。

【００５４】図９はＡ／Ｄ・Ｄ／Ａ変換回路１３の詳細
な回路ブロックの一例である。

【００５５】１３０はカウンタ、１３１は加算回路、１
３２，１３３はデコータ、１３４は初期値レジスタであ
る。この初期レジスタ１３４は、図２６のレジスタ名称
欄に示される初期値設定レジスタＦＤ０〜ＦＤ７の出力
をラッチする。１３５はバススイッチ、Ｒ−Ａは抵抗ス
トリング、ＴｒＡｏ〜ｎ′，ＴｒＡＨ，ＴｒＡＳ，Ｔｒ
ＡＡはＭＯＳトランジスタ、ＣＯＭＰＡはコンパレー
タ、ＯＰ３〜４はオペアンプである。

【００５６】図１０は図９に示すＡ／Ｄ・Ｄ／Ａ変換回
路１３の動作を説明するためのタイムチャートである。

【００５７】Ａ／Ｄ・Ｄ／Ａ変換回路１３がＡ／Ｄ変換
動作をするのは図３で説明したように、シェーディング
波形書き込み指令ＷＣＯＭが立った時である。その時、
まずタイマ５よりＳＭＳＫ信号を入力し、ＳＭＳＫから
８画素分のイメージ信号の立上りを初期値として検出す
る。この動作はカウンタ１３０は８画素分のゲート信号
（シーケンサ６にて作る。）を与え図７のピークホール
ドと同様な動作を実行すればよい。この時にカウンタ１
３０出力を初期値レジスタ１３４にラッチする。初期値
レジスタ１３４にはシステムバス９３を通して、μＣＰ
Ｕ８から書き込むこともできるし、読み出すことも可能
である。

【００５８】初期値が定まると、その値がデコーダ１３
２に出力される。ＭＯＳトランジスタＴｒＡｏ〜ＴｒＡ
ｎ′のどれか１つが選択されてオン状態となり、その出
力電圧とイメージ信号Image Sig.０がコンパレータＣＯ
ＭＰＡで比較される。コンパレータＣＯＭＰＡの出力に
応じてカウンタ１３０がインクリメントまたはデクリメ
ントをくり返し、オペアンプＯＰ−３とＯＰ−４の出力
にはシェーディング波形が出力される。即ち、このＡ／
Ｄ変換動作はいわゆる追従比較形Ａ／Ｄ変換方式と呼ば
れるものである。コンパレータＣＯＭＰＡの出力が差分
変復調回路１４に出力される。

【００５９】次に、イメージ信号Image Sig.０が入力す
ると、これに同期してＡ／Ｄ・Ｄ／Ａ変換回路１３はＤ
／Ａ変換動作を行う。差分変復調回路１４から復調され
た復調信号がカウンタ１３０に入力されると、書き込み
時にコンパレータＣＯＭＰＡの出力で制御されたと同様
の動作をする。その結果、ほぼシェーディング波形をオ
ペアンプＯＰ−３とＯＰ−４の出力信号ＤＡＯ，ＯＰ４
−０として再生することができる。

【００６０】抵抗ストリングＲ−Ａの各ノードの電圧Ｖ
ｏ〜Ｖｎ′（ｎ′＝１２７）は抵抗ストリングＲ−Ｐで
求めた数１と同様に表わされ、等比級数になっている。
また、抵抗ストリングＲ−Ａの両端にはピークホールド
回路１２の出力信号ＰＥＡＫとＶ_BLが与えられ、ＰＥＡ
Ｋ−ＶｏとＶｏ−Ｖ_BLの電圧比は６：４に設計されてい
る。即ちシェーディング波形はピーク値に対して６０％
まで追従して、補正することが可能である。

【００６１】レジスタ７３からの信号ＡＤＭＯＤＥ０，
１によって、デコーダ１３３の出力が定まり、その結
果、このＡ／Ｄ・Ｄ／Ａ変換回路１３は図１１に示す３
つのモードで動作する。

【００６２】第１と第３のモードでは図９のトランジス
タＴｒＡＡがオン状態にある。その結果、オペアンプＯ
Ｐ−４の出力ＯＰ４−０には、再生されたシェーディン
グ波形が出力される。

【００６３】第２のモードではトランジスタＴｒＡＳが
オンする。第４のモードではトランジスタＴｒＡＨがオ
ンし、それぞれ入力端子ＳＬＩＣＥ，ＨＴＯＮＥからの
入力信号がオペアンプＯＰ４に入力され、インピーダン
ス変換された信号がＯＰ４−０に出力される。出力ＯＰ
４−０の信号はＡ／Ｄ変換回路１６に入力される。

【００６４】第１と第３のモードは、Ａ／Ｄ・Ｄ／Ａ変
換回路１３では全く同一の動きをするが、Ａ／Ｄ変換回
路１６において異なったモードになる。

【００６５】図１２は差分変復調回路１４及びＲＡＭ１
５の回路ブロックの一例である。

【００６６】１４１は差分変復調回路、１４２は差分復
調回路、１４３はバススイッチである。

【００６７】図３のタイミングチャートにあるシェーデ
ィング波形記憶時には、Ａ／Ｄ・Ｄ／Ａ変換回路１３の
コンパレータＣＯＭＰＡの出力を入力し、差分変調回路
141を動作させ、差分データをバイナリ信号としてＲＡ
Ｍ１５に記憶する。差分変復調回路１４１はアップダウ
ンカウンタを用いて構成される。上記シェーディング波
形記憶時以外はＲＡＭ１５からのデータを差分復調回路
１４２に受け、差分値をほぼ直線で近似するような復調
信号を発生する。

【００６８】ＲＡＭ１５の内容はバススイッチ１４３，
システムバス９３，バスバッファ７２、図２６のレジス
タ名称欄に示されるシェーディング波形レジスタＳＤ０
〜ＳＤ７をそれぞれを通してμＣＰＵ８に知らせること
ができる。またμＣＰＵ８から図２６のレジスタ名称欄
に示すシェーディング波形レジスタＳＤ０〜ＳＤ７に書
き込むことによりＲＡＭ１５にシェーディングデータを
書き込むことも可能である。

【００６９】図１３はＡ／Ｄ変換回路１６の詳細な回路
ブロックの一例である。

【００７０】１６１はデコーダ、１６２はパイナリエン
コーダ、１６３は４−８ピット変換デコーダ、１６４は
セレクタ、１６５はデイザパターン用ＲＡＭ、１６６は
デコーダ、１６７はγ補正用ＭＯＳトランジスタ群、１
６８は切換スイッチ、ＯＰ５はオペアンプ、ＣＯＭＰＡ
Ｄｏ〜ｎはコンパレータ（本ＬＳＩではｎ＝１５）、Ｒ
−ＡＤ１，２は抵抗ストリングである。ＴｒＡＤｏ〜ｎ
はＭＯＳトランジスタである。

【００７１】このＡ／Ｄ変換回路１６は並列に接続され
たコンパレータＣＯＭＰＡＤｏ〜ｎによりフラッシュタ
イプのＡ／Ｄ変換を行う。まずＡ／Ｄ変換を行う範囲は
次のようにして定める。Ａ／Ｄ・Ｄ／Ａ変換回路１３の
オペアンプＯＰ４の出力ＯＰ４０と外部からの直流電圧
Ｖ_DAL(通常Ｖ_DAL＝Ｖ_BL)を抵抗ストリングＲ−ＡＤ１で
分圧する。分圧値はレジスタ７３からの信号ＤＡＬ０〜
３をデコーダ１６６でデコードし、ＴｒＡＤｏ〜ｎの１
つを選択することによって得られ、オペアンプＯＰ５で
インピーダンス変換された出力になる。

【００７２】本ＬＳＩ１０の信号ＤＡＬ０〜３は４ピッ
トのパイナリ信号である。以上より抵抗ストリングＲ−
ＡＤ２のリフアレンス電圧はオペアンプＯＰ４の出力Ｏ
Ｐ40とオペアンプＯＰ５の出力ＯＰ５０で定められる。

【００７３】また、オペアンプＯＰ４，ＯＰ５の出力Ｏ
Ｐ４０，ＯＰ５０の電圧をリニアに区分してコンパレー
タＣＯＭＰＡＤｏ〜ｎに入力するのではなく、よりよい
画質を得るために、本ＬＳＩ１０では８通りのγ補正
（リニアも含む）ができる。このγ補正の値はレジスタ
７３の出力γＣＯＮＴ０〜２をデコーダ１６１でデコー
ドしてγ補正用ＭＯＳトランジスタ群１６７を制御する
ことによって選択できる。

【００７４】コンパレータＣＯＭＰＡＤｏ〜ｎ−１の出
力はパイナリエンコーダ１６２によって４ピットのパイ
ナリ信号に変換され、更に４−８ピット変換回路１６３
にて４ピットを２つ並べた形の８ピット信号に変換され
る。この８ピット信号はビデオバス９４に接続される。

【００７５】またレジスタ７３からの出力ＳＬＩＣＥ０
〜３とディザパターンＲＡＭ１６５の出力を選択してセ
レクタ１６４に与える切換スイッチ１６８は、レジスタ
７３の出力ＡＤＭＯＤＥ０と１の組合せによって制御さ
れる。この制御は表２のモードと対応し、モード１，２
は２値データ、モード３，４はディザ信号を出力する。
２値データを出力する場合、４ピットＳＬＩＣＥ信号に
よってセレクタ１６４を駆動し、コンパレータＣＯＭＰ
ＡＤｏ〜ｎの出力のうち１つを２値データＰＤＡＴＡと
する。ディザを出力する場合には、システムバス９３を
通してμＣＰＵ８から書き込まれたＲＡＭ１６５の内容
に応じたスライスレベルでスライスした２値データＰＤ
ＡＴＡを出力することができる。ＲＡＭ１６５は４×４
のマトリックスに４ピットの情報（計６４ピット）を記
憶するものである。ＲＡＭ１６５に入力する情報によ
り、任意のディザパターンでイメージ信号を読み取るこ
とができる。

【００７６】図１４は主走査線密度変換回路２１の詳細
な回路ブロックの一例である。

【００７７】線密度変換指令パルス発生回路はｍ／(ｍ
＋１)指令発生回路２１１と(ｍ−１)／ｍ指令発生回路
２１２から成る。２１３はセレクタ、２１４は線密度演
算回路、２１４Ａ，２１４Ｂ，２１４Ｃはシフトレジス
タ、２１５はセレクタ、２１６，２１７はカウンタ、２
１８はセレクタ、２１９はシリアルパラレル変換回路で
ある。ＡＮＤＥはアンドゲートである。

【００７８】レジスタ７３から、ｍの値が３ピットのパ
イナリ信号ｍ０，ｍ１，ｍ２としてｍ／(ｍ＋１）指令
発生回路２１１と（ｍ−１)／ｍ指令発生回路２１２に
与えられる。Ａ／Ｄ変換回路１６で発生した２値データ
ＰＤＡＴＡに同期したクロックＣＣＫの（ｍ＋１）回に
対し１回のパルスをｍ／(ｍ＋１)指令発生回路２１１で
発生する。同様に(ｍ−１)／ｍ指令発生回路２１２では
クロック信号ＣＣＫのｍ回に１回のパルスを発生する。
今、（ｍ＋１）回に１回のパルスをＮ₁回，ｍ回に１回
のパルスＮ₂回くり返したとすれば、（ｍ＋１)Ｎ₁＋ｍ
Ｎ₂回のクロックパルスＣＣＫの間に（Ｎ₁＋Ｎ₂）回の
パルスが発生する。このパルスの発生時の２値データＰ
ＤＡＴＡを削減すれば、次式で表わされる線密度変換
（縮少）が行われることになる。

【００７９】

【数２】

【００８０】次に(ｍ＋１)Ｎ₁＋ｍＮ₂回のクロックパル
スＣＣＫの間に発生する(Ｎ₁＋Ｎ_２）回のパルスに同期
した２値データＰＤＡＴＡのみを有効データとすれば、
縮少率Ｐ_２は次式になる。

【００８１】

【数３】

【００８２】逆に、（ｍ＋１)Ｎ₁＋ｍＮ₂回のクロック
パルスＣＣＫの間に発生する（Ｎ₁＋Ｎ₂）回のパルス
の発生期間に２値データＰＤＡＴＡを増加すれば拡大が
可能になる。この拡大率Ｑは次式になる。

【００８３】

【数４】

【００８４】上記Ｎ₁＋Ｎ₂の値をレジスタ７３のｋ₀〜
ｋ₃の４ピットのバイナリ信号で与え、これをカウンタ
２１７のロード信号とする。またレジスタ７３の信号ｌ
₀〜ｌ₁₅を例えばＮ₁をハイレベル，Ｎ₂をロウレベルと
してセレクタ２１８に入力する。

【００８５】例えばＮ₁＝４，Ｎ₂＝５とするとｋ₀〜ｋ₃
に“９”をパイナリ信号で与える。そしてｌ₀〜ｌ₈には
ｌ₀＝０，ｌ₁＝１，ｌ₂＝０，ｌ₃＝１，ｌ₄＝０，ｌ₅＝
１，ｌ₆＝０，ｌ₇＝１，ｌ₈＝０（１：ハイレベルでｍ
／(ｍ＋１）のパルス、０：ロウレベルで(ｍ＋１)／ｍ
のパルスをセレクタ２１３で選ぶと仮定する。）を与え
る。これによりｌ₀〜ｌ₈の信号がくり返しセレクタ２１
３に与えられ、ｍ／（ｍ＋１)と(ｍ＋１)／ｍの出力パ
ルスが順次、ＴＭＳＫ信号として得られる。

【００８６】数１，数２，数３，数４より

【００８７】

【数５】

【００８８】の範囲の縮少・拡大が可能である。

【００８９】Ｐ₁とＰ₂はレジスタ７３のＬＤＣＭ信号に
よって区分される。Ｐ₁とＰ₂の関係はＴＭＳＫ信号が互
いに逆極性になっているにすぎない。

【００９０】上記ＴＭＳＫ信号によって縮少演算回路２
１４とレジスタ２１４Ａ〜Ｃが縮少処理を実行する。レ
ジスタ７３で与えられた２ピットの信号ＬＤＬによっ
て、図１５に示すような演算を実行しながら２値データ
ＰＤＡＴＡを削減し、縮少（線密度変換）処理を実行す
る。２ピットの信号ＬＤＬはＡ〜Ｄまで４ヶ設定するこ
とができ、演算を順次切換えることも可能である。

【００９１】縮少されたデータはシリアル−パラレル変
換回路２１９によって８ピットの信号に変換されてビデ
オパス９４に出力される。

【００９２】数３で表わされる拡大率Ｑ₁，Ｑ₂はＴＭＳ
Ｋ信号をシリアル出力回路２６に与えることによって達
成できる。但し、２値データＰＤＡＴＡを拡大して出力
することはできない。拡大に関しては後述する。

【００９３】図１６は副走査線密度変換回路２４及びビ
デオバスまわりの回路ブロックの一例である。

【００９４】２４０は副走査線密度演算回路、２４１Ａ
〜Ｃは、８ピットのラッチ回路で、これらは副走査線密
度変換回路２４を構成する。９４Ａはビデオリードバ
ス、９４Ｂはビデオライトバス、９４１，９４４,９４
５はセレクタ、９４２,９４３はラッチ回路、９４６は
バススイッチである。

【００９５】図１６の回路はレジスタ７３のＶＭＯＤＥ
０，１の２ピットの信号により図１７に示すような４つ
のモードで動作する。

【００９６】第１のモードはセレクタ９４４，９４１及
びラッチ回路９４２によってＡ／Ｄ変換回路１６の多値
情報，４−８変換回路１６３の出力をビデオリードバス
94Ａに出力する。上記多値情報はアドレスカウンタ２２
からのアドレス信号のもとにメモリ３に書き込まれる。

【００９７】第２のモードでは主走査線密度変換回路２
１からの２値データがセレクタ944，ラッチ回路９４
２，セレクタ９４１を通して、ビデオリードバス９４Ａ
に出力され、同時にラッチ回路２４１Ｃに現ラインのデ
ータとしてラッチされる。ビデオリードバス９４Ａの出
力信号はラインメモリ３に記憶される。そして前ライン
及び前々ラインのデータをラインメモリ３から読み出
し、それぞれラッチ回路２４１Ｂと２４１Ａにラッチす
る。演算回路２４０では８画素の２値データを同時に演
算する。演算回数２４０はレジスタ７３のＳＳＭＯＤＥ
０と１によって図１８に示す３つの演算を実行し、その
結果をラッチ回路９４３に出力する。ラッチ回路９４３
のデータはラインメモリ３の前々ラインに記憶される。
ラッチ回路２４１Ａにラッチされた前々ラインのデータ
はすでに演算回路２４０で演算された結果で、これはセ
レクタ９４バススイッチ９４６を通してシステムバス９
３に出力される。そしてμＣＰＵ８のデータバス９２に
読み出すことができる。この第２のモードでは、センサ
の各画素ごとの感度を補正することはできない。

【００９８】第３のモードは、センサの各画素ごとの歪
感度を補正し、かつ主走査線密度変換回路２１を通し
て、主走査方法のみ縮少したデータμＣＰＵ８のデータ
バス９２に出力する。主走査線密度変換回路２１からの
２値データをセレクタ９４４，ラッチ回路９４２を通し
て、セレクタ９４５に入力する。上記２値データをセレ
クタ９４５で選び、バススイッチ９４６でシステムバス
９３に出力する。そしてμＣＰＵ８のデータバス９２に
出力する。

【００９９】第４のモードは主走査線密度変換回路２１
で縮少されない２値データをセレクタ９４４，ラッチ回
路９４２，セレクタ９４１を通して、ビデオリードバス
94Ａ及びラッチ回路２４１Ｃに与える。そして副走査線
密度演算されたデータをセレクタ９４５，バススイッチ
９４６，バスバッファ７２を通して、データバス９２に
出力する。この時、センサの各画素ごとの感度補正は可
能である。

【０１００】以上、第３と第４のモードは本ＬＳＩ１０
への入力クロック信号ＣＬＫに対し１／４の周波数でセ
ンサを駆動する場合にのみ動作可能である。後述するが
センサ駆動には上記クロック信号ＣＬＫの１／２と１／
４の２通りがある。

【０１０１】アドレスカウンタ２２はラインメモリ３と
ＲＡＭ３１のアドレス信号を発信する。

【０１０２】図１９はシリアル出力回路２６の詳細な回
路ブロックの一例である。

【０１０３】２６１は８ピットのパラレルインシリアル
アウトのシフトレジスタ、２６２はカウンタ、２６３，
２６４はセレクタである。

【０１０４】まずシリアル出力のモードとしては、セン
サにて読み取ったデータを、センサ駆動周波数に同期し
た２値データをＳＤＡＴＡとして出力するモードと、μ
CPU8のデータバス９２からのデータ（通常、ファクシミ
リの場合は受信信号）を出力するモードとがある。

【０１０５】上記のモードを区別するのは、レジスタ７
３の出力Ｒ／Ｔの信号である。前者のモードで２値デー
タＰＤＡＴＡ及びクロック信号ＴＣＬＫが主走査線密度
変換回路２１から入力され、セレクタ２６４及び２６３
を通って、それぞれデータＳＤＡＴＡ及びクロック信号
ＳＣＬＫになる。この時のデータＳＤＡＴＡは主走査線
密度変換回路２１にて縮少されたデータを出力すること
ができるが、拡大は不可能である。

【０１０６】後者のモードでは、システムバス９３から
シフトレジスタ２６１に書き込まれたデータが、外部か
らの入力クロック信号ＲＣＬＫＩに同期したクロック信
号ＳＣＬＫと共にデータ出力ＳＤＡＴＡとなる。セレク
タ２６３はクロック信号ＲＣＬＫＩを選びカウンタ２６
２に出力する。カウンタ２６２は主走査線密度変換回路
２１からのＴＭＳＫ信号を受けると動作を停止し、かつ
シフトレジスタ２６１へのクロックパルスＳＦＣＬＫも
停止する。この時クロック信号ＳＣＬＫの出力は停止し
ない。こうすることによって、同一のデータを複数回Ｓ
ＤＡＴＡ信号として出力することができる。これが拡大
データである。カウンタ２６２がインクリメンされ、８
カウントされると、８ピットのシフトレジスタ２６１の
内容は全てＳＤＡＴＡ信号として出力されたことにな
る。そこで、μＣＰＵ８に対するデータ要求信号ＤＲＥ
Ｑを立てる。ＤＡＣＫ信号を受けると８ピットのデータ
がデータバス９２からバスバッファ７２を通してシフト
レジスタ２６１にとり込まれ、同時にカウンタ２６２が
リセットされる。外部からのクロックRCLKI によって上
記動作をくり返す。この動作はいわゆるＤＭＡＣ（ダイ
レクトメモリアクセスコントローラ）による。

【０１０７】図２０は線密度判定回路２５の回路ブロッ
クの一例である。

【０１０８】２５１Ｂ，２５１Ｃはパラレルインシリア
ルアウトのシフトレジスタ、２５２は変化点検出回路、
２５３はダウンパルス発生回路、２５４はカウンタ、２
５６は判定数発生回路、２５７はディジタルコンパレー
タである。

【０１０９】副走査線密度変換回路２４のラッチ回路２
４１Ｂと２４１Ｃからの８ピットのパラレルデータはシ
フトレジスタ２５１Ｂと２５１Ｃによってシリアルデー
タに変換される。シフトレジスタ２５１Ｃの内容は現ラ
インデータ、シフトレジスタ２５１Ｂの内容は前ライン
のデータである。この２つのデータ間に存在する白から
黒，黒から白への変化点が検出回路２５２で検出され、
その数がカウンタ254にて計数される。以上は副走査方
向に対する変化点を検出するもので、レジスタ７３の出
力ＶＲ０を“１”とした場合はシフトレジスタ２５１Ｃ
の前々ラインデータ、ＶＲ１を“１”にした場合はシフ
トレジスタ２５１Ｂの前ラインのデータに白から黒、あ
るいは黒から白への変化点が検出されてカウンタ２５４
に出力される。

【０１１０】カウンタ２５４にはダウンクロック信号Ｄ
ＯＷＮが入力される。これは、細かい文字等による変化
点の数と大きな文字による変化点の数を区分するための
ものである。１ライン全体にわたりダウンクロック信号
ＤＯＷＮがカウンタ２５４に入力した場合、大きな文字
が紙面いっぱいに書かれている時の変化点数と小さな文
字が紙面の一部に書かれている時との区別がつかなくな
る。線密度判定としては、前者の大きな文字は粗い線密
度、後者の小さな文字は密な線密度にすることが望まし
い。

【０１１１】レジスタ７３からの信号ＬＥＡＫ０，１，
２によってダウンクロック信号DOWNは図２１のように発
生する。

【０１１２】またレジスタ７３からの信号ＬＤＴＨ０〜
３よって、判定数発生回路２５６から図２２のようなパ
イナリ信号が発生する。この出力信号とカウンタ２５４
の出力とがコンパレータ２５７で比較され、カウンタ２
５４の出力が大きくなった時、信号ＬＤＤ８としてレジ
スタ７３に入力される。μＣＰＵ８はこの信号を読み取
ることによって送信すべき線密度を決定する。

【０１１３】図２３はセンサＩ／Ｆ４の回路ブロックの
一例である。４１，４４はクロック信号ＣＬＫの周期を
１／２にするデパイダ、４２はセレクタ、４３はセンサ
タイミング発生回路である。

【０１１４】プロセッサ１０の外部からの入力クロック
信号ＣＬＫをデパイダ４１，４４で１／２に分周する。
レジスタ７３からの信号ＳＤＲＶにより、セレクタ４２
はＣＬＫ／２がＣＬＫ／４かどちらかの信号を選択し
て、センサタイミング発生回路４３に入力する。この入
力信号ＣＣＫはイメージ信号の周波数に同期する。ＳＤ
ＲＶ信号によって、センサ駆動周波数を高速モードと低
速モードに分ける。高速モードは低速モードの２倍のス
ピードでセンサを駆動する。

【０１１５】センサタイミング発生回路４３は、センサ
用のセンサスタート信号φ_TG，クロック信号φ₁，セン
サリセット信号φ_Rあるいは本プロセッサ１０内のサン
プルホールド回路１１に必要なサンプリングパルス
φ_B，クランプパルスφ_Cを発生する。センサスタート信
号φ_TGは外部トリガ信号ＴＲＩＧと、タイマ５の出力信
号ＳＭＳＫとのどちらか長いパルスに同期して発生す
る。

【０１１６】図２４はタイマ５の詳細な回路ブロックで
ある。５１はカウンタ、５２〜５６，６０はディジタル
コンパレータ、５７〜５９はセットリセット付フリップ
フロップである。カウンタ５１は１３ピットあり、セン
サＩ／Ｆ４から出力されるセンサ画素周波数に同期した
クロック信号ＣＣＫをカウントする。このカウンタ５１
はセンサスタート信号φ_TGから８Ｋ画素までカウントす
ることができる。

【０１１７】図２５は図２４に示すタイマ５の動作を説
明するためのタイムチャートである。センサスタート信
号φ_TGが入力した後のクロック信号ＣＣＫによってカウ
ンタ５１が作動し、通常以下のような信号を発生する。

【０１１８】まず、センサのダミーピット数を意味する
レジスタ７３からの設定値ＤＭＢ０〜５にカウンタ５１
の出力が等しくなった時、コンパレータ５２からパルス
が発生し、フリップフロップ５７がセットされる。これ
がＳＭＳＫ信号の始まりである。そして、カウンタ５１
の出力がレジスタ７３からの設定値ＴＩＭＥ７〜１２に
等しくなった時、フリップフロップ５７がリセットされ
てＳＭＳＫ信号は終了する。ＳＭＳＫ信号をセンサＩ／
Ｆ４に入力して次のセンサスタート信号φ_TGを発生す
る。但し、外部トリガ信号ＴＲＩＧはロウレベルとす
る。

【０１１９】同様にレジスタ７３の設定値ＶＭＳＴ０〜
１１に応じてＶＭＳＫ信号が発生する。ところで、この
ＶＭＳＫ信号を終了させる信号ＴＣは以下のようにして
得る。ビデオアドレスカウンタ２２の出力とレジスタ７
３の設定値ＶＭＥＮＤ２〜１１をコンパレータ６０で比
較し両者が等しくなった時にＴＣ信号を発生し、この信
号によってフリップフロップ５８をリセットする。

【０１２０】全く同様に、設定値ＰＡＰＷＬ５〜１２と
ＰＡＰＷＲ５〜１２の値に応じて、フリップフロップ５
９が駆動され信号ＰＡＰＷを発生する。

【０１２１】ＰＡＰＷ信号はすでに説明したがピークホ
ールド回路１２に入力され、ハイレベルの期間のみピー
クホールド動作が行われる。ＶＭＳＫ信号はイメージ信
号の有効部分を表わし、ハイレベルの期間の信号のみが
システムバス９３に出力される。

【０１２２】ＳＭＳＫ信号の立上りはＡ／Ｄ・Ｄ／Ａ変
換回路１３に入力して、初期値を設定するのに用いる。
終了はセンサＩ／Ｆ４に入力して、ＴＲＩＧ信号と比べ
長い方に同期してセンサスタート信号φ_TGを発生する。

【０１２３】シーケンサ６では各回路プロックへのタイ
ミング信号を発生する。シーケンサ６はカウンタ，シフ
トレジスタ及びゲート回路等で構成される。

【０１２４】μＣＰＵＩ／Ｆ７のうちコントローラ７１
はμＣＰＵ８のコントロールバス９１から信号を受け、
レジスタ７３へのデータの書き込み，読み出しを行った
り、μＣＰＵ８へのインタラプト信号を発生したりする
ことは一般的なμＣＰＵ８のインターフェイスと同様で
ある。また、ファクシミリなどでは、センサの駆動周期
と、実際に必要なデータとが同期しない場合が多い。例
えば紙送りのためのパルスモータ等への駆動周期とセン
サ駆動周期とが一致しない。そのため、本プロセッサ１
０の外部からデータ要求信号ＳＣＡＫを入力すると、次
のセンサスタート信号に続くイメージ信号をディジタル
化し、情報としてデータバス９２に出力するようなコン
トロール回路がコントローラ７１に含まれる。

【０１２５】以上説明してきたようなレジスタ７３の内
容をまとめたものが図２６である。コントローラ７１に
はレジスタ７３を選ぶための５ピットのアドレスカウン
タがあり、その設定値によって、レジスタ７３に内容を
書き込んだり，読み出したりする。

【０１２６】ＣＳはチップセレクト信号でロウレベルの
時、μＣＰＵ８と本ＬＳＩとの間でデータのやりとりが
可能になる。ＲＳはレジスタセレクト信号であり、ロウ
レベルでマドレスレジスタ，ハイレベルでコマンドレジ
スタを選択する。

【０１２７】ＣＳ，ＲＳがロウレベルのときアドレスレ
ジスタが選択される。この時、コントローラ７１に書き
込み指令信号（Ｒ／Ｗ）のロウレベルが入力すると、デ
ータバス９２のアドレスデータがアドレスレジスタＡＲ
０〜４に書き込まれる。次にＲＳをハイレベルにすれ
ば、ＡＲ０〜４に書き込まれたアドレスにあるコマンド
レジスタが選ばれる。書き込み／読み出し指令信号（Ｒ
／Ｗ）によって、上記コマンドレジスタへの内容の、書
き込み／読み出しが可能になる。

【０１２８】本プロセッサではジェネラルリセット信号
（ＲＥＳＥＴ）を入力した後、書き込み指令信号とデー
タを同期して入力すれば、コマンドレジスタのアドレス
は“０”から“１Ｄ”までが順次切りかわり、全てのコ
マンドレジスタにデータを書き込むことができる。

【０１２９】コマンドレジスタの内容について以下に説
明する。

【０１３０】“０”番地はモード選択レジスタである。
ＡＤＭ０，ＡＤＭ１は図１１で説明したＡＤＭＯＤＥ
０，１に相当し、ＳＳＭ０，１は図１８のＳＳＭＯＤＥ
０，１に相当し、ＶＭ０，１は図１７のＶＤＭＯＤＥ
０，１に相当する。ＬＭＬＥＳＳには、ラインメモリ３
が接続されてないシステム（ＲＡＭ３１も付けられな
い）の場合“１”を入力する。この場合、２値化（デイ
ザ信号も可）された画情報をシステムバス９３，システ
ムバスバッファ７２からシステムバス９２へ出力し、ま
たはシリアル出力回路２６からシリアルデータとして出
力する。この時、主走査方向のデータの縮少が可能であ
る。

【０１３１】Ｒ／Ｔは本プロセッサが読み取りモード
(Ｔ）で動作するのか受信モード(Ｒ）で動作するのかの
指令信号で図１９のシリアル出力回路２６などで使われ
る。

【０１３２】“１”番地にはワークイネーブルレジスタ
が格納されている。ＭＡＧＥは拡大許可信号で“１”で
拡大を実行する。ＲＥＤＥは縮少許可信号で、“１”で
縮少を実行する。ＩＮＴＥはμＣＰＵ８へのインタラプ
ト信号の許可信号で、“０”の時はインタラプト信号を
発生しない。ＤＭＡＥはＤＭＡモードでのデータリクエ
スト信号（ＤＲＥＱ）の許可信号である。

【０１３３】ＰＲＣＥは本プロセッサの動作許可信号で
“１”になると本プセッサが動作を開始する。

【０１３４】ＷＣＯＭはＲＡＭ１５へのシェーディング
波形の書き込み指令信号で、“１”にすると一度だけ書
き込み動作を実行する。

【０１３５】ＶＢＳＴは本文の中で特に説明をしなかっ
たが、次のような内容である。本プロセッサではライン
メモリ３に記憶された１ライン分の情報をバーストモー
ドで外部に転送することが可能である。これは最高速で
データを転送する場合に用いられ、ＶＢＳＴを立てると
本モードでの動作を実行する。

【０１３６】ＡＡＤＪはセンサ各画素の感度補正の実行
を許可するレジスタである。

【０１３７】“２”〜“７”番地は図２４，図２５で説
明したタイマに関する設定値である。

【０１３８】“８”，“９”番地のＶＲ０，１、ＬＥＡ
ＫＯ，１，２、ＬＤＴＨ１〜４は図２０，図２１，図２
２で説明した線密度判定に関するものである。またＳＭ
Ｄ０〜２は図６で説明したセンサＩ／Ｆ４に係り、ＳＤ
ＲＶはセンサ駆動周波数の設定用で図２３で説明したも
のである。

【０１３９】“Ａ”番地はピークホールド回路１２に関
するもので図７で説明したものである。

【０１４０】“Ｂ”，“Ｃ”番地のＤＡＬ０〜３，ＳＬ
ＩＣＥ０〜３，γＣＯＮＴはＡ／Ｄ変換回路１６に関係
し、図１３で説明したものである。

【０１４１】ＡＬＬＲ０，１はセンサ各画素ごとの感度
補正用のレジスタで後で説明する。“Ｄ”，“Ｅ”，
“Ｆ”番地は線密度変換に関するもので図１４で説明し
たものである。

【０１４２】“１０”〜“１７”番地はハーフトーンレ
ジスタＨＳ１〜ＨＳ１６と呼ばれるもので、図１３に示
すようにデイザパターン用のＲＡＭ１６５に値を設定す
るためのレジスタであり、任意のパターンを書き込むこ
とができる。

【０１４３】“１８”番地のＬＤＬＡ〜Ｄは図１４のセ
レクタ２１５への入力信号を設定するもので演算動作を
決定する。

【０１４４】“１９”，“１Ａ”番地はＶＭＳＫ信号の
終了を示すＴＣ信号を作るためのレジスタで図２４に説
明したものである。

【０１４５】１Ｂ番地はピーク値を読んだり設定したり
するためのレジスタで、図７で説明したものである。

【０１４６】“１Ｃ”番地はシェーディング波形の初期
値に関するもので図９に説明したものである。

【０１４７】“１Ｄ”番地はシェーディング波形記憶用
ＲＡＭ１５の内容をリード／ライトするもので、約１.
５ＫピットのＲＡＭ１５の内容を見ることができる。

【０１４８】次にセンサ各画素ごとの感度補正の動作に
ついて説明する。

【０１４９】図２６のワークイネーブルレジスタのＡＡ
ＤＪを立てて動作を開始した場合、図３のタイミングチ
ャートにあるＲＡＭ１５へのシェーディング波形の書き
込み動作までは全く変化がない。次のイメージ信号の入
力と同期して感度補正を実行する。図２７に感度補正時
の波形の一例を示す。イメージ信号のピーク値PEAKに対
し、図９のＡ／Ｄ・Ｄ／Ａ変換回路１３にあるオペアン
プＯＰ４の出力ＯＰ４−０は、イメージ信号のエンベロ
ープになる。図２７に示すような感度ばらつきには追従
できない。

【０１５０】ＯＰ４−０信号が第１１に示すＡ／Ｄ変換
回路１６に入力されると、レジスタ７３からの信号ＤＡ
Ｌ０〜３によってオペアンプＯＰ５の出力ＯＰ５−０は
図２７のような波形になる。出力信号ＯＰ４−０とＯＰ
５−０をγ補正用スイッチ１６７によりＯＰ４−０側の
電圧ステップが大きくなるようにしてコンパレータＣＯ
ＭＰＡＤｏ〜ｎ(本ＬＳＩではｎ＝１５)の比較電圧にす
る。出力信号ＯＰ４−０とＯＰ５−０の間の電圧をｎ等
分するのではなく等比級数に近くなるよう分割する。出
力信号ＯＰ４−０とＯＰ５−０の範囲にあるイメージ信
号の感度ばらつきがディジタル信号に変換され、バイナ
リエンコーダ１６２，４−８デコーダ１６３で信号変換
されビデオバス９４からＲＡＭ３１に記憶される。次に
RAM31から読み出されたデータは、ビデオバス９４を通
ってラッチ回路２７に入り、ラッチ回路２７から図９の
Ａ／Ｄ・Ｄ／Ａ変換回路１３にある加算回路１３１に入
力される。この時、ＲＡＭ３１からの信号はパイナリ信
号である。カウンタ130の出力からは図２７がの出力信
号ＯＰ４−０に相当するデジタル信号が得られ、これに
感度ばらつきに関するラッチ回路２７からのデジタル信
号を加算回路131で加える。こうすることによって出力
信号ＯＰ４−０には図２７の感度ばらつきを有するイメ
ージ信号が再生される。この信号をもとにＡ／Ｄ変換回
路１６でイメージ信号をディジタル信号に変換すれば、
感度ばらつきを補正したディジタル信号を得ることがで
きる。

【０１５１】コマンドレジスタの“Ｃ”番地にあるＡＬ
ＬＲ０，１による動作は以下のようである。

【０１５２】図１３にあるＤＡＬ０〜３を設定すること
により、図２７のＯＰ５−０の出力値を選ぶことができ
る。即ち、感度補正可能な範囲を変えることができる。
この範囲を変えるときは、図９で加算回路１３１への入
力の値も変えなければ、元のイメージ信号を発生するこ
とができない。本プロセッサ１０では、加算回路132の
ラッチ回路２７からの桁を変えることによって、上記範
囲を３つの状態に変えることができる。最も小さな範囲
を“１”とすると、“２”，“４”倍の範囲を選択でき
る。

【０１５３】図２７のＰＥＡＫ値をイメージ信号のピー
ク値より大きくする（外部回路により、入力ＰＥＡＫＩ
に入力する。）ことにより、図２７のエンペロープＯＰ
４−０より上部にとび出した感度に対する補正も可能で
ある。

【０１５４】以上のようなプロセッサ（ＬＳＩ）１０に
よれば、プロセッサ内部のレジスタの値を変化させるこ
とにより、下記の様な画像伝送および画像読み取りを容
易に実行できるという効果がある。

【０１５５】(１) 送信原稿サイズと受信記録サイズが
異なる場合の画像伝送。

【０１５６】(２) 送信原稿読み取りピッチ（線密度）
と受信記録ピッチが異なる場合の画像伝送。

【０１５７】(３) センサ位置に対して、原稿の送信開
始位置が異なる場合の画像読み取り。 (４) 光電変換を行うためのコントロール信号やクロッ
ク波形が異なるセンサを用いる場合の画像読み取り。

【０１５８】(５) 光電変換後のイメージ信号の大き
さ，出力フォーマットが異なるセンサを用いる場合の画
像読み取り。

【０１５９】(６) １ピット単位での歪補正が必要な場
合の画像読み取り。

【０１６０】このように、従来のファクシミリでは、単
一機能もしくは数種の機能のモード選択で対処してきた
複数な操作を、プロセッサ内部のレジスタ変更のみで自
由に実現可能となるという効果がある。

【０１６１】また、このプロセッサは、前述のファクシ
ミリ用読み取り操作のみならず、光学的読み取り機能を
有する種々の装置に適用可能である。以下簡単に本プロ
セッサを適用した場合の効果について述べる。

【０１６２】(１) インテリジェント・コピー機本プロセッサの線密度変換回路を用いて、任意倍率の拡
大縮少ハードウェアを容易に実現できる。また、本プロ
セッサにより処理されたデータを、マイクロプロセッサ
で管理できるため、図面中に定められた記号やわくを書
いておくことにより、高度な編集操作で行う装置をソフ
トウェアのみの変更で実現できるというメリットがあ
る。

【０１６３】(２) ＯＣＲ従来、ＯＣＲは高速なプロセッサを多数個用い認識率の
向上を計っていた。また、ＯＣＲはファクシミリと異な
り、読めなかった文字に対しては２値化レベルを変化さ
せ再試行を行う機能も有している。これらの高級な読み
取り操作に対しても、本プロセッサを用いるこうによ
り、２値化レベルの変更はもとより、自動的に線密度の
判定を行い、読みたい部分のみを詳しく読むという操作
も容易に実現できる。

【０１６４】(３) ハンド・スキャナ本プロセッサはＬＳＩ化を指向しており、ハンド・スキ
ャナのような小型化，軽量化，低消費電力化，低価格化
が望まれる装置に対しては充分にそのニーズに対応でき
るものである。

【０１６５】以上のように、本プロセッサはファクシミ
リ以外にも広汎な応用が可能である。

【０１６６】

【発明の効果】本発明によれば、駆動波形や出力波形の
異なる種々の光センサ等の光電変換デバイスによって読
み取られたアナログの画像信号を、歪やノイズを除去
し、ディジタル変換し、信号処理を行うプロセッサを実
現できるので、交信相手の製品や機種が異なっても内部
のレジスタの値を変化させるのみで対応でき、ハードウ
ェアの共通化を計ることができ、開発費，部品コストの
大幅低下，信頼性の向上，小型化等の特徴を充分発揮す
ることができるという効果がある。

【図面の簡単な説明】

【図１】プロセッサの概略ブロック図。

【図２】プロセッサの詳細なブロック図。

【図３】タイミングチャート。

【図４】サンプルホールド部の回路図。

【図５】タイミングチャート。

【図６】レジスタ７３から図４に示すサンプルホールド
回路１１の各回路へ入力する信号に関するレジスタ割付
けをまとめた表。

【図７】ピークホールド部のブロック図。

【図８】タイミングチャート。

【図９】Ａ／Ｄ・Ｄ／Ａ変換部のブロック図。

【図１０】タイミングチャート。

【図１１】Ａ／Ｄ・Ｄ／Ａ変換回路１３が動作するモー
ドを示す表。

【図１２】変復調部のブロック図。

【図１３】Ａ／Ｄ変換部のブロック図。

【図１４】線密度変換部のブロック図。

【図１５】縮少演算回路２１４とレジスタ２１４Ａ〜Ｃ
が実行する演算の内容を示す表。

【図１６】線密度変換部のブロック図。

【図１７】図１６の回路が動作するモードを示す表。

【図１８】演算回数２４０が実行する演算の内容を示す
表。

【図１９】出力部のブロック図。

【図２０】線密度判定部のブロック図。

【図２１】レジスタ７３からの信号ＬＥＡＫ０，１，２
によって発生するダウンクロック信号ＤＯＷＮの内容を
示す表。

【図２２】判定数発生回路２５６から発生するバイナリ
信号を示す表。

【図２３】センサＩ／Ｆのブロック図。

【図２４】タイマ部のブロック図。

【図２５】タイミングチャート。

【図２６】レジスタ７３の内容をまとめた表。

【図２７】入出力波形図。

【符号の説明】

１…アナログ信号処理部、２…ディジタル信号処理部、
４…センサＩ／Ｆ部、５…タイマ部、６…シーケンサ
部、７…μＣＰＵＩ／Ｆ部、１０…信号処理プロセッサ
ＬＳＩ、７１…コントローラ、７３…レジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者浜田長晴茨城県日立市幸町３丁目１番１号株式会社日立製作所日立研究所内 (72)発明者末森登神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所戸塚工場内 (72)発明者久保隆神奈川県横浜市戸塚区戸塚町180番地日立通信システム株式会社内

Claims

【特許請求の範囲】

【請求項１】画像原稿を読み取り，画像に対応したアナ
ログ信号を生成する画像読み取り手段と、前記画像読み取り手段から入力される前記アナログ信号
の歪補正を行い、デジタル信号として出力するアナログ
信号処理部と，前記デジタル信号を所定の情報形態に変
換するデジタル信号処理部と，前記各部の動作タイミン
グを設定するタイミング設定部と，外部制御手段とデー
タバス及びコントロールバスを介して接続されるインタ
ーフェイスをそれぞれ具備した画像信号処理手段であっ
て、前記インターフェイスは、この画像信号処理手段の
動作モードまたは各種コマンドまたは各種のパラメータ
値がアドレスに対応して設定されるレジスタと，前記外
部制御手段から供給されるアドレスデータに基づいて、
前記動作モードまたは各種コマンドまたは各種のパラメ
ータ値を前記レジスタに書き込みを行うコントローラ
と、前記デジタル信号処理部からの出力デジタル信号を
前記外部制御手段に出力、または前記外部制御手段から
の信号を入力するバスバッファとを備えた画像信号処理
手段と、前記画像信号処理手段から出力され、前記外部制御手段
を介して供給される画像信号を外部に送信する送信手段
と、外部から伝送される画像信号を受信し、前記外部制御手
段を介して前記画像信号処理手段に供給する受信手段と
を有することを特徴とするファクシミリ装置。
【請求項２】請求項１において、前記デジタル信号処理
部は、前記デジタル信号の主及び副走査線密度を指定さ
れた走査線密度に各々変換するものであることを特徴と
するファクシミリ装置。
【請求項３】請求項１において、前記アナログ信号処理
部は、前記ファクシミリ装置の光学系に起因する前記ア
ナログ信号の歪特性を補正するものであることを特徴と
するファクシミリ装置。