JPH0123820B2

JPH0123820B2 -

Info

Publication number: JPH0123820B2
Application number: JP56074348A
Authority: JP
Inventors: Maaserii Fueiruchenfuerudo Maikeru
Original assignee: NASHONARU KONPYUUTAA SHISUTEMUZU Inc
Current assignee: NASHONARU KONPYUUTAA SHISUTEMUZU Inc
Priority date: 1980-05-21
Filing date: 1981-05-19
Publication date: 1989-05-09
Also published as: JPS5720872A; US4298859A

Description

【発明の詳細な説明】発明の背景技術状態光検知素子のアレイを有する行走査カメラを用
いる光学式のマークおよび文字読取り装置は、書
類を１行ずつ走査して、書類からの光の反射また
は透過に基づいてマークまたは文字の有無を示す
アナログ出力信号を発生する。

走査線の白／黒レベルすなわち生徒の試験答案
用紙、投票用紙、順序記入用紙などのような書類
を行走査カメラで掃引すると、カメラからアナロ
グ映像出力信号が発生する。このアナログ信号は
映像正規化回路へ印加され、まず黒レベルを補償
して行走査カメラの個々の光検知素子に相当する
アナログ信号の不連続部分の不連続絵素（パイク
セル）のグレイ・レベルを決定する。グレイ・レ
ベルのアナログ出力信号はアナログ−デイジタル
変換器へ供給される。このアナログ−デイジタル
変換器は、数レベルのうちの１レベルとして各絵
素のグレイ・レベルを識別する２ビツト出力すな
わち00，01，10および11を発生する。２ビツト出
力は、後で分析されてグレイ・レベルが書類上の
許容し得る有効マークまたは文字に相当するかど
うかを決定し、或は有効マークとして認められる
程充分黒くないマークの有無を示す。アナログ−
デイジタル変換器の２ビツト出力によつてマーク
または文字の濃度をマルチ・レベル判別すると、
書類上のよごれ、鉛筆で付けた不充分なマークお
よび正当なマークまたは文字を電子的に区別でき
る。

既存の代表的な装置が有効に動作するために
は、その装置は、書類に特別に印刷したマーク
（走査マークと呼ばれる）が普通のマークに先立
つ時だけデータ記入マーク位置に現われるマーク
を認識するのである。走査マークは書類の確認ま
たは登録のために使用される。これにより、書類
上の予め印刷されたデータ記入マーク位置が印刷
した走査マークよりも先に在るデータ・シートで
は、スキヤナを使用することができなくなる。

そのような書類走査装置に所望の融通性を与え
るために、アナログ−デイジタル変換器からのデ
イジタル映像出力を、処理前に所定本数の走査線
だけ遅延させる技術を提供することが望ましい。
遅延回路による走査線遅延数は、書類上で印刷さ
れた走査マークに先立つ記入マークの有効行数の
和および印刷された走査マークの存在を確認する
のに用いたカメラ走査線の数に相当する。

従つて、印刷された走査マークに先立つてカメ
ラの２本の走査線に相当するデータ記入行がある
書類様式では、走査マークの存在を確認するため
に装置が走査マークの２本の走査線を用いると、
適当な遅延回路は４走査線遅延に相当する。

この発明の要約添付図面に関して、こゝには、アナログ−デイ
ジタル変換器のマルチビツト・デイジタル出力間
に結合されたシフト・レジスタを用いる遅延技
術、および書類のマーク区域の絵素のデイジタ
ル・グレイ・レベルを合計するのに用いた回路装
置が開示される。遅延技術は、印刷された走査マ
ークがデータ記入マーク区域に先立つ書類のため
の０走査線遅延を行なうか、或はデータ記入マー
ク区域が走査マークに先立つか走査マークと一致
する書類のための単一走査線遅延または複数走査
線遅延を行ない、走査マークを確認するために用
いられる走査線で読取られるようにする。走査マ
ークが確認されると、情報処理装置は使用可能に
なつてデータ記入マーク区域の情報を取り入れ
る。

以下、この発明を、添付図面に示した一実施例
について詳しく説明する。

望ましい実施例についての説明第１図は、行走査カメラLSを用いる光学式読
取り装置１０を示す。行走査カメラLSは、線光
源２０によつて照射される移動中の書類Ｄの走査
線SLを走査する。行走査カメラLSは、映像信号
源として1024個の電荷結合素子を含むフエアチヤ
イルド（Fairchild）モデルCCD1300のような市
販の行走査カメラ装置を使つて適当に実施でき
る。行走査カメラLSの1024個の電荷結合素子モ
ジユールは、移動中の書類Ｄの照射された行に相
当する光学的情報パターンを検知し、かつ書類Ｄ
の照射された走査線SL上に存在するデータすな
わち情報の像の輝度に比例するアナログ波形を作
る。映像ピツクアツプとして1024個の電荷結合素
子を使用すれば、25.4mm（１インチ）毎に100個
の絵素（パイクセル）を高解像度で読み出せる。
書類Ｄは、走査マークSMの垂直走査トラツク区
域STおよびデータ記入マーク区域MAのパター
ンを有する書類様式を呈する。マーク区域MA
は、試験の答案用紙のように、例えばマーク区域
MAを鉛筆で黒くぬりつぶすことによつてデー
タ・マークDMが形成されるようになつている。

行走査カメラLSの動作時、各マーク区域MA
は、行走査カメラLSの感光素子によつて定めら
れるような複数個の絵素すなわちパイクセルから
成る。書類Ｄが垂直方向（矢印方向）に移動する
と、書類の次々の行が行走査カメラLSに曝され
る。従つて、行走査カメラLSの掃引線と直角に
書類Ｄが垂直移動することと結び付いた書類Ｄの
幅方向での行走査カメラLSの水平掃引により、
CRTデイスプレイにおけるようなラスタ走査性
能の等価物が得られる。典型的な例では、行走査
カメラLSのシフト周波数は5MHzである。

行走査カメラLSによつて各パイクセルすなわ
ち走査点から導出された光学的情報はアナログ信
号として信号調整・処理（conditioning）回路
SCへ伝送される。この信号調整・処理回路SC
は、パイクセルを表わす各アナログ信号を２ビツ
トのデイジタル信号（これは各パイクセルに対し
て４レベルのグレイ・スケールを確立する）に変
換するように働く。もし別なグレイ・スケール解
像度が必要なら、３ビツト以上のデイジタル信号
を発生させれば良い。

書類Ｄの線照射を集めるために多数の線光源装
置が入手でき、そのような線光源の一例が米国特
許第4186431号に開示されている。線光源２０は、
細長い円筒管状光反射手段２２内に置かれた市販
の細長い円筒白熱灯２１を含む。光反射手段２２
は光拡散ストリツプ窓２３を通して一様な光パタ
ーンを生じる。光反射手段２２は、光拡散ストリ
ツプ窓２３以外の外面に光反射被覆２６が塗布さ
れた管状ガラス部材２５から成る。このガラス部
材２５の、光拡散ストリツプ窓２３が設けられた
表面区域は、エツチング、砂吹き付けなどのよう
な適当な方法で処理され、光拡散ストリツプ窓２
３に光拡散特性を与える。メタライズ被覆であり
得る光反射被覆２６は、白熱灯２１から発した光
を集中させて光拡散ストリツプ窓２３を透過させ
る。円筒棒レンズ（図示しない）を線光源２０と
書類Ｄの間に置て、線光源２０の線照射出力を書
類Ｄ（これは行走査カメラLSによつて走査され
る）の走査線SL部分に更に集中させることがで
きる。

信号調整・処理回路すなわち信号正規化回路
SCはベース基準回路すなわち黒線基準回路BLを
備える。このベース基準回路BLは、レンズの歪
みおよびその他の過大信号の影響を補償すること
により、アナログ信号の有効ダイナミツク基準を
確立するように働く。比較回路Ｃ（これは４種類
のグレイ・レベルを弁別できる光学式読取り装置
の場合３個の比較器から成る）は、到来したアナ
ログ信号を所定のグレイ・レベルの基準信号と比
較して得られた出力信号をアナログ−デイジタル
変換器ADに供給する。このアナログ−デイジタ
ル変換器ADは、４つのグレイ・レベルを、信号
P₀およびP₁から成る２ビツトのデイジタル出力
信号に変換する。

書類Ｄのマーク区域MA中のデータ・マーク
DMの有、無について生徒の試験答案を採点する
ための光学式読取り装置１０の用途では、第１デ
イジタル・レベル（０，０）はどんなマークも無
いことを表わすものとして定められ、第２デイジ
タル・レベル（０，１）は低密度マーク、すなわ
ちうすく付けられたマーク、よごれ或は消し跡を
示し、第３デイジタル・レベル（１，０）は中間
密度マークに相当し、そして第４デイジタル・レ
ベル（１，１）は鉛筆でまつ黒にぬりつぶしたマ
ーク区域MAに相当する高密度マークを示す。デ
イジタル出力信号P₀およびP₁によつて表わされ
るこの複数レベル判別技術は、現在の技術状態の
走査器では普通に用いられている。製造業者次第
で変る唯一のパラメータは用いられる密度レベル
の特定数である。デイジタル出力信号P₀および
P₁は、０本から所定本数の走査線までの遅延を
生じ得る遅延回路DEを通して、マーク区域総計
器MTへ伝送される。このマーク区域総計器MT
は、マーク区域MAの個々のパイクセルの“重
み”を合計し、かつ各マーク区域MAのための合
計をメモリに記憶させる。これは上述した米国特
許第4186431号に述べられている。次々の走査マ
ークSM間で書類区域を完全に横切るのに必要な
走査線の本数は行走査と称される。書類Ｄの各行
走査の走査動作の終りに、マーク区域総計器MT
に記憶されたような行走査のそれぞれのマーク区
域MAの総デイジタル計数は情報プロセツサIPに
よる処理のために伝送される。この情報プロセツ
サIPの典型的な例は汎用ホスト・コンピユータ
であり得る。

デイジタル出力信号がアナログ−デイジタル変
換器ADによつて発生される場合の実施例では、
遅延回路DEはアナログ−デイジタル変換器AD
の信号P₀，P₁にそれぞれ関連した第１遅延チヤ
ネルDE１、第２遅延チヤネルDE２から成る。

予め印刷済みの書類毎に走査マークSMが付け
られ、１つ以上の走査マークSMは、第６Ａ図に
示すようにマーク区域MAの第１行よりも前に、
或は第６Ｂ図に示すようにマーク区域MAの少な
くとも１行後に、位置決めされ得る。第６Ａ図の
書類Ｄの例では、遅延回路DEが信号P₀およびP₁
を０走査線遅延させる。それは、走査マークSM
がマーク区域情報の存在に先立つて確認されかつ
マーク区域総計器MTが使用可能にされたからで
ある。しかしながら、第６Ｂ図に示したような書
類Ｄが光学式読取り装置１０中にあつたならば、
走査マークSMが確認されかつマーク区域総計器
MTが使用可能になるまでは、第１番目の走査マ
ークSMに先行する少なくとも１行のマーク区域
MAに相当する信号P₀およびP₁が必然的に失われ
る。遅延回路DEは、この場合、光学式読取り装
置１０が走査マークSMを確認するような時刻ま
で、第１番目の走査マークSMに先立つて現われ
るマーク区域MAの行の走査線に相当する信号P₀
およびP₁を遅延させる。アナログ−デイジタル
変換器ADからマーク区域総計器MTへの信号P₀
およびP₁の伝送を遅延させて第６Ｃ図に示すよ
うに走査マークSMとマーク区域MAのオーバラ
ツプを補償するようにも、遅延回路DEは実施で
きる。この書類様式では、行走査カメラLSの同
一走査線を使つて走査マークを確認しかつ情報処
理を開始させてマーク区域に含まれた情報を読取
るように、走査マークと一致するマーク区域があ
る。

遅延回路DEの代表的な実施例は第２図に示さ
れている。個別に設けられているが同一構成の遅
延チヤネルすなわち第１遅延チヤネルDE１、第
２遅延チヤネルDE２を用いて、それぞれ信号P₀，
P₁を所望通り遅延させる。２つの遅延チヤネル
の動作が同じであるので、第１遅延チヤネルDE
１だけを説明する。説明の都合上、第１番目の走
査マークSMに先立つマーク区域MAに相当する
信号が処理される前に、第１番目の走査マーク
SMを確認するのに第６Ｂ図の走査マークSMの
位置および書類Ｄが４本の走査線に相当する時間
の遅延を行なわせる必要があるとしよう。必要な
遅延走査線本数は、明らかに書類の様式毎に定め
られる。４走査線遅延の各走査線遅延はシフト・
レジスタSR１，SR２，SR３およびSR４によつ
て表わされる。第６Ａ図の書類様式に相当する０
走査線遅延はＤ型フリツプ・フロツプFF１を使
つて行なわれる。信号P₀はフリツプ・フロツプ
FF１並びに直列接続された一連のシフト・レジ
スタSR１〜SR４へ入力として供給される。一連
のシフト・レジスタの出力はマルチプレクサ
MUXへ１走査線遅延、２走査線遅延または４走
査線遅延を与える。マルチプレクサMUXは、手
動で或はホスト・コンピユータＨで制御される遅
延選択回路DSからの２ビツトの遅延選択制御信
号に応答して０走査線、１走査線、２走査線また
は４走査線の適切な遅延を選択し、フリツプ・フ
ロツプFF１または適切なシフト・レジスタSR１
〜SR４からの入力信号を、マルチプレクサ
MUXからの出力信号P₀′として切換える。

シフト・レジスタ、マルチプレクサMUXを構
成した市販の適当な回路はそれぞれ型式SY2833，
74S153を含む。マルチプレクサMUXは、有効な
信号P₀，P₁などが有る間使用可能とされる。そ
れらの信号が無ければ、マルチプレクサMUXへ
の全入力は零に維持されて過大信号を避けるか或
は雑音がマーク区域総計器MTへ伝送されないよ
うにする。

行走査カメラLSの5MHzクロツク信号に対して
適切な位相関係にある5MHzクロツク信号は、遅
延回路DEのシフト・レジスタSR１〜SR４のた
めのクロツク信号として使用される。

光学式読取り装置１０で使用されるクロツク周
波数が利用できるシフト・レジスタの最高クロツ
ク周波数を超える場合には、第２図の第１遅延チ
ヤネルDE１にシフト・レジスタの単一アレイを
使用できない。この場合は、単一遅延チヤネルの
代りに、第３図に示すような並列遅延路DP１お
よびDP２を使用して遅延機能を行なわせること
ができる。４走査線遅延の場合、各遅延路DP１，
DP２は直列接続されて上述した型式の２個のシ
フト・レジスタSRから成り、下記のように遅延
路DP１とDP２の間で時分割マルキプレキシング
を使用する。すなわち、信号P₀はマルチプレキ
シングされかつ5MHzの走査周波数の半分に等し
い2.5MHzの周波数で２つの並列路沿いにシフト
される。この例の第１遅延チヤネルDE１では、
信号P₀を遅延路DP１およびDP２の入力側へ結合
するデマルチプレクサDMXも必要である。２相
クロツク発振器CGは遅延路DP１およびDP２中
のシフト・レジスタSRへクロツク・パルスφ₁お
よびφ₂を供給し、そしてスイツチング制御回路
SCCはデマルチプレクサDMXおよびマルチプレ
クサMUXの動作を制御する。

典型的には、各シフト・レジスタSRは1024ビ
ツトであり、各遅延路DP１及びDP２は2048ビツ
トに設定されている。

デマルチプレクサDMXは、スイツチング制御
回路SCCからの制御入力に応答して信号P₀を遅
延路DP１とDP２に同期的に切換える。マルチプ
レキシングされかつ２相クロツク発振器CGから
の２相出力に応答して遅延路DP１およびDP２の
シフト・レジスタSRを通してシフトされたデー
タは、マルチプレクサMUXによつて信号P₀の４
走査線遅延信号とし再び組立てられる。マルチプ
レクサMUXは４走査線遅延させられたデイジタ
ル出力信号P₀′をマーク区域総計器MTへ伝送す
る。第４図に示すように０走査線遅延はＤ型フリ
ツプフロツプFF２を使用して今一度行なわれる。

スイツチング制御回路SCC、デマルチプレクサ
DMXおよび２相クロツク発振器CGを含む上述
した回路装置の詳しい実施例は第５図に示されて
いる。単一遅延チヤネル用のこの回路装置は、典
型的な例では、74S74デユアルＤフリツプフロツ
プ、２個の74S113入力アンド・ゲートおよび２
個の74S02ノア・ゲートから成る。２遅延チヤネ
ル用の回路装置では、第５図に示すように４個の
74S113入力アンド・ゲートが必要である。シー
トの書式に応じた遅延走査線数（遅延時間）の選
択は、キーボードを介したホストCPUからの制
御指令により行なわれることは言うまでもない。

こうして、従来書式（第６Ａ図）のシートは勿
論、マーク区域MAに対して走査マークSMの相
対位置が異なる書式（第６Ｂ図及び第６Ｃ図）の
シートに対しても、マーク区域MAのデータの総
計（完全な読取り）が可能となる。

遅延回路DEにより遅延処理されたデータ信号
（P₀′，P₁′）は、公知の総計器MTにより従来装置
と同様に総計処理され、ホストCPUを含む情報
プロセツサIPに入力される。ここで、総計器MT
の具体的動作の一例について説明する。

第７図は総計器MTの動作を説明するための装
置全体のブロツク図、第８図は総計器MTの構成
例を示すブロツク図、第９図は各動作信号を示す
タイミングチヤート図、第１０図は各マーク区域
（カラム）MAとパイセクルとの関係を示す書類
Ｄの拡大図、第１１図は第１０図内の破線領域Ｘ
を拡大して示す説明図である。

第７図において、５１は情報プロセツサIP内
のホストCPUに接続された走査行カウンタであ
る。

５２は走査行カウンタ５１に接続されたマーク
走査間隔PROMであり、各マーク区域MAの間
隔即ちマーク走査間隔MSI（Mark Scan
Interval）を記憶する1024ビツトからなり、シー
トを横切る各カラム（マーク位置）に対する例え
ば９個のパイセクルを画成している。走査行カウ
ンタ５１及びマーク走査間隔PROM５２は、総
計器MTに対して各種動作制御信号（後述する）
を入力している。

５３は変換PROM、５４は変換PROM５３に
接続されたFIFOであり、総計器MTと情報プロ
セツサIPとの間に直列に挿入されている。又、
必要に応じて、遅延回路DEと総計器MTとの間
に可変重み付け回路（図示せず）が挿入される。

第８図において、６１は遅延されたデータ信号
（P₀′，P₁′）を１走査線中の各マーク区域につい
て加算する加算器、６２はマーク走査間隔MSI毎
の加算データを格納するレジスタ、６３は加算デ
ータをレジスタ６２から逐次引き上げるRAM，
６４はRAM６３のアドレスを設定するアドレス
カウンタである。加算器６１、レジスタ６２及び
RAM６３は、12ビツト幅で、4096のカウントが
可能であり、又、アドレスカウンタ６４は、256
カラムの容量に相当する８ビツトを有する。

前述したように、CCDからなる行走査カメラ
LSは、シリアルアナログ列として読取られる例
えば1024パイセクルを有し、AD変換器を含むビ
デオ正規化回路SCは、シリアル列1024ビツト長
の２ビツトコード（P₀，P₁）を生成する。これ
らデータ信号P₀及びP₁は、遅延回路DEを通り、
シート書式に依存してホストCPUで選択された、
０，２又は４カメラ走査線の時間だけシフトされ
る。

システムクロツク5MHzはカメラLS及びPROM
５２に供給される。PROM５２は各マーク区域
MAに対するパイセクルパターンを格納してお
り、走査行カウンタ５１からのデータは各マーク
区域MAに対するカメラ走査線数を意味してい
る。

各マーク区域MAは、第１０図及び第１１図に
示すように、カラム方向に対して９パイセクル、
行方向に対して10走査線の大きさを有し、各隣接
間隔はそれぞれ６パイセクル及び６走線となつて
いる。又、書類（シート）Ｄの上部空白部分は０
〜28走査線に相当し、１行目のマーク走査エツジ
は29走査線目となつている。

PROM５２は、読取区域（306〜314パイセク
ル）に対する「１」レベルと、読取円域間の空間
（315〜320パイセクル）に対する「０」レベルと
を有している。（第９図のマーク走査間隔MSI参
照）。各パイセクルはカメラLSのクロツク出力に
相当し、PROM５２に対するアドレスカウンタ
が進められるので、各1024パイセクルの読取に対
し、PROM５２は、各カラムの画成された読取
区域内のパイセクルのみを通して制御する。同様
に、各データ行に対し、各読取区域に対して所定
数のカメラ走査のみが用いられる。

第１１図は、（17〜19カラム）×（１〜２行）の
６個のマーク区域に対するカラム方向及び走査行
方向の読取区域網を示し、又、レジスタリセツト
LR（斜線部）が各マーク区域の第１番目の走査に
ついてのみ印加されることを示している。

マーク区域の各四角部分はパイセクルに対応
し、鉛筆マーク密度値を表わす０，１，２，３の
値を持つことができる。この密度値は信号正規化
回路SC内のAD変換器で決定される。

読取区域（マーク走査間隔MSI）の間の総計器
MT内のデータ通路は、加算器６１とレジスタ６
２との閉ループからなり、レジスタ６２の出力
LOCとデータ信号P₀′及びP₁′とが加算器６１で加
算され、その加算結果がレジスタ６２の入力
LAOとなる。

各カラム走査開始時において、アドレスカウン
タ６４は、行走査開始BRS（Begin Row Scan）
と有効映像データ有VV（Valid Video data
present）とのクリア入力CLRにより、０に設定
（リセツト）される。一方、アドレスカウンタ６
４のクロツク入力CLOCKには、書込みイネーブ
ルWE（Wright Enable）及びバツフア準備完了
BR（Buffer Ready）が印加される。尚、書込み
イネーブルWEはRAM６３にも入力されている。

マーク重み付けラツチリセツトによるレジスタ
リセツトLRのパルスは、マーク走査間隔MSIの
直前の第１番目の走査線の間のみにおいてレジス
タ６２をクリアする。各パイセクル即ちカメラの
クロツク出力、データ信号P₀′及びP₁′に変換され
るので、PROM５２は加算器６１に対する読取
区域のパイセクルを制御する。

このとき、タイミングパルスは、読取区域の第
１の走査に対して重み付けカウント値を蓄積する
ために、各パイセクルに対して加算器６１及びレ
ジスタ６２をストローブ（同期）する。このカウ
ント値はレジスタ出力LOCとなつてRAM６３に
書き込まれる。即ち、１つのマーク区域に対する
第１走査のデータ信号P₀′及びP₁′が全て加算され
てRAM６３に格納される。例えば、第１１図を
参照すれば、17カラムのマーク区域において、29
走査線の306〜314パイセクルのデイジタルデータ
が加算される。

続いて、アドレスカウンタ６４は１だけインク
リメントされ、次のマーク区域に相当する読取区
域（カラム）の第１の走査が開始準備完了とな
る。続いて、レジスタ６２はリセツトLRにより
リセツトされ、各パイセクルに対するデータ信号
P₀′及びP₁′は加算器６１に入力され且つ読取区域
の第１の走査線に対してレジスタ６２を介してル
ープを形成する。そして、同様にレジスタ６２の
カウント値はRAM６３に書込まれ、RAMアド
レスは１だけインクリメントされる。

以上の動作は、書類Ｄのページを横切る各読取
マーク区域（カラム）に対して繰り返す。

そして、第１のライン走査が終了すると、読取
区域の第２のライン走査を開始する。このとき、
RAM６３のアドレスカウンタ６４は０に設定さ
れ、RAM６３の内容の読取り動作が実行され
る。即ち、メモリ出力イネーブルMOE（Memory
Output Enable）の指令により、RAM６３の内
容が加算器６１を介してレジスタ６２に格納さ
れ、これにより、各読取区域（カラム）に対する
第１のカメラ走査からのカウント値が保持され
る。

第１の走査によるカウント値は、第２のカメラ
走査のデータ信号P₀′及びP₁′の値に加算され、上
述と同様にループ再流通動作により、各マーク区
域の第２のカメラ走査パイセクルに対するカウン
ト値を蓄積する。そして、マーク走査間隔MSIの
最後において、同様に走査１及び走査２に対する
カウント値はRAM６３に書込まれ、以下、次の
マーク区域の読取（MSI）についても、完全な第
２のカメラ走査毎に書込まれる。同様に、第３の
カメラ走査が処理されるとき、第１及び第２の走
査によるカウント値は加算され、以下、読取区域
内の所定数のカメラ走査について継続する。

読取区域（例えば、第１１図の29〜38走査線）
に対する全てのカメラ走査が処理されたとき、
RAM６３は、その行の各読取区域に対する総計
カウント値を保有している。このカウント情報
は、RAM６３の出力端子から、変換PROM５３
及びFIFO５４を介して、ホストCPUを含む情報
プロセツサIPに伝送される。そして、ホスト
CPUは、カメラ走査線がシート上の次の読取区
域の行に達する前に、RAM６３が新データを蓄
積開始できるようにする。

読取区域の最後のカメラ走査の完遂により、読
出シーケンスが開始されると、RAM６３のアド
レスは０に設定され、RAM６３は12ビツトに総
計されたカウント値を変換PROM５３に出力す
る。この12ビツトのカウント値は、RAM６３の
アドレスがインクリメントされるのと同様に、各
読取区域（カラム）に対するマーク値の16レベル
を表わす４ビツトに変換される。これら４ビツト
の読取区域毎のカウント値は、ホストCPUへの
伝送用に準備されたFIFO５４に格納される。

こうして、各読取区域（全てのカラム及び全て
の行）は、ホストCPUのメモリに伝送される。
各読取区域マーク値は16レベルのコードにより表
わされており、又、ホストCPUはシートＤにつ
いて格納された正確な回答キーを持つている。

例えば、シートＤが試験問題の回答用紙であつ
て、受験生徒が数行のマーク区域のうちの１つを
選択して鉛筆で塗り潰す場合を想定する。

このとき、ホストCPUは、各回答区域に近接
する数行の読取区域と一致するマーク区域をデー
タ入力区域と認識する。そして、CPUプログラ
ムは、数行の読取区域に対する各マーク値（鉛筆
の濃さ）をチエツクし、どの１つが最大値（最も
黒いマーク）を持つかを判定し、それを生徒の選
択回答として用いる。更に、この回答は回答キー
と比較されて、正確か否かにより採点されること
になる。

又、このとき、或る１つの質問に対して２つの
黒いマークが存在し、これらがCPUに読取られ
ても、一方のマークが他方より大きいカウント値
を持てば、より暗いマークを判別して選択するこ
とができる。しかし、両方のマークのカウント値
が黒く且つ等しいか又は非常に近似している場
合、CPUプログラムは、両方のマークを無視し、
二重マーキングの理由から回答を全く認めない。

このように、総計器MTの出力は情報プロセツ
サIPにより認識判定される。尚、上記の総計器
MT及び情報プロセツサIPの処理動作は、この発
明とは直接関係なく、従来装置と全く同様であ
る。

以上の通り、この発明によれば、遅延回路DE
（映像走査線遅延手段及び遅延選択手段）を設け、
データ信号P₀及びP₁を所定走査線数だけ遅延さ
せたデータ信号P₀′及びP₁′を得るようにしたの
で、シート書式の違いによつて走査マークSMの
相対位置が変動してもデータ信号P₀′及びP₁′を確
実に総計処理でかる光学式読取り装置が得られる
効果がある。

【図面の簡単な説明】

第１図はこの発明の光学式読取り装置を一部ブ
ロツク図で示す斜視図、第２図は第１図に示した
光学式読取り装置に使用するのに適した遅延回路
のブロツク図、第３図は第１図に示した光学式読
取り装置に使用するのに適した４走査線遅延回路
のブロツク図、第４図は第１図に示した光学式読
取り装置に使用するのに適し０走査線遅延および
４走査線遅延の両方を行なう遅延回路のブロツク
図、第５図は第４図の遅延回路の詳しいブロツク
図、第６Ａ，６Ｂおよび６Ｃ図は予め印刷された
書類の異なる様式を示す図、第７図は総計器の動
作を説明するためのこの発明の一実施例を示すブ
ロツク図、第８図は第７図内の総計器の構成を示
すブロツク図、第９図は総計器の動作を説明する
ためのタイミングチヤート図、第１０図はマーク
区域のカラムとパイセクルとの関係の一例を示す
説明図、第１１図は第１０図内の破線領域をカラ
ム方向及び行方向に拡大して示す説明図である。

Claims

【特許請求の範囲】１書類確認または書類登録用の予め印刷された
走査マークおよび生徒の試験答案用紙、投票用
紙、順序記入用紙などのような情報書込み用のデ
ータ記入マーク区域を有する書類を１行ずつ走査
しかつ前記書類上に現われる情報を示す各映像走
査線のアナログ信号を発生するための行走査カメ
ラと、前記アナログ信号をデイジタル信号に変換
するためのアナログ−デイジタル変換器と、前記
データ記入マーク区域の各々に相当する前記デイ
ジタル信号を合計しかつこの情報を処理のため記
憶する総計器とを備えた光学式読取り装置におい
て、第１番目のデータ記入マーク区域に先立つて走
査マークがある予め印刷された書類様式と第１番
目の走査マークに先立つてデータ記入マーク区域
がある予め印刷された書類様式との両方に両立さ
せるために、前記アナログ−デイジタル変換器と前記総計器
の間に接続され、前記アナログ−デイジタル変換
器のデイジタル出力信号をどんな遅延も無しに伝
送するための０走査線遅延回路、および少なくと
も１個の走査線遅延回路であつてその各々が前記
アナログ−デイジタル変換器のデイジタル出力信
号の異なる所定本数の走査線遅延に相当するデイ
ジタル遅延出力信号を発生するものを含む映像走
査線遅延手段と、この映像走査線遅延手段から前記総計器へ伝送
するための前記出力信号のうちの１つの出力信号
を選択するための遅延選択手段であつて、走査マ
ークが前記第１番目のデータ記入マーク区域に先
立つ書類様式の場合には０走査線遅延回路出力信
号を選択するが、データ記入マーク区域が前記第
１番目の走査マークに先立つ書類様式の場合には
前記アナログ−デイジタル変換器から前記総計器
への前記デイジタル出力信号の伝送中に充分な本
数の走査線遅延を生じて前記第１番目の走査マー
クに先立つデータ記入マーク区域に現われ或は走
査マークの走査線確認中に現われる情報の損失を
防止するための前記走査線遅延回路のデイジタル
遅延出力信号を選択する前記遅延選択手段と、を設けたことを特徴とする光学式読取り装置。２０走査線遅延回路はＤ型フリツプ・フロツプ
から成り、走査線遅延回路はシフト・レジスタお
よびこれらのシフト・レジスタを通してデイジタ
ル出力信号を進ませるクロツク手段を含み、遅延
選択手段は前記０走査線遅延回路および前記走査
線遅延回路の出力信号が入力されるマルチプレク
サ手段並びにこのマルチプレクサ手段へ接続され
総計器へ伝送するための、映像走査線遅延手段の
１つのデイジタル出力信号を選択するための遅延
選択制御信号手段を含む特許請求の範囲第１項記
載の光学式読取り装置。３書類確認または書類登録用の予め印刷された
走査マークおよび生徒の試験答案用紙、投票用
紙、順序記入用紙などのような情報書込み用のデ
ータ記入マーク区域の行を有する書類を１行ずつ
走査しかつ前記書類上に現われる情報を示す各映
像走査線のアナログ信号を発生するための行走査
カメラと、前記アナログ信号をデイジタル信号に
変換するためのアナログ−デイジタル変換器と、
前記データ記入マーク区域の各々に相当する前記
デイジタル信号を合計しかつこの情報を処理のた
め記憶する総計器とを備えた光学式読取り装置に
おいて、第１番目の走査マークに先立つて少なくとも１
行のデータ記入マーク区域または走査マークと一
致する少なくとも１行のデータ記入マーク区域が
ある予め印刷された書類様式と両立させるため
に、前記アナログ−デイジタル変換器と前記総計器
の間に接続され、複数個の走査線遅延回路であつ
てその各々が前記アナログ−デイジタル変換器の
デイジタル出力信号を入力されこのデイジタル出
力信号を所定本数の走査線だけ遅延させたデイジ
タル遅延出力信号を発生するものを含む映像走査
線遅延手段と、前記アナログ−デイジタル変換器から前記総計
器への前記デイジタル出力信号の伝送中に充分な
本数の走査線遅延を生じて前記第１番目の走査マ
ークに先立つ前記少なくとも１行のデータ記入マ
ーク区域に現われ或は走査マークの走査線確認中
に現われる情報の損失を防止するための前記走査
線遅延回路のデイジタル遅延出力信号を選択する
ための手段と、を設けたことを特徴とする光学式読取り装置。４走査線遅延回路はシフト・レジスタおよびこ
れらのシフト・レジスタを通してアナログ−デイ
ジタル変換器からのデイジタル出力信号を進ませ
るクロツク手段を含み、選択手段は走査線遅延回
路の出力信号が入力されるマルチプレクサ手段お
よびこのマルチプレクサ手段へ接続され総計器へ
伝送するための、１個の走査線遅延回路のデイジ
タル遅延出力信号を選択するための遅延選択制御
信号手段を含む特許請求の範囲第３項記載の光学
式読取り装置。５クロツク手段は、行走査カメラのシフト周波
数に等しい周波数でシフト・レジスタにクロツク
動作させる特許請求の範囲第４項記載の光学式読
取り装置。６クロツク手段は、行走査カメラのシフト周波
数を２以上の整数で割つたものに等しい周波数で
シフト・レジスタにクロツク動作させる特許請求
の範囲第４項記載の光学式読取り装置。７書類識別または書類登録用の予め印刷された
走査マークおよび生徒の試験答案用紙、投票用
紙、順序記入用紙などのような情報書込み用の少
なくとも１行のデータ記入マーク区域を有する書
類を１行ずつ走査しかつ前記書類上に現われる情
報を示す各映像走査線のアナログ信号を発生する
ための行走査カメラと、前記アナログ信号をデイ
ジタル信号に変換するためのアナログ−デイジタ
ル変換器と、前記データ記入マーク区域に相当す
る前記デイジタル信号を合計しかつこの情報を処
理のため記憶する総計器とを備えた光学式読取り
装置において、第１番目の走査マークに先立つて所定行のデー
タ記入マーク区域がある予め印刷された書類様式
と、走査マークと一致するデータ記入マーク区域
がある予め印刷された書類様式と両立させるため
に、前記アナログ−デイジタル変換器と前記総計器
の間に接続され、走査マークに先立つデータ記入
マーク区域に含まれ或は走査マークに一致するデ
ータ記入マーク区域に含まれた情報の損失を防止
するのに充分な所定本数の走査線遅延期間、前記
アナログ−デイジタル変換器から前記総計器への
デイジタル出力信号の伝送を遅延させるための映
像走査線遅延手段を設け、この映像走査線遅延手段は、前記アナログ−デイジタル変換器のデイジタル
出力信号が印加される入力端子並びに第１および
第２の出力端子を持つデマルチプレクサ手段、第
１および第２の入力端子並びに出力端子を持つマ
ルチプレクサ手段、それに前記デマルチプレクサ
手段の出力端子と前記マルチプレクサ手段の入力
端子との間で並列に接続された第１および第２の
シフト・レジスタ回路手段と、前記デマルチプレクサ手段および前記マルチプ
レクサ手段へ接続されたスイツチング制御回路
と、前記第１および第２のシフト・レジスタ回路手
段へ接続され、前記行走査カメラのシフト周波数
を２以上の整数で割つたものに等しい周波数で、
前記第１および第２のシフト・レジスタ回路手段
を通して前記デイジタル出力信号をシフトするた
めのクロツク手段と、を含み、前記デマルチプレクサ手段は、前記スイツチン
グ制御回路からの制御信号に応答して前記アナロ
グ−デイジタル変換器のデイジタル出力信号を同
期的に切換え、前記デマルチプレクサ手段の前記
第１、第２の出力端子からそれぞれ前記第１、第
２のシフト・レジスタ回路手段へデイジタル信号
を交互に供給し、前記マルチプレクサ手段は、前記スイツチング
制御回路からの入力信号に応答して前記第１およ
び第２のシフト・レジスタ回路手段からのデイジ
タル出力を再構成し、前記書類上の第１番目の走
査マークに先立つデータ記入マーク区域に現われ
或は走査マークの走査線確認中に現われる情報の
損失を防止するのに充分な所定本数の走査線だ
け、前記アナログ−デイジタル変換器のデイジタ
ル出力信号を遅延させたデイジタル遅延出力信号
を形成し、このデイジタル遅延出力信号を前記総
計器へ伝送する、光学式読取り装置。