JPH07249013A - マルチプロセッサシステムにおけるマスタの切り替え制御方法 - Google Patents

マルチプロセッサシステムにおけるマスタの切り替え制御方法

Info

Publication number
JPH07249013A
JPH07249013A JP6038784A JP3878494A JPH07249013A JP H07249013 A JPH07249013 A JP H07249013A JP 6038784 A JP6038784 A JP 6038784A JP 3878494 A JP3878494 A JP 3878494A JP H07249013 A JPH07249013 A JP H07249013A
Authority
JP
Japan
Prior art keywords
master
value
next master
switching
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6038784A
Other languages
English (en)
Inventor
Yoshiyuki Imada
美幸 今田
Kazuyuki Masuo
和行 増尾
Shuji Miki
修次 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP6038784A priority Critical patent/JPH07249013A/ja
Publication of JPH07249013A publication Critical patent/JPH07249013A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 一度のマスタ切り替え操作により適切な装置
にマスタを切り替えることのできるマルチプロセッサシ
ステムを提供することを目的とする。 【構成】 複数の装置を有する情報処理システムにおい
て装置のそれぞれが、マスタとしての機能とスレーブと
しての機能とを有し、マスタとして動作するかスレーブ
として動作するかを記憶し、次にマスタになるべき装置
を示す次マスタ値を記憶する。次マスタ値で示される装
置に障害が生じた場合に各装置の次マスタ値を変更し、
状態記憶手段にマスタ装置であると記憶されている装置
に障害が生じた場合に、状態記憶手段の記憶内容をスレ
ーブに切り替え、次マスタ値で特定される装置の状態記
憶手段の記憶内容をマスタに切り替え、状態記憶手段の
記憶内容に基づきマスタ装置としての機能またはスレー
ブ装置としての機能を選択する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおけるマスタ装置の切り替え制御方法に関する。
【0002】
【従来の技術】従来のマルチプロセッサシステムにおい
て、システムの制御を行うマスタ装置を他の装置に切り
替える場合は、次のマスタ候補の装置の状態に関わらず
切り替えを行い、切り替えられた装置が故障中やファイ
ル更新中などのためにマスタに適さない場合に、再度次
のマスタ候補に切り替えていた。一回の切り替えに要す
る時間は、ソフトウェア処理時間も含めた切り替え処理
全体の中で無視できる程小さくする必要がある。そこで
マスタの切り代えは、専用の回路またはファームウェア
により実現していた。
【0003】
【発明が解決しようとする課題】従来の切り替え方法
は、切り替えを行う回路またはファームウェアが正常な
場合にのみ有効である。切り替え回路またはファームウ
ェアを制御するマイクロプロセッサの故障が生じている
装置にマスタを切り替えた場合は、却ってシステムの信
頼性が低下する。特にファイルの更新やシステムの診断
を複数の装置により行う場合や、マスタとして適さない
装置が多数ある場合に、システムの信頼性が著しく低下
する。更に、ファイル更新やシステムの診断に要する時
間が増加すると、切り替えに要する時間が増加する。
【0004】予め次のマスタ候補の装置の状態を把握し
ておき、その装置がマスタに適さない場合は、その装置
には切り替えない方法が考えられる。この方法の実現方
法としては、プロセッサ自身に学習機能を持たせる方法
も考えられるが、ソフトウエアが複雑になるのでシステ
ムの信頼性が低下する。切り替え機能をハードウエアロ
ジックで実現しても、システムが複雑化するので却って
信頼性が低下する場合がある。
【0005】そこで本発明は、単純な回路構成で、一回
の切り換え動作により故障中の装置などを経由すること
なくマスタ装置を切り替えることの出来る、マスタ切り
替え装置およびマスタ切り替え方法を提供することを目
的とする。
【0006】
【課題を解決するための手段】このような目的を達成す
るために、請求項1に記載の発明は、複数の装置を有す
る情報処理システムにおいて、前記装置のそれぞれが、
当該情報処理システムの管理を行うマスタ装置としての
機能と、当該マスタ装置に管理されるスレーブ装置とし
ての機能と、当該装置が前記マスタ装置として動作する
か、前記スレーブ装置として動作するかを記憶する状態
記憶手段と、当該状態記憶手段にマスタ装置であると記
憶されているときに当該装置に障害が生じた場合に、前
記状態記憶手段の記憶内容をスレーブに切り替えるスレ
ーブ切り替え手段と、当該状態記憶手段にマスタ装置で
あると記憶されているときに当該装置に障害が生じた場
合に、他の装置に対してマスタ切り替え指示を与えるマ
スタ切り替え指示手段と、前記マスタ切り替え指示を受
け取った場合に、前記状態記憶手段にスレーブ装置であ
ると記憶された装置の中の一つの装置の前記状態記憶手
段の記憶内容をマスタに切り替えるマスタ切り替え手段
と、当該状態記憶手段の記憶内容に基づき、前記マスタ
装置としての機能または前記スレーブ装置としての機能
を選択する選択手段とを備えたことを特徴とする。
【0007】請求項2に記載の発明は、請求項1に記載
の情報処理システムにおいて、前記装置のそれぞれが、
次にマスタになるべき装置を示す次マスタ値を記憶する
次マスタ記憶手段と、当該次マスタ値が自己の装置の番
号と一致するときに障害が生じた場合に、当該次マスタ
値を変更する第1の次マスタ変更手段とを更に備え、前
記一つの装置は、前記次マスタ値で特定される装置であ
ることを特徴とする。
【0008】請求項3に記載の発明は、請求項1または
2に記載の情報処理システムにおいて、前記装置のそれ
ぞれが、前記状態記憶手段にマスタ装置であると記憶さ
れているときに障害が生じた場合に、前記次マスタ値を
変更する第2の次マスタ値変更手段を更に備えたことを
特徴とする。
【0009】請求項4に記載の発明は、請求項2または
3に記載の情報処理システムにおいて、前記第1の次マ
スタ変更手段または前記第2の次マスタ変更手段は、前
記装置の間に予め定められた順序に基づいて、前記次マ
スタ値で特定される装置の次の装置を選択する次マスタ
選択手段を有することを特徴とする。
【0010】請求項5に記載の発明は、請求項2から4
のいずれかに記載の情報処理システムにおいて、前記第
1の次マスタ変更手段は、当該次マスタ値が自己の装置
の番号と一致するときに障害が生じた場合に、自己の次
マスタ値を更新し、他の装置に対して次マスタ値の更新
を指示する第1の次マスタ更新手段と、当該次マスタ値
の更新指示を受け取った場合に、次マスタ値を更新する
第2の次マスタ更新手段とを有することを特徴とする。
【0011】請求項6に記載の発明は、請求項3から5
のいずれかに記載の情報処理システムにおいて、前記第
2の次マスタ変更手段は、前記状態記憶手段にマスタ装
置であると記憶されているときに当該装置に障害が生じ
た場合に、自己の次マスタ値を更新し、他の装置に対し
て前記次マスタ値の更新を指示する第3の次マスタ値更
新指示手段と、当該次マスタ値の更新指示を受け取った
場合に、次マスタ値を更新する第4の次マスタ更新手段
とを有することを特徴とする。
【0012】請求項7に記載の発明は、情報処理システ
ムを構成する複数の装置のそれぞれが、当該情報処理シ
ステムの管理を行うマスタ装置としての機能と、当該マ
スタ装置に管理されるスレーブ装置としての機能と、当
該装置が前記マスタ装置として動作するか前記スレーブ
装置として動作するかを記憶する状態記憶手段と、当該
状態記憶手段の記憶内容に基づき前記マスタ装置として
の機能または前記スレーブ装置としての機能を選択する
手段とを有する情報処理システムにおけるマスタの切り
換え方法であって、前記状態記憶手段にマスタ装置であ
ると記憶されているときに当該装置に障害が生じた場合
に、前記状態記憶手段の記憶内容をスレーブに切り替え
るスレーブ切り替えステップと、当該状態記憶手段にマ
スタ装置であると記憶されているときに当該装置に障害
が生じた場合に、他の装置に対してマスタ切り替え指示
を与えるマスタ切り替え指示ステップと、前記マスタ切
り替え指示を受け取った場合に、前記状態記憶手段にス
レーブ装置であると記憶された装置の中の一つの装置の
前記状態記憶手段の記憶内容をマスタに切り替えるマス
タ切り替えステップとを備えたことを特徴とする。
【0013】請求項8に記載の発明は、請求項7に記載
のマスタ切り替え方法において、前記装置のそれぞれ
が、次にマスタになるべき装置を示す次マスタ値を記憶
する次マスタ記憶手段を有し、当該次マスタ値が自己の
装置の番号と一致するときに障害が生じた場合に、当該
次マスタ値を変更する第1の次マスタ変更ステップを更
に備え、前記一つの装置は、前記次マスタ値で特定され
る装置であることを特徴とする。
【0014】請求項9に記載の発明は、請求項7または
8に記載のマスタ切り替え方法において、前記装置のそ
れぞれが、前記状態記憶手段にマスタ装置であると記憶
されているときに障害が生じた場合に、前記次マスタ値
を変更する第2の次マスタ値変更ステップを更に備えた
ことを特徴とする。
【0015】請求項10に記載の発明は、請求項8また
は9に記載のマスタ切り替え方法において、前記第1の
次マスタ変更手段または前記第2の次マスタ変更ステッ
プは、前記装置の間に予め定められた順序に基づいて、
前記次マスタ値で特定される装置の次の装置を選択する
次マスタ選択ステップを有することを特徴とする。
【0016】請求項11に記載の発明は、請求項8から
10のいずれかに記載のマスタ切り替え方法において、
前記第1の次マスタ変更ステップは、当該次マスタ値が
自己の装置の番号と一致するときに障害が生じた場合
に、自己の次マスタ値を更新し、他の装置に対して次マ
スタ値の更新を指示する第1の次マスタ更新ステップ
と、当該次マスタ値の更新指示を受け取った場合に、次
マスタ値を更新する第2の次マスタ更新ステップとを有
することを特徴とする。
【0017】請求項12に記載の発明は、請求項3から
5のいずれかに記載のマスタ切り替え方法において、前
記第2の次マスタ変更ステップは、前記状態記憶手段に
マスタ装置であると記憶されているときに当該装置に障
害が生じた場合に、自己の次マスタ値を更新し、他の装
置に対して前記次マスタ値の更新を指示する第3の次マ
スタ値更新指示ステップと、当該次マスタ値の更新指示
を受け取った場合に、次マスタ値を更新する第4の次マ
スタ更新ステップとを有することを特徴とする。
【0018】
【作用】本発明は、次マスタ記憶手段に示された装置が
マスタとして適さないと判断すると、予め次マスタ候補
から外ことで、一回の切り換え動作によりマスタ装置に
適した装置にマスタを切り替えることができる。
【0019】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【0020】(実施例1)本発明によれば、システムの
状態を二つの情報、即ち次マスタ記憶手段(EMAS
T)および運用状態表示フラグ(OSF)により管理す
る。次マスタ記憶手段には、切り替えにより次にマスタ
とすべき装置の番号を記憶する。運用状態表示フラグに
は、当該装置がマスタであるかスレーブであるかを記憶
する。
【0021】これらの情報の書き替えは、現マスタ装置
に対するマスタ切り替え指示、現マスタ装置からスレー
ブ装置へのマスタ切り換え指示、および次マスタからの
次マスタ記憶手段書き替え指示により行う。マスタ切り
替え指示またはマスタ切り換え指示により次マスタ記憶
手段および運用状態表示フラグを書き替え、次マスタ記
憶手段書き替え指示により次マスタ記憶手段を書き替え
る。
【0022】図1に、本発明マルチプロセッサシステム
のシステム構成図を示す。本発明マルチプロセッサシス
テムは、n×m(n、mは自然数)のマルチプロセッサ
システムにより構成される。図1の垂直方向のn台の装
置により負荷分散処理を行う。また水平方向のm台の装
置により機能分散処理を行う。マルチプロセッサシステ
ム中の1台の装置がシステム全体のメンテナンス処理を
行う。この装置をマスタと呼ぶ。
【0023】図2を用いて、図1に示したマルチプロセ
ッサシステムにおけるマスタの切り替え制御方法の概要
を説明する。本発明においては、ローテーションにより
順次マスタの候補を選択する。仮に、現在のマスタをS
YS#(1,1)とする。図2(A)に示すごとく、全
ての装置が正常な場合は次マスタ記憶手段に装置SYS
#(2、1)が表示される。間欠故障の頻発やファイル
の更新が生じた装置はマスタとして適さない。そこで、
図2(B)に「X」で示すごとく、いくつかの装置がマ
スタとして適さなくなった場合は、次マスタ記憶手段の
記憶内容をマスタとして適する装置SYS#(i,j)
に更新する。SYS#(1,1)に故障が発生した場合
は、マスタ装置を次マスタ記憶手段に記憶したSYS#
(i,j)に切り替える。これにより、一回の切り替え
動作で、SYS#(1,2)〜(i,j−1)をスキッ
プしてSYS#(i,j)にマスタを切り替えることが
できる。
【0024】図3に、図2に示した各装置SYS#
(1,1)〜(n,m)に設けられたマスタ切り替え回
路の構成を示す。図3において、101はウオッチドッ
グタイマ(WDT)オーバフロー信号であり、ハードウ
エアの故障またはソフトウエアの暴走によりウオッチド
ッグタイマのカウンタがオーバーフローした場合に、1
(HIGH)となる。該信号がアクディブとなった場合、該
装置に障害が発生したと判断する。102は運用状態表
示フラグ(OSF)信号であり、当該装置がマスタの時
は0(LOW )となり、スレーブの時は1(HIGH)とな
る。103は、指示信号送信バスであり、全ての装置と
接続されている。105はマスタからの指示に基づいて
駆動されるマスタ切り換え指示信号である。122はマ
スタからの指示に基づいて駆動される次マスタ記憶手段
(EMAST)変更指示信号である。104は受信バス
インタフェースであり、指示信号送信バス103からマ
スタ切り換え指示を受信した場合に状態更新指示信号1
05を1(HIGH)し、受信内容に応じて、次マスタ更新
指示信号122を駆動する。121はバスアービタであ
り、指示信号送信バス103への転送による競合制御を
行う。115は間欠故障カウンタであり、該カウンタの
オーバフローにより当該装置がマスタとして適さないと
判断する。115は間欠故障カウンタオーバーフロー信
号であり、システムの誤動作等により動作のりトライを
行った回数を係数したうえで、リトライ回数が一定値を
越えると1(HIGH)になる。間欠故障カウンタオーバーフ
ロー信号が1(HIGH)になった装置は、動作は可能である
が信頼性が低いと判断することができる。
【0025】図4を用いて、装置に障害が発生した場合
の、図3に示したマスタ切り替え装置の動作を説明す
る。以下の説明においては、フローチャートの各ステッ
プをSと略記する。装置に障害が発生が発生した場合、
ウオッチドッグタイマオーバフロー信号101が1(HIG
H)になる。その装置がマスタ装置の場合はOSF102
= 0なので、AND回路127の出力が1(HIGH)にな
り障害が検出される(S42)。すると、送信バスイン
タフェース109を介して、バス103にマスタ切り換
え指示を送信する(S44)。
【0026】図5を用いて、マスタ切り替え指示を受信
した装置の動作を説明する。マスタ切り替え指示は、該
指示を送信した装置を含めて全ての装置が受信する。該
指示を受信バスインターフェース104で受信すると
(S52)、インクリメント回路111により次マスタ
記憶手段(EMAST)110の記憶内容(i、j)の
jに1を加算する。但し、j=mでiがnでない場合
は、iに1を加えてj=1にする。また(i、j)=
(n、m)であれば、(i、j)=(1、1)にする。
(S54)。自装置番号記憶手段112に記憶した自装
置の番号にインクリメント回路113により1を加えた
値と、次マスタ記憶手段110に記憶した次マスタ値と
を照合回路114により比較し(S56)、これらの値
が一致すれば(S57)、OSF102= 0にし(S5
8)当該装置が新マスタであることを示す。一致しなけ
れば、OSF102= 1にし(S59)当該装置がスレ
ーブであることを示す。
【0027】図6を用いて、間欠故障カウンタがオーバ
ーフローした場合の動作を説明する。次マスタ記憶手段
110の記憶内容と自己の装置番号112の値が一致す
るか否かを照合回路116により判断する。一致する装
置は次マスタである。次マスタの間欠故障カウンタオー
バフロー信号115が1(HIGH)になった場合、AND回
路117により次マスタ更新指示信号127を1(HIGH)
にし次マスタ装置の障害を検出する(S62)。する
と、送信バスインタフェース部109を介してバス10
3に次マスタ更新指示を送信する(S64)。バスに送
信された次マスタ更新指示は、該指示を送信した装置を
含む全ての装置が受信バスインタフェース104により
受信する。すると、制御回路108に接続された次マス
タ更新指示信号122が1(HIGH)になり、次マスタ記憶
手段が更新される。次マスタ更新指示受信時はOSF1
02は書き替えない。
【0028】次マスタ記憶手段の更新方法としてインク
リメント回路111によるローテーション方法を用い
た。これにより、回路のインタフェースが最小化できる
ので、切り替え回路の信頼性を高めることができ、さら
に全装置のマスタ切り替え回路を同一にすることが出来
る。
【0029】(実施例2)マスタの次マスタ記憶手段1
10の値をスレーブの次マスタ記憶手段110にオーバ
ライトする機能(オーバライト機能と呼ぶ)を追加する
ことで、スレーブ装置の次マスタ記憶手段110の値を
常にマスタと同じ保つことが出来る。次マスタ記憶手段
110の値の信頼性を高めることにより、一層確実な切
り替えが実現できる。
【0030】図7に、オーバライト機能を追加したマス
タ切り替え装置のハードウエア構成を示す。図3に示し
た構成と比較して、マスタからの次マスタ更新指示信号
122と、次マスタ記憶手段110の値を更新した場合
にマスタから受信した次マスタ値202を次マスタ記憶
手段110にオーバライトする機能(制御回路108お
よびセレクタ120)と、次マスタ値オーバライト指示
を他の装置に送信する信号203とが追加されている。
【0031】図8を用いて、次マスタ値のオーバーライ
トを指示する場合のマスタ切り替え装置の動作を説明す
る。マスタから次マスタ更新指示信号122またはマス
タ切り換え指示信号105を受信すると(S82)、O
R回路204の出力が1(HIGH)になる。OSF102=
0なら当該装置はマスタなので(S84)、AND回路
205により1(HIGH)にした次マスタ値オーバーライト
指示信号203を、送信バスインタフェース部109を
介してバス103に送信する(S86)。このとき、次
マスタ値110も送信する(S88)。
【0032】図9を用いて、次マスタ値オーバーライト
指示を受信した場合の、マスタ切り替え動作を説明す
る。次マスタ値オーバーライト指示201を受信した装
置は(S92)、バス103から受信バスインタフェー
ス部104を介して、マスタの次マスタ値を受信する
(S94)。次に、制御回路108およびセレクタ12
0を用いて次マスタ値を次マスタ記憶手段110にオー
バライトする(S96)。
【0033】バスアービタ121は、複数装置が同時に
次マスタを更新したことより生じた、次マスタ値オーバ
ーライト指示の競合に対して排他的制御を行う。バスア
ービタの排他的制御により、最後にマスタから送信され
た次マスタ記憶手段の値がスレーブの次マスタ記憶手段
にオーバライトされる。
【0034】装置の間欠的な故障になどのために次マス
タ記憶手段の値が装置間で異なると、マスタを切り替え
たときに、複数装置が同時にマスタになり、またはマス
タが無くなるという障害が生じる恐れがある。マスタの
次マスタ記憶手段の値をスレーブ装置にオーバライトす
ることにより、このような障害を回避することが出来
る。
【0035】(実施例3) (1)次マスタ記憶手段として、ファームウェアやソフ
トウェアを用いることも出来る、これにより切り替える
装置をランダムに選択することができる。
【0036】(2)指示信号送信バス103をシリアル
化することで、さらにシステムの信頼性を高めることも
出来る。
【0037】(3)装置の数が多い場合は、複数装置を
一つのクラスタとして、個々のクラスタ内でマスタの切
り替えを行う方法も考えられる。
【0038】(4)上記実施例では、次マスタ記憶手段
に次のマスタを記憶したが、故障修理中の装置番号やフ
ァイル更新中の装置番号などを、個々に記憶する方法も
考えられる。また、マスタに適さない装置を含む装置群
を識別する方法も考えられる。
【0039】(5)次マスタ更新指示を与える手段とし
ては、間欠故障カウンタの他にも、ファイル更新中、装
置置換中、または装置診断中であることを表示するレジ
スタ、ファームウェア、またはソフトウェアの管理テー
ブルを用いることも出来る。
【0040】(6)上記実施例では、運用状態表示フラ
グをワイヤードロジックで実現したが、ファームウェア
やソフトウェアで状態管理を行うこともできる。
【0041】(7)上記実施例では、指示信号送信手段
として、共有バス方式の指示信号送信バス103を用い
たが、ディージーチェーンのリング形式または各装置か
ら直接他の装置に接続されたネットワーク形式のバスを
用いれば、バスアービタを不要にすることが出来る。
【0042】
【発明の効果】以上説明したように、本発明によれば、
マスタの切り替え対象となる装置が複数あるに、故障修
理中やファイル更新中等のシステムの信頼性を下げる可
能性のある装置を切り替え対象から外すことにより、マ
スタとして適切な装置に切り替えることが可能となる。
従って切り替えに伴う信頼性が高まる。また、繰返し切
り替え処理を行う必要がないので、切り換え速度を高め
ることができる。
【0043】本発明はインテリジェントな機能を使うこ
となく、単純な回路の組み合せで実現可能なので、切り
替え制御の信頼性を高めることができる。
【0044】マスタの次マスタ値オーバーライト機能を
設けることによりにより、次マスタ記憶手段の値を各装
置間で一致させることができる。これにより、複数装置
が同時にマスタになる状態やマスタがなくなる状態が回
避できる。
【0045】複数の装置で次マスタ値オーバーライト指
示が同時に発生した場合も、バスアービタを用いること
で指示の排他制御を行うことができる。各装置の間を個
別に接続した場合は、装置間で信号を送信するタイミン
グをずらすことで、排他制御を行うことができる。これ
により、各装置の間で次マスタ記憶手段の値が異なる場
合でも、複数装置が同時にマスタになる状態やマスタが
なくなる状態を回避できる。
【図面の簡単な説明】
【図1】n×m台のマルチプロセッサシステムの説明図
である。
【図2】マルチプロセッサシステムの切り替え制御方法
を示す説明図である。
【図3】マスタ切り替え装置のハードウエア構成図であ
る。
【図4】マスタ装置に障害が発生した場合のマスタ装置
の動作を示すフローチャートである。
【図5】マスタ装置に障害が発生した場合のスレーブ装
置の動作を示すフローチャートである。
【図6】次マスタ値更新指示を受信したときのスレーブ
の動作を示すフローチャートである。
【図7】次マスタ切り換え機能を追加したマスタ切り替
え装置のハードウエア構成図である。
【図8】オーバーライト指示を送信する場合のマスタ切
り替え装置の動作を示すフローチャートである。
【図9】オーバーライト指示を受信する場合のマスタ切
り替え装置の動作を示すフローチャートである。
【符号の説明】
101 ウオッチドッグタイマ(WDT)オーバフロー
信号 102 運用状態表示フラグ(OSF) 103 バス 104 受信バスインタフェース 105 マスタ切り換え指示 107 マスタ切り換え指示 108 制御回路 109 送信バスインタフェース 110 緊急動作(EMA)ステート 111 インクリメント回路」 112 装置番号 113 インクリメント回路 114 照合回路 115 間欠故障カウンタオーバフロー信号 116 照合回路 117 AND回路 120 セレクタ 121 バスアービタ 122 次マスタ更新指示 201 次マスタ値オーバーライト指示 202 次マスタ値 203 次マスタ値オーバライト指示 204 OR回路 205 AND回路 207 次マスタ値オーバライト指示

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 複数の装置を有する情報処理システムに
    おいて、前記装置のそれぞれが、 当該情報処理システムの管理を行うマスタ装置としての
    機能と、 当該マスタ装置に管理されるスレーブ装置としての機能
    と、 当該装置が前記マスタ装置として動作するか、前記スレ
    ーブ装置として動作するかを記憶する状態記憶手段と、 当該状態記憶手段にマスタ装置であると記憶されている
    ときに当該装置に障害が生じた場合に、前記状態記憶手
    段の記憶内容をスレーブに切り替えるスレーブ切り替え
    手段と、 当該状態記憶手段にマスタ装置であると記憶されている
    ときに当該装置に障害が生じた場合に、他の装置に対し
    てマスタ切り替え指示を与えるマスタ切り替え指示手段
    と、 前記マスタ切り替え指示を受け取った場合に、前記状態
    記憶手段にスレーブ装置であると記憶された装置の中の
    一つの装置の前記状態記憶手段の記憶内容をマスタに切
    り替えるマスタ切り替え手段と、 当該状態記憶手段の記憶内容に基づき、前記マスタ装置
    としての機能または前記スレーブ装置としての機能を選
    択する選択手段とを備えたことを特徴とする情報処理シ
    ステム。
  2. 【請求項2】 請求項1に記載の情報処理システムにお
    いて、前記装置のそれぞれが、 次にマスタになるべき装置を示す次マスタ値を記憶する
    次マスタ記憶手段と、 当該次マスタ値が自己の装置の番号と一致するときに障
    害が生じた場合に、当該次マスタ値を変更する第1の次
    マスタ変更手段とを更に備え、 前記一つの装置は、前記次マスタ値で特定される装置で
    あることを特徴とする情報処理システム。
  3. 【請求項3】 請求項1または2に記載の情報処理シス
    テムにおいて、前記装置のそれぞれが、 前記状態記憶手段にマスタ装置であると記憶されている
    ときに障害が生じた場合に、前記次マスタ値を変更する
    第2の次マスタ値変更手段を更に備えたことを特徴とす
    る情報処理システム。
  4. 【請求項4】 請求項2または3に記載の情報処理シス
    テムにおいて、前記第1の次マスタ変更手段または前記
    第2の次マスタ変更手段は、 前記装置の間に予め定められた順序に基づいて、前記次
    マスタ値で特定される装置の次の装置を選択する次マス
    タ選択手段を有することを特徴とする情報処理システ
    ム。
  5. 【請求項5】 請求項2から4のいずれかに記載の情報
    処理システムにおいて、前記第1の次マスタ変更手段
    は、 当該次マスタ値が自己の装置の番号と一致するときに障
    害が生じた場合に、自己の次マスタ値を更新し、他の装
    置に対して次マスタ値の更新を指示する第1の次マスタ
    更新手段と、 当該次マスタ値の更新指示を受け取った場合に、次マス
    タ値を更新する第2の次マスタ更新手段とを有すること
    を特徴とする情報処理システム。
  6. 【請求項6】 請求項3から5のいずれかに記載の情報
    処理システムにおいて、前記第2の次マスタ変更手段
    は、 前記状態記憶手段にマスタ装置であると記憶されている
    ときに当該装置に障害が生じた場合に、自己の次マスタ
    値を更新し、他の装置に対して前記次マスタ値の更新を
    指示する第3の次マスタ値更新指示手段と、 当該次マスタ値の更新指示を受け取った場合に、次マス
    タ値を更新する第4の次マスタ更新手段とを有すること
    を特徴とする情報処理システム。
  7. 【請求項7】 情報処理システムを構成する複数の装置
    のそれぞれが、当該情報処理システムの管理を行うマス
    タ装置としての機能と、当該マスタ装置に管理されるス
    レーブ装置としての機能と、当該装置が前記マスタ装置
    として動作するか前記スレーブ装置として動作するかを
    記憶する状態記憶手段と、当該状態記憶手段の記憶内容
    に基づき前記マスタ装置としての機能または前記スレー
    ブ装置としての機能を選択する手段とを有する情報処理
    システムにおけるマスタの切り換え方法であって、 前記状態記憶手段にマスタ装置であると記憶されている
    ときに当該装置に障害が生じた場合に、前記状態記憶手
    段の記憶内容をスレーブに切り替えるスレーブ切り替え
    ステップと、 当該状態記憶手段にマスタ装置であると記憶されている
    ときに当該装置に障害が生じた場合に、他の装置に対し
    てマスタ切り替え指示を与えるマスタ切り替え指示ステ
    ップと、 前記マスタ切り替え指示を受け取った場合に、前記状態
    記憶手段にスレーブ装置であると記憶された装置の中の
    一つの装置の前記状態記憶手段の記憶内容をマスタに切
    り替えるマスタ切り替えステップとを備えたことを特徴
    とするマスタ切り替え方法。
  8. 【請求項8】 請求項7に記載のマスタ切り替え方法に
    おいて、前記装置のそれぞれが、次にマスタになるべき
    装置を示す次マスタ値を記憶する次マスタ記憶手段を有
    し、 当該次マスタ値が自己の装置の番号と一致するときに障
    害が生じた場合に、当該次マスタ値を変更する第1の次
    マスタ変更ステップを更に備え、 前記一つの装置は、前記次マスタ値で特定される装置で
    あることを特徴とするマスタ切り替え方法。
  9. 【請求項9】 請求項7または8に記載のマスタ切り替
    え方法において、前記装置のそれぞれが、 前記状態記憶手段にマスタ装置であると記憶されている
    ときに障害が生じた場合に、前記次マスタ値を変更する
    第2の次マスタ値変更ステップを更に備えたことを特徴
    とするマスタ切り替え方法。
  10. 【請求項10】 請求項8または9に記載のマスタ切り
    替え方法において、前記第1の次マスタ変更手段または
    前記第2の次マスタ変更ステップは、 前記装置の間に予め定められた順序に基づいて、前記次
    マスタ値で特定される装置の次の装置を選択する次マス
    タ選択ステップを有することを特徴とするマスタ切り替
    え方法。
  11. 【請求項11】 請求項8から10のいずれかに記載の
    マスタ切り替え方法において、前記第1の次マスタ変更
    ステップは、 当該次マスタ値が自己の装置の番号と一致するときに障
    害が生じた場合に、自己の次マスタ値を更新し、他の装
    置に対して次マスタ値の更新を指示する第1の次マスタ
    更新ステップと、 当該次マスタ値の更新指示を受け取った場合に、次マス
    タ値を更新する第2の次マスタ更新ステップとを有する
    ことを特徴とするマスタ切り替え方法。
  12. 【請求項12】 請求項3から5のいずれかに記載のマ
    スタ切り替え方法において、前記第2の次マスタ変更ス
    テップは、 前記状態記憶手段にマスタ装置であると記憶されている
    ときに当該装置に障害が生じた場合に、自己の次マスタ
    値を更新し、他の装置に対して前記次マスタ値の更新を
    指示する第3の次マスタ値更新指示ステップと、 当該次マスタ値の更新指示を受け取った場合に、次マス
    タ値を更新する第4の次マスタ更新ステップとを有する
    ことを特徴とするマスタ切り替え方法。
JP6038784A 1994-03-09 1994-03-09 マルチプロセッサシステムにおけるマスタの切り替え制御方法 Pending JPH07249013A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6038784A JPH07249013A (ja) 1994-03-09 1994-03-09 マルチプロセッサシステムにおけるマスタの切り替え制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6038784A JPH07249013A (ja) 1994-03-09 1994-03-09 マルチプロセッサシステムにおけるマスタの切り替え制御方法

Publications (1)

Publication Number Publication Date
JPH07249013A true JPH07249013A (ja) 1995-09-26

Family

ID=12534932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6038784A Pending JPH07249013A (ja) 1994-03-09 1994-03-09 マルチプロセッサシステムにおけるマスタの切り替え制御方法

Country Status (1)

Country Link
JP (1) JPH07249013A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011793A (ja) * 2004-06-25 2006-01-12 Nec Corp 電力管理システム及びプログラム
JP2006107019A (ja) * 2004-10-04 2006-04-20 Hitachi Ltd ディスクアレイ装置
JP2007233857A (ja) * 2006-03-02 2007-09-13 Fujitsu Ltd リコンフィグラブル回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006011793A (ja) * 2004-06-25 2006-01-12 Nec Corp 電力管理システム及びプログラム
JP4543780B2 (ja) * 2004-06-25 2010-09-15 日本電気株式会社 電力管理システム、電力管理方法及びプログラム
JP2006107019A (ja) * 2004-10-04 2006-04-20 Hitachi Ltd ディスクアレイ装置
US8615625B2 (en) 2004-10-04 2013-12-24 Hitachi, Ltd. Disk array system
JP2007233857A (ja) * 2006-03-02 2007-09-13 Fujitsu Ltd リコンフィグラブル回路
JP4580879B2 (ja) * 2006-03-02 2010-11-17 富士通セミコンダクター株式会社 リコンフィグラブル回路

Similar Documents

Publication Publication Date Title
CN101292226B (zh) 用于线程通信和同步的设备、系统和方法
JPS5850062A (ja) マルチプロセツサシステム
JPH0361214B2 (ja)
US4126893A (en) Interrupt request controller for data processing system
CN102057357A (zh) 多处理器系统
JPH0573505A (ja) マルチプロセツサ通信インタフエースとその方法
JPH07249013A (ja) マルチプロセッサシステムにおけるマスタの切り替え制御方法
EP2393004A1 (en) Data comparison apparatus, cache apparatus comprising it, and control method thereof
JP2007295774A (ja) 電力供給システム及びシステム電源
JP2594600B2 (ja) シングルチップマイクロコンピュータ
JP2006236371A (ja) 制御システム
CN110618901A (zh) 一种主器件与从器件可自适应替换的主从系统
JP3976958B2 (ja) 複数のマスタデバイスを有する冗長化装置及びバス制御権切り換え方法
SU1182566A2 (ru) Устройство дл управлени тренажером операторов систем управлени
JP2552027B2 (ja) 入出力制御装置番号設定方式
JPH05292555A (ja) スイッチの制御方法およびスイッチシステム
SU903851A1 (ru) Устройство дл сопр жени
JP2806903B2 (ja) 情報処理システムの外乱防御装置、外乱防御回路および外乱防御方法
JP3968057B2 (ja) N+1冗長構成デバイス切替制御装置
JP2690910B2 (ja) 制御記憶装置
JPS6054010A (ja) 多点入出力装置
JPH01226068A (ja) マスタ・スレーブcpuシステム
JP2001067274A (ja) 主記憶装置の自己診断方式および方法
JPH042296A (ja) デイジタル入力回路
JPS60252954A (ja) プログラム制御回路