JPH07245405A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH07245405A JPH07245405A JP3435794A JP3435794A JPH07245405A JP H07245405 A JPH07245405 A JP H07245405A JP 3435794 A JP3435794 A JP 3435794A JP 3435794 A JP3435794 A JP 3435794A JP H07245405 A JPH07245405 A JP H07245405A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- gate electrode
- aluminum
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 生産性の向上を図るとともに、信頼性の高い
薄膜トランジスタを実現し、ゲート電極の取り出し電極
部の電気的接続の信頼性を向上させる。 【構成】 アルミニウム薄膜のゲート電極９の全面にア
ルミニウム酸化膜１０を陽極酸化により形成する。層間
絶縁膜１１，半導体層１２，チャンネル保護膜１７およ
びオーミックコンタクト層１３を形成する。Ｔｉ薄膜１
５ａとアルミニウム薄膜１５ｂを成膜し、アルミニウム
薄膜１５ｂを選択的にエッチングする。ドライエッチン
グ法によりＴｉ薄膜１５ａをエッチングしてソース・ド
レイン電極１５を形成し、同時に、取り出し電極部９ａ
上のアルミニウム酸化膜１０を除去する。ソース・ドレ
イン電極の形成時まではゲート電極９の全面をアルミニ
ウム酸化膜１０で被覆しているため、ヒロック等の発生
がなく、表面にアルミニウム酸化膜のない信頼性の高い
電気的接続を可能する取り出し電極部９ａとなる。
薄膜トランジスタを実現し、ゲート電極の取り出し電極
部の電気的接続の信頼性を向上させる。 【構成】 アルミニウム薄膜のゲート電極９の全面にア
ルミニウム酸化膜１０を陽極酸化により形成する。層間
絶縁膜１１，半導体層１２，チャンネル保護膜１７およ
びオーミックコンタクト層１３を形成する。Ｔｉ薄膜１
５ａとアルミニウム薄膜１５ｂを成膜し、アルミニウム
薄膜１５ｂを選択的にエッチングする。ドライエッチン
グ法によりＴｉ薄膜１５ａをエッチングしてソース・ド
レイン電極１５を形成し、同時に、取り出し電極部９ａ
上のアルミニウム酸化膜１０を除去する。ソース・ドレ
イン電極の形成時まではゲート電極９の全面をアルミニ
ウム酸化膜１０で被覆しているため、ヒロック等の発生
がなく、表面にアルミニウム酸化膜のない信頼性の高い
電気的接続を可能する取り出し電極部９ａとなる。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタ型
液晶表示装置等の電子デバイスに用いられる薄膜トラン
ジスタの製造方法に関するものである。
液晶表示装置等の電子デバイスに用いられる薄膜トラン
ジスタの製造方法に関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタ型液晶表示装置
への大型化・大表示容量化・高輝度化の要望が高まって
いる。大きさでは１７インチ程度、表示容量では１００
０×９００ライン程度のディスプレイが作製されてい
る。このとき問題となるのが、１）大型化に伴いゲート
ラインの長さが長くなる、２）表示容量を大きくすると
画素間のピッチが小さくなる、３）高輝度化を図るため
開口率を大きくするとゲートラインの幅が狭くなる、と
いったことであり、いずれもゲート電極の高抵抗化をも
たらし、ゲート遅延の問題を引き起こす。そのため、ゲ
ート電極の低抵抗化が図られている。材料面では、低抵
抗率の材料であるアルミニウムを用いたり、プロセス面
では、ゲート電極の膜厚を厚くしたりして対応してい
る。特に、表示性能で重要な点欠陥を低減するために、
ゲート配線上を陽極酸化して絶縁性に優れた酸化膜を形
成することが行われているが、ゲート配線に駆動信号を
給電するための回路と接続するために、端子電極部を他
の電極材料に変換したり、取り出し電極部を酸化しない
構成となっている。
への大型化・大表示容量化・高輝度化の要望が高まって
いる。大きさでは１７インチ程度、表示容量では１００
０×９００ライン程度のディスプレイが作製されてい
る。このとき問題となるのが、１）大型化に伴いゲート
ラインの長さが長くなる、２）表示容量を大きくすると
画素間のピッチが小さくなる、３）高輝度化を図るため
開口率を大きくするとゲートラインの幅が狭くなる、と
いったことであり、いずれもゲート電極の高抵抗化をも
たらし、ゲート遅延の問題を引き起こす。そのため、ゲ
ート電極の低抵抗化が図られている。材料面では、低抵
抗率の材料であるアルミニウムを用いたり、プロセス面
では、ゲート電極の膜厚を厚くしたりして対応してい
る。特に、表示性能で重要な点欠陥を低減するために、
ゲート配線上を陽極酸化して絶縁性に優れた酸化膜を形
成することが行われているが、ゲート配線に駆動信号を
給電するための回路と接続するために、端子電極部を他
の電極材料に変換したり、取り出し電極部を酸化しない
構成となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、ゲート
電極にアルミニウムを用いる場合は、ヒロックと電気的
コンタクト性の問題がある。解決策として、アルミニウ
ム以外の耐ヒロック性のある薄膜を積層したり、電気的
コンタクト性の良好な薄膜を積層する方法がある。
電極にアルミニウムを用いる場合は、ヒロックと電気的
コンタクト性の問題がある。解決策として、アルミニウ
ム以外の耐ヒロック性のある薄膜を積層したり、電気的
コンタクト性の良好な薄膜を積層する方法がある。
【０００４】図４は、従来の薄膜トランジスタ型液晶表
示装置に用いられている薄膜トランジスタのゲート電極
の取り出し電極部を積層構造にした構成を示し、（ａ）
はその平面図、（ｂ）はＡ−Ａ′断面図、（ｃ）はＢ−
Ｂ′断面図である。図４において、１はアルミニウム配
線、２はアルミニウム配線１に積層したクロム（Ｃｒ）
あるいはタンタル（Ｔａ）等からなる積層金属配線、３
はレジストマスク領域、４は表面が陽極酸化処理されて
いないアルミニウム配線１の未化成領域、５は絶縁性基
板、６はアルミニウム酸化膜、７ａはヒロック、７ｂは
ボイドである。
示装置に用いられている薄膜トランジスタのゲート電極
の取り出し電極部を積層構造にした構成を示し、（ａ）
はその平面図、（ｂ）はＡ−Ａ′断面図、（ｃ）はＢ−
Ｂ′断面図である。図４において、１はアルミニウム配
線、２はアルミニウム配線１に積層したクロム（Ｃｒ）
あるいはタンタル（Ｔａ）等からなる積層金属配線、３
はレジストマスク領域、４は表面が陽極酸化処理されて
いないアルミニウム配線１の未化成領域、５は絶縁性基
板、６はアルミニウム酸化膜、７ａはヒロック、７ｂは
ボイドである。
【０００５】この場合、下層のアルミニウム配線１を積
層金属配線２で完全に覆ってしまう必要があるために、
アルミニウム配線１と積層金属配線２を形成するための
２種類のマスクが必要となる。一方、取り出し電極部に
酸化膜が残っていると電気的コンタクト性が悪化して接
続不良を起こし、線欠陥不良が発生するので、陽極酸化
しない未化成領域４を残すためにレジストマスクが必要
である。しかし、この未化成領域４の表面にアルミニウ
ム配線１が露出していると後工程でアルミニウム配線１
内にてマイグレーションが起こり、図４（ｃ）に示すよ
うに、ヒロック７ａやボイド７ｂの欠陥が発生し、線欠
陥不良の原因となる。
層金属配線２で完全に覆ってしまう必要があるために、
アルミニウム配線１と積層金属配線２を形成するための
２種類のマスクが必要となる。一方、取り出し電極部に
酸化膜が残っていると電気的コンタクト性が悪化して接
続不良を起こし、線欠陥不良が発生するので、陽極酸化
しない未化成領域４を残すためにレジストマスクが必要
である。しかし、この未化成領域４の表面にアルミニウ
ム配線１が露出していると後工程でアルミニウム配線１
内にてマイグレーションが起こり、図４（ｃ）に示すよ
うに、ヒロック７ａやボイド７ｂの欠陥が発生し、線欠
陥不良の原因となる。
【０００６】なお、取り出し電極部を含むゲート電極の
アルミニウム配線１をアルミニウム酸化膜で覆ってしま
うと、ヒロック７ａやボイド７ｂの欠陥は発生しない
が、取り出し電極部とフィルムキャリヤに形成された駆
動回路の接続用金属電極との良好な電気的接続が困難と
なる。この発明の目的は、マスク枚数を削減し生産性の
向上を図ることができるとともに、ゲート電極の取り出
し電極部におけるヒロックやボイドの発生を抑制し、さ
らに、ゲート電極の取り出し電極部と駆動回路の接続用
金属電極との信頼性の高い電気的接続を可能にする薄膜
トランジスタの製造方法を提供することである。
アルミニウム配線１をアルミニウム酸化膜で覆ってしま
うと、ヒロック７ａやボイド７ｂの欠陥は発生しない
が、取り出し電極部とフィルムキャリヤに形成された駆
動回路の接続用金属電極との良好な電気的接続が困難と
なる。この発明の目的は、マスク枚数を削減し生産性の
向上を図ることができるとともに、ゲート電極の取り出
し電極部におけるヒロックやボイドの発生を抑制し、さ
らに、ゲート電極の取り出し電極部と駆動回路の接続用
金属電極との信頼性の高い電気的接続を可能にする薄膜
トランジスタの製造方法を提供することである。
【０００７】
【課題を解決するための手段】この発明の薄膜トランジ
スタの製造方法は、基板上にアルミニウムを主成分とし
駆動回路と接続するための取り出し電極部を有するゲー
ト電極を形成する工程と、陽極酸化処理によりゲート電
極の全表面にアルミニウム酸化膜を形成する工程と、基
板全面にソース・ドレイン電極となる金属薄膜を形成す
る工程と、ドライエッチング法により、金属薄膜を選択
的に除去してソース・ドレイン電極を形成すると同時
に、ゲート電極の取り出し電極部上のアルミニウム酸化
膜の一部もしくは全部を除去する工程とを含んでいる。
スタの製造方法は、基板上にアルミニウムを主成分とし
駆動回路と接続するための取り出し電極部を有するゲー
ト電極を形成する工程と、陽極酸化処理によりゲート電
極の全表面にアルミニウム酸化膜を形成する工程と、基
板全面にソース・ドレイン電極となる金属薄膜を形成す
る工程と、ドライエッチング法により、金属薄膜を選択
的に除去してソース・ドレイン電極を形成すると同時
に、ゲート電極の取り出し電極部上のアルミニウム酸化
膜の一部もしくは全部を除去する工程とを含んでいる。
【０００８】
【作用】この発明によれば、ゲート電極がアルミニウム
を主成分とし、取り出し電極部を含むゲート電極の全表
面に陽極酸化処理によりアルミニウム酸化膜を形成した
後、ソース・ドレイン電極のパターン形成時に取り出し
電極部上のアルミニウム酸化膜を除去することにより、
ソース・ドレイン電極の形成時まではゲート電極の取り
出し電極部はアルミニウム酸化膜で覆われており、アル
ミニウム金属の異常成長であるヒロックやボイドの発生
を抑制でき、信頼性の高い薄膜トランジスタを実現でき
る。さらに、陽極酸化を行う際に、従来必要であった酸
化しない領域を残すレジストマスク工程を省くことがで
き、パターンエッジでの絶縁破壊不良の発生を無くすと
ともに、マスク枚数を削減し生産性の向上を図ることが
できる。
を主成分とし、取り出し電極部を含むゲート電極の全表
面に陽極酸化処理によりアルミニウム酸化膜を形成した
後、ソース・ドレイン電極のパターン形成時に取り出し
電極部上のアルミニウム酸化膜を除去することにより、
ソース・ドレイン電極の形成時まではゲート電極の取り
出し電極部はアルミニウム酸化膜で覆われており、アル
ミニウム金属の異常成長であるヒロックやボイドの発生
を抑制でき、信頼性の高い薄膜トランジスタを実現でき
る。さらに、陽極酸化を行う際に、従来必要であった酸
化しない領域を残すレジストマスク工程を省くことがで
き、パターンエッジでの絶縁破壊不良の発生を無くすと
ともに、マスク枚数を削減し生産性の向上を図ることが
できる。
【０００９】また、表面にアルミニウム酸化膜がなく、
ヒロックやボイドも発生していないゲート電極の取り出
し電極部と、フィルムキャリヤに形成された駆動回路の
接続用金属電極とは、信頼性の高い電気的接続が可能と
なり、高歩留り，高性能，高信頼性の薄膜トランジスタ
型液晶表示装置等の電子デバイスを実現することができ
る。
ヒロックやボイドも発生していないゲート電極の取り出
し電極部と、フィルムキャリヤに形成された駆動回路の
接続用金属電極とは、信頼性の高い電気的接続が可能と
なり、高歩留り，高性能，高信頼性の薄膜トランジスタ
型液晶表示装置等の電子デバイスを実現することができ
る。
【００１０】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１はこの発明による薄膜トランジ
スタの製造方法を示し、一実施例における薄膜トランジ
スタ型液晶表示装置の薄膜トランジスタおよび画素部分
の製造工程断面図である。図１において、８は透光性の
絶縁性基板、９はゲート電極、９ａはゲート電極９の取
り出し電極部、１０はゲート表面のアルミニウム酸化
膜、１１は層間絶縁膜、１２は半導体層、１３はオーミ
ックコンタクト層、１４は画素電極となる透明電極、１
５はＴｉ薄膜（金属薄膜）１５ａおよびアルミニウム薄
膜１５ｂからなるソース・ドレイン電極、１６は保護絶
縁膜、１７はチャンネル保護膜、１８はコンタクトホー
ル、１９はシリコン酸化膜である。
しながら説明する。図１はこの発明による薄膜トランジ
スタの製造方法を示し、一実施例における薄膜トランジ
スタ型液晶表示装置の薄膜トランジスタおよび画素部分
の製造工程断面図である。図１において、８は透光性の
絶縁性基板、９はゲート電極、９ａはゲート電極９の取
り出し電極部、１０はゲート表面のアルミニウム酸化
膜、１１は層間絶縁膜、１２は半導体層、１３はオーミ
ックコンタクト層、１４は画素電極となる透明電極、１
５はＴｉ薄膜（金属薄膜）１５ａおよびアルミニウム薄
膜１５ｂからなるソース・ドレイン電極、１６は保護絶
縁膜、１７はチャンネル保護膜、１８はコンタクトホー
ル、１９はシリコン酸化膜である。
【００１１】この実施例では、透光性の絶縁性基板８と
して、コーニング社の７０５９ガラス基板を用いた。ま
ず、この絶縁性基板８上に、ＤＣスパッタリング法によ
りＩＴＯ（インジウム錫酸化物）薄膜を１００ｎｍの膜
厚で成膜し、ウェットエッチング法により所定のパター
ンにして画素電極となる透明電極１４を形成した。（図
１（ａ））。
して、コーニング社の７０５９ガラス基板を用いた。ま
ず、この絶縁性基板８上に、ＤＣスパッタリング法によ
りＩＴＯ（インジウム錫酸化物）薄膜を１００ｎｍの膜
厚で成膜し、ウェットエッチング法により所定のパター
ンにして画素電極となる透明電極１４を形成した。（図
１（ａ））。
【００１２】つぎに、シリコン酸化膜１９を１００ｎｍ
程度形成した後、ＤＣスパッタリング法により純粋なア
ルミニウム薄膜を２５０〜５００ｎｍ形成し、さらにウ
ェットエッチング法により所定のパターンにしてゲート
電極９を形成した（図１（ｂ））。このとき、エッチン
グ液にはリン酸：硝酸：酢酸：水系のものを用いて行っ
た。また、透明電極１４として設けたＩＴＯ薄膜とゲー
ト電極９として設けるアルミニウム薄膜との界面に、シ
リコン酸化膜１９を形成することにより、ゲート電極９
のパターニング工程における不良発生を防いだ。
程度形成した後、ＤＣスパッタリング法により純粋なア
ルミニウム薄膜を２５０〜５００ｎｍ形成し、さらにウ
ェットエッチング法により所定のパターンにしてゲート
電極９を形成した（図１（ｂ））。このとき、エッチン
グ液にはリン酸：硝酸：酢酸：水系のものを用いて行っ
た。また、透明電極１４として設けたＩＴＯ薄膜とゲー
ト電極９として設けるアルミニウム薄膜との界面に、シ
リコン酸化膜１９を形成することにより、ゲート電極９
のパターニング工程における不良発生を防いだ。
【００１３】つぎに、従来では、後工程でコンタクトホ
ールを形成し電極取り出しを行う部分にレジストパター
ンを形成し、レジストパターンが形成されていない部分
の陽極酸化を行い膜厚１００〜２５０ｎｍのアルミニウ
ム酸化膜を形成するところであるが、この実施例では、
ゲート電極９の取り出し電極部９ａ上も陽極酸化を行
い、ゲート電極９の全面にアルミニウム酸化膜１０を１
００〜２５０ｎｍの膜厚で形成した（図１（ｃ））。し
たがって、従来必要であったレジストパターン工程を削
除できた。なお、陽極酸化に用いた電解液は、１重量％
のクエン酸水溶液とエチレングリコールの容量比が３：
７のものを用いた。
ールを形成し電極取り出しを行う部分にレジストパター
ンを形成し、レジストパターンが形成されていない部分
の陽極酸化を行い膜厚１００〜２５０ｎｍのアルミニウ
ム酸化膜を形成するところであるが、この実施例では、
ゲート電極９の取り出し電極部９ａ上も陽極酸化を行
い、ゲート電極９の全面にアルミニウム酸化膜１０を１
００〜２５０ｎｍの膜厚で形成した（図１（ｃ））。し
たがって、従来必要であったレジストパターン工程を削
除できた。なお、陽極酸化に用いた電解液は、１重量％
のクエン酸水溶液とエチレングリコールの容量比が３：
７のものを用いた。
【００１４】つぎに、プラズマＣＶＤ法により基板温度
３５０℃で、層間絶縁膜１１として窒化シリコン膜を２
００〜３００ｎｍ、半導体層１２としてａ−Ｓｉ（アモ
ルファスシリコン）膜を５０〜２００ｎｍ、トランジス
タのチャンネル保護膜１７として窒化シリコン膜を１０
０〜２００ｎｍの厚みで連続的に成膜した。そして、チ
ャンネル保護膜１７を所定のパターンにフッ酸系エッチ
ング液で選択除去して形成し、レジストを除去した後に
表面酸化膜を除去する（図１（ｄ））。
３５０℃で、層間絶縁膜１１として窒化シリコン膜を２
００〜３００ｎｍ、半導体層１２としてａ−Ｓｉ（アモ
ルファスシリコン）膜を５０〜２００ｎｍ、トランジス
タのチャンネル保護膜１７として窒化シリコン膜を１０
０〜２００ｎｍの厚みで連続的に成膜した。そして、チ
ャンネル保護膜１７を所定のパターンにフッ酸系エッチ
ング液で選択除去して形成し、レジストを除去した後に
表面酸化膜を除去する（図１（ｄ））。
【００１５】つぎに、オーミックコンタクト層１３とし
て、リンを添加したシリコン薄膜であるｎ+ 型ａ−Ｓｉ
膜を５０ｎｍの厚みで成膜した。その後、透明電極１４
と後で形成するドレイン電極１５とを電気的に接続する
ためのコンタクトホール１８をエッチング法により所定
のパターンに形成するとともに、ゲート電極の駆動回路
との接続端子部にあたる取り出し電極部９ａ上の窒化シ
リコン膜（層間絶縁膜１１）とａ−Ｓｉ膜（半導体層１
２，オーミックコンタクト層１３）とを除去した（図１
（ｅ））。
て、リンを添加したシリコン薄膜であるｎ+ 型ａ−Ｓｉ
膜を５０ｎｍの厚みで成膜した。その後、透明電極１４
と後で形成するドレイン電極１５とを電気的に接続する
ためのコンタクトホール１８をエッチング法により所定
のパターンに形成するとともに、ゲート電極の駆動回路
との接続端子部にあたる取り出し電極部９ａ上の窒化シ
リコン膜（層間絶縁膜１１）とａ−Ｓｉ膜（半導体層１
２，オーミックコンタクト層１３）とを除去した（図１
（ｅ））。
【００１６】そして、ＤＣスパッタリング法によりＴｉ
薄膜１５ａを１００ｎｍ、アルミニウム薄膜１５ｂを３
５０ｎｍの膜厚で連続して成膜した後、まずアルミニウ
ム薄膜１５ｂを燐酸・硝酸・酢酸・水系のエッチング液
で選択的にエッチングした。引き続き、エッチングガス
にＣｌ2 ，ＢＣｌ3 およびＳＦ6 の混合ガスを用いたド
ライエッチング法により選択的にエッチングして所定の
パターンのソース・ドレイン電極１５を形成し、このと
き同時に、ゲート電極９の取り出し電極部９ａの周囲に
成膜されているａ−Ｓｉ膜（半導体層１２，オーミック
コンタクト層１３）と、取り出し電極部９ａ上のアルミ
ニウム酸化膜１０とを、混合ガスの割合とガス圧とエッ
チング時間を制御してエッチングして、ゲート電極９の
取り出し電極部９ａのアルミニウム膜は除去されないよ
うに残した（図１（ｆ））。このとき、アルミニウム酸
化膜１０と取り出し電極部９ａのアルミニウム膜とは、
塩素系ガスのみでエッチングした方がエッチング速度が
高く、フッ素系ガスを追加するとエッチング速度は低下
し、ほとんどエッチングされない。アルミニウム膜を残
すために放電時間およびガス圧と、エッチングガス内の
塩素系ガス量とフッ素系ガス量の割合を制御した。な
お、図１（ｆ）の拡大図を図２に示しておく。
薄膜１５ａを１００ｎｍ、アルミニウム薄膜１５ｂを３
５０ｎｍの膜厚で連続して成膜した後、まずアルミニウ
ム薄膜１５ｂを燐酸・硝酸・酢酸・水系のエッチング液
で選択的にエッチングした。引き続き、エッチングガス
にＣｌ2 ，ＢＣｌ3 およびＳＦ6 の混合ガスを用いたド
ライエッチング法により選択的にエッチングして所定の
パターンのソース・ドレイン電極１５を形成し、このと
き同時に、ゲート電極９の取り出し電極部９ａの周囲に
成膜されているａ−Ｓｉ膜（半導体層１２，オーミック
コンタクト層１３）と、取り出し電極部９ａ上のアルミ
ニウム酸化膜１０とを、混合ガスの割合とガス圧とエッ
チング時間を制御してエッチングして、ゲート電極９の
取り出し電極部９ａのアルミニウム膜は除去されないよ
うに残した（図１（ｆ））。このとき、アルミニウム酸
化膜１０と取り出し電極部９ａのアルミニウム膜とは、
塩素系ガスのみでエッチングした方がエッチング速度が
高く、フッ素系ガスを追加するとエッチング速度は低下
し、ほとんどエッチングされない。アルミニウム膜を残
すために放電時間およびガス圧と、エッチングガス内の
塩素系ガス量とフッ素系ガス量の割合を制御した。な
お、図１（ｆ）の拡大図を図２に示しておく。
【００１７】最後に、保護絶縁膜１６として、プラズマ
ＣＶＤ法により窒化シリコン膜を２００ｎｍの膜厚で成
膜し、透明電極１４の一部の面上のシリコン酸化膜１
９，層間絶縁膜１１および保護絶縁膜１６と、ゲート電
極９とソース電極のそれぞれの取り出し部上の保護絶縁
膜１６をドライエッチング法により除去した（図１
（ｇ））。エッチングガスには、ＣＦ4 と酸素との混合
ガスを用いた。
ＣＶＤ法により窒化シリコン膜を２００ｎｍの膜厚で成
膜し、透明電極１４の一部の面上のシリコン酸化膜１
９，層間絶縁膜１１および保護絶縁膜１６と、ゲート電
極９とソース電極のそれぞれの取り出し部上の保護絶縁
膜１６をドライエッチング法により除去した（図１
（ｇ））。エッチングガスには、ＣＦ4 と酸素との混合
ガスを用いた。
【００１８】したがって、ゲート電極取り出し部の構成
は、絶縁性基板８の上にゲート電極９が形成され、さら
に陽極酸化によりアルミニウム膜表面に形成されたアル
ミニウム酸化膜１０が電極取り出し面のみ除去され、ア
ルミニウム膜面状態で残っている。一方、ソース電極取
り出し部には、アルミニウム膜が表面に現れている。こ
のようにして、薄膜トランジスタをマトリクス状に整列
させた薄膜トランジスタアレイ基板を製作し、さらに液
晶表示装置を製造したところ、薄膜トランジスタアレイ
基板上に形成された取り出し電極部９ａは、駆動回路と
電気配線しているフィルムキャリヤと接続することによ
り、フィルムキャリヤに形成された駆動回路の接続用金
属電極と絶縁不良のない良好な結果を得た。
は、絶縁性基板８の上にゲート電極９が形成され、さら
に陽極酸化によりアルミニウム膜表面に形成されたアル
ミニウム酸化膜１０が電極取り出し面のみ除去され、ア
ルミニウム膜面状態で残っている。一方、ソース電極取
り出し部には、アルミニウム膜が表面に現れている。こ
のようにして、薄膜トランジスタをマトリクス状に整列
させた薄膜トランジスタアレイ基板を製作し、さらに液
晶表示装置を製造したところ、薄膜トランジスタアレイ
基板上に形成された取り出し電極部９ａは、駆動回路と
電気配線しているフィルムキャリヤと接続することによ
り、フィルムキャリヤに形成された駆動回路の接続用金
属電極と絶縁不良のない良好な結果を得た。
【００１９】この実施例によれば、ソース・ドレイン電
極の形成時まではゲート電極９の全面を陽極酸化により
形成されたアルミニウム酸化膜１０で被覆しているた
め、加熱工程等によるヒロックやボイドの発生を抑制で
き、信頼性の高い薄膜トランジスタを実現できる。さら
に、陽極酸化を行う際に、従来必要であった酸化しない
領域を残すレジストマスク工程を省くことができ、パタ
ーンエッジでの絶縁破壊不良の発生を無くすとともに、
マスク枚数を削減し生産性の向上を図ることができる。
極の形成時まではゲート電極９の全面を陽極酸化により
形成されたアルミニウム酸化膜１０で被覆しているた
め、加熱工程等によるヒロックやボイドの発生を抑制で
き、信頼性の高い薄膜トランジスタを実現できる。さら
に、陽極酸化を行う際に、従来必要であった酸化しない
領域を残すレジストマスク工程を省くことができ、パタ
ーンエッジでの絶縁破壊不良の発生を無くすとともに、
マスク枚数を削減し生産性の向上を図ることができる。
【００２０】また、表面にアルミニウム酸化膜がなく、
ヒロックやボイドも発生していないゲート電極９の取り
出し電極部９ａと、フィルムキャリヤに形成された駆動
回路の接続用金属電極とは、信頼性の高い電気的接続が
可能となり、高歩留り，高性能，高信頼性の薄膜トラン
ジスタ型液晶表示装置を実現することができる。なお、
ゲート電極９の陽極酸化を行う際に、二価アルコール
（実施例ではエチレングリコールを用いた）を主溶媒と
する電解液を用いると絶縁耐圧の優れた陽極酸化膜（ア
ルミニウム酸化膜１０）を得ることができる。従来、二
価アルコールの量は、陽極酸化を行う際に酸化しない領
域を残すために形成するレジストパターンにダメージを
与えていた。このダメージは、二種類有る。ひとつは、
レジストの密着性を低下させ陽極酸化中にレジストが完
全に剥離してしまうことであり、もうひとつは、完全に
剥離することはないが陽極酸化中にレジストのパターン
エッジでの密着性がわずかに低下することにより被陽極
酸化金属であるアルミニウムが溶解し断線してしまうこ
とである。前者は二価アルコールの量が低含有領域で発
生し、後者は高含有領域で起こる。そのために、最適含
有量を見いださねばならなかった。ところが、この実施
例では、レジストを塗布せずに、ゲート電極９を全面陽
極酸化することにより、上記のような不良は一切発生し
ないので、二価アルコールと弱酸の混合比には依存せ
ず、絶縁耐圧のみ考慮して電解液を調合することができ
た。また、アルミニウム酸化膜１０を膜厚２００ｎｍ以
上で形成することも容易であった。
ヒロックやボイドも発生していないゲート電極９の取り
出し電極部９ａと、フィルムキャリヤに形成された駆動
回路の接続用金属電極とは、信頼性の高い電気的接続が
可能となり、高歩留り，高性能，高信頼性の薄膜トラン
ジスタ型液晶表示装置を実現することができる。なお、
ゲート電極９の陽極酸化を行う際に、二価アルコール
（実施例ではエチレングリコールを用いた）を主溶媒と
する電解液を用いると絶縁耐圧の優れた陽極酸化膜（ア
ルミニウム酸化膜１０）を得ることができる。従来、二
価アルコールの量は、陽極酸化を行う際に酸化しない領
域を残すために形成するレジストパターンにダメージを
与えていた。このダメージは、二種類有る。ひとつは、
レジストの密着性を低下させ陽極酸化中にレジストが完
全に剥離してしまうことであり、もうひとつは、完全に
剥離することはないが陽極酸化中にレジストのパターン
エッジでの密着性がわずかに低下することにより被陽極
酸化金属であるアルミニウムが溶解し断線してしまうこ
とである。前者は二価アルコールの量が低含有領域で発
生し、後者は高含有領域で起こる。そのために、最適含
有量を見いださねばならなかった。ところが、この実施
例では、レジストを塗布せずに、ゲート電極９を全面陽
極酸化することにより、上記のような不良は一切発生し
ないので、二価アルコールと弱酸の混合比には依存せ
ず、絶縁耐圧のみ考慮して電解液を調合することができ
た。また、アルミニウム酸化膜１０を膜厚２００ｎｍ以
上で形成することも容易であった。
【００２１】なお、この実施例では、ゲート電極９の材
料としてアルミニウム薄膜を用いているが、シリコンを
１重量％以下添加したり、タンタルを２原子％程度添加
したり、チタンを１原子％添加したアルミニウム合金で
も同様の結果を得た。また、この発明の効果は実施例に
記述したトランジスタ構造に限定されることはない。
料としてアルミニウム薄膜を用いているが、シリコンを
１重量％以下添加したり、タンタルを２原子％程度添加
したり、チタンを１原子％添加したアルミニウム合金で
も同様の結果を得た。また、この発明の効果は実施例に
記述したトランジスタ構造に限定されることはない。
【００２２】さらに、この実施例では、透明電極１４を
ゲート電極９の形成前に形成したが、これに限定される
ことはなく、図３に示すように、半導体層１２の形成後
に透明電極１４を形成する構造でも同様の効果が得られ
た。なお、図３はこの発明の他の実施例における薄膜ト
ランジスタ型液晶表示装置の薄膜トランジスタおよび画
素部分の断面図であり、図１と対応する部分には同一符
号を付している。
ゲート電極９の形成前に形成したが、これに限定される
ことはなく、図３に示すように、半導体層１２の形成後
に透明電極１４を形成する構造でも同様の効果が得られ
た。なお、図３はこの発明の他の実施例における薄膜ト
ランジスタ型液晶表示装置の薄膜トランジスタおよび画
素部分の断面図であり、図１と対応する部分には同一符
号を付している。
【００２３】また、この発明は、薄膜トランジスタを用
いた他の電子デバイスにも応用できることはいうまでも
ない。
いた他の電子デバイスにも応用できることはいうまでも
ない。
【００２４】
【発明の効果】この発明の薄膜トランジスタの製造方法
によれば、ゲート電極がアルミニウムを主成分とし、取
り出し電極部を含むゲート電極の全表面に陽極酸化処理
によりアルミニウム酸化膜を形成した後、ソース・ドレ
イン電極のパターン形成時に取り出し電極部上のアルミ
ニウム酸化膜を除去することにより、ソース・ドレイン
電極の形成時まではゲート電極の取り出し電極部はアル
ミニウム酸化膜で覆われており、アルミニウム金属の異
常成長であるヒロックやボイドの発生を抑制でき、信頼
性の高い薄膜トランジスタを実現できる。さらに、陽極
酸化を行う際に、従来必要であった酸化しない領域を残
すレジストマスク工程を省くことができ、パターンエッ
ジでの絶縁破壊不良の発生を無くすとともに、マスク枚
数を削減し生産性の向上を図ることができる。
によれば、ゲート電極がアルミニウムを主成分とし、取
り出し電極部を含むゲート電極の全表面に陽極酸化処理
によりアルミニウム酸化膜を形成した後、ソース・ドレ
イン電極のパターン形成時に取り出し電極部上のアルミ
ニウム酸化膜を除去することにより、ソース・ドレイン
電極の形成時まではゲート電極の取り出し電極部はアル
ミニウム酸化膜で覆われており、アルミニウム金属の異
常成長であるヒロックやボイドの発生を抑制でき、信頼
性の高い薄膜トランジスタを実現できる。さらに、陽極
酸化を行う際に、従来必要であった酸化しない領域を残
すレジストマスク工程を省くことができ、パターンエッ
ジでの絶縁破壊不良の発生を無くすとともに、マスク枚
数を削減し生産性の向上を図ることができる。
【００２５】また、表面にアルミニウム酸化膜がなく、
ヒロックやボイドも発生していないゲート電極の取り出
し電極部と、フィルムキャリヤに形成された駆動回路の
接続用金属電極とは、信頼性の高い電気的接続が可能と
なり、高歩留り，高性能，高信頼性の薄膜トランジスタ
型液晶表示装置等の電子デバイスを実現することができ
る。
ヒロックやボイドも発生していないゲート電極の取り出
し電極部と、フィルムキャリヤに形成された駆動回路の
接続用金属電極とは、信頼性の高い電気的接続が可能と
なり、高歩留り，高性能，高信頼性の薄膜トランジスタ
型液晶表示装置等の電子デバイスを実現することができ
る。
【図１】この発明の一実施例における薄膜トランジスタ
型液晶表示装置の薄膜トランジスタおよび画素部分の製
造工程断面図である。
型液晶表示装置の薄膜トランジスタおよび画素部分の製
造工程断面図である。
【図２】この発明の一実施例における要部断面拡大図で
ある。
ある。
【図３】この発明の他の実施例における薄膜トランジス
タ型液晶表示装置の薄膜トランジスタおよび画素部分の
断面図である。
タ型液晶表示装置の薄膜トランジスタおよび画素部分の
断面図である。
【図４】従来の薄膜トランジスタ型液晶表示装置に用い
られている薄膜トランジスタのゲート電極の取り出し電
極部の構成を示す図である。
られている薄膜トランジスタのゲート電極の取り出し電
極部の構成を示す図である。
８ 透光性の絶縁性基板 ９ ゲート電極 ９ａ 取り出し電極部 １０ アルミニウム酸化膜 １１ 層間絶縁膜 １２ 半導体層 １３ オーミックコンタクト層 １４ 透明電極 １５ ソース・ドレイン電極 １５ａ Ｔｉ薄膜（金属薄膜） １６ 保護絶縁膜 １７ チャンネル保護膜 １８ コンタクトホール １９ シリコン酸化膜
Claims (1)
- 【請求項１】 基板上にアルミニウムを主成分とし駆動
回路と接続するための取り出し電極部を有するゲート電
極を形成する工程と、 陽極酸化処理によりゲート電極の全表面にアルミニウム
酸化膜を形成する工程と、 基板全面にソース・ドレイン電極となる金属薄膜を形成
する工程と、 ドライエッチング法により、前記金属薄膜を選択的に除
去して前記ソース・ドレイン電極を形成すると同時に、
前記ゲート電極の取り出し電極部上の前記アルミニウム
酸化膜の一部もしくは全部を除去する工程とを含む薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3435794A JP2991919B2 (ja) | 1994-03-04 | 1994-03-04 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3435794A JP2991919B2 (ja) | 1994-03-04 | 1994-03-04 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245405A true JPH07245405A (ja) | 1995-09-19 |
| JP2991919B2 JP2991919B2 (ja) | 1999-12-20 |
Family
ID=12411917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3435794A Expired - Fee Related JP2991919B2 (ja) | 1994-03-04 | 1994-03-04 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2991919B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063291A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 박막 트랜지스터 액정표시소자 |
| US7787087B2 (en) | 1998-05-19 | 2010-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| JP2010272883A (ja) * | 1995-11-27 | 2010-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JPWO2013115051A1 (ja) * | 2012-01-31 | 2015-05-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US9041891B2 (en) | 1997-05-29 | 2015-05-26 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
-
1994
- 1994-03-04 JP JP3435794A patent/JP2991919B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010272883A (ja) * | 1995-11-27 | 2010-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9041891B2 (en) | 1997-05-29 | 2015-05-26 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| US7787087B2 (en) | 1998-05-19 | 2010-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US7787086B2 (en) | 1998-05-19 | 2010-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US8054430B2 (en) | 1998-05-19 | 2011-11-08 | Samsung Electronics Co., Ltd. | Liquid crystal display having wide viewing angle |
| US8400598B2 (en) | 1998-05-19 | 2013-03-19 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| US8711309B2 (en) | 1998-05-19 | 2014-04-29 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| KR20010063291A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 박막 트랜지스터 액정표시소자 |
| JPWO2013115051A1 (ja) * | 2012-01-31 | 2015-05-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US9276126B2 (en) | 2012-01-31 | 2016-03-01 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2991919B2 (ja) | 1999-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3281167B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4187819B2 (ja) | 薄膜装置の製造方法 | |
| US5427962A (en) | Method of making a thin film transistor | |
| JPH06235927A (ja) | Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JP2991919B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07245404A (ja) | 薄膜トランジスタおよびその電気的接続構造と薄膜トランジスタ型液晶表示装置 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP3024387B2 (ja) | 半導体装置 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JP3107055B2 (ja) | アクティブマトリクス基板 | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09162409A (ja) | 半導体装置の製造方法と液晶表示装置の製造方法 | |
| JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000131718A (ja) | 液晶表示装置の製造方法 | |
| JPH05315615A (ja) | 薄膜トランジスタ | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JP2817737B2 (ja) | 液晶表示装置 | |
| JPH09232585A (ja) | 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |