JPH0724318B2 - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH0724318B2 JPH0724318B2 JP32423188A JP32423188A JPH0724318B2 JP H0724318 B2 JPH0724318 B2 JP H0724318B2 JP 32423188 A JP32423188 A JP 32423188A JP 32423188 A JP32423188 A JP 32423188A JP H0724318 B2 JPH0724318 B2 JP H0724318B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser device
- layer
- type
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、低しきい値電流で発振し、かつ低電流で動
作可能な半導体レーザ装置に関するものである。
作可能な半導体レーザ装置に関するものである。
低電流で動作する半導体レーザは、CDレーザの小型化や
携帯用化に伴って乾電池で駆動できる低電流動作の可能
なことが要求されてきており、そのためには半導体レー
ザダイオード自身の洩れ電流を少なくしたり、効率を上
げるなど素子構造から考える必要がある。
携帯用化に伴って乾電池で駆動できる低電流動作の可能
なことが要求されてきており、そのためには半導体レー
ザダイオード自身の洩れ電流を少なくしたり、効率を上
げるなど素子構造から考える必要がある。
第４図は従来の内部ストライプ形半導体レーザ装置の断
面図であり、この図において、１はｐ型GaAs基板、２は
ｎ型GaAs電流ブロック層、３はｐ型AlGaAs下クラッド
層、４はｐ型GaAs活性層、５はｎ型AlGaAs上クラッド
層、６はｎ型GaAsコンタクト層であり、７はレーザ発振
に供する電流の流れるストライプ溝（Ｖ溝）、８および
９はそれぞれｐ側およびｎ側電極である。
面図であり、この図において、１はｐ型GaAs基板、２は
ｎ型GaAs電流ブロック層、３はｐ型AlGaAs下クラッド
層、４はｐ型GaAs活性層、５はｎ型AlGaAs上クラッド
層、６はｎ型GaAsコンタクト層であり、７はレーザ発振
に供する電流の流れるストライプ溝（Ｖ溝）、８および
９はそれぞれｐ側およびｎ側電極である。
第５図（ａ）〜（ｄ）は上記従来の半導体レーザ装置の
製造方法を説明するための各段階における断面図である
が、その大略は第４図についての装置の構成から明らか
であるので、重複を避けてその概略を説明する。
製造方法を説明するための各段階における断面図である
が、その大略は第４図についての装置の構成から明らか
であるので、重複を避けてその概略を説明する。
まず、ｐ型GaAs基板１上にｎ型GaAs電流ブロック層２を
成長（第１エピタキシャル成長層）させる〔第５図
（ａ）〕。次にこのエピタキシャルウエハに写真製版技
術およびエッチング技術を使って電流パスとなるストラ
イプ溝７を形成する〔第４図（ｂ）〕。さらに、多層エ
ピタキシャル成長により、ｐ型AlGaAs下クラッド層3,p
型GaAs活性層4,n型AlGaAs上クラッド層５およびｎ型GaA
sコンタクト層６を連続成長（第２エピタキシャル成長
層）する〔第５図（ｃ）〕。次にウエハプロセス技術に
より、研磨および電極形成を行い半導体レーザ装置を完
成させる〔第５図（ｄ）〕。
成長（第１エピタキシャル成長層）させる〔第５図
（ａ）〕。次にこのエピタキシャルウエハに写真製版技
術およびエッチング技術を使って電流パスとなるストラ
イプ溝７を形成する〔第４図（ｂ）〕。さらに、多層エ
ピタキシャル成長により、ｐ型AlGaAs下クラッド層3,p
型GaAs活性層4,n型AlGaAs上クラッド層５およびｎ型GaA
sコンタクト層６を連続成長（第２エピタキシャル成長
層）する〔第５図（ｃ）〕。次にウエハプロセス技術に
より、研磨および電極形成を行い半導体レーザ装置を完
成させる〔第５図（ｄ）〕。
従来の半導体レーザ装置は、レーザ発振に供する活性領
域以外に無効電流が流れてしまい、低しきい値，低電流
動作の可能な半導体レーザ装置を得ることができないと
いった問題点があった。無効電流の発生する主な原因は
主に次の５つがある。
域以外に無効電流が流れてしまい、低しきい値，低電流
動作の可能な半導体レーザ装置を得ることができないと
いった問題点があった。無効電流の発生する主な原因は
主に次の５つがある。
ｎ型GaAs電流ブロック層２の成長不良 ｎ型GaAs電流ブロック層２の結晶欠陥 Ｖ溝７形成時の写真製版のパターン欠陥 ｎ型GaAs電流ブロック層２のキャリア濃度の低下 高電圧印加時のトンネル現象 この発明は、上記従来の問題点を解消するためになされ
たもので、低しきい値，低電流動作可能で高効率の半導
体レーザ装置を得ることを目的とするものである。
たもので、低しきい値，低電流動作可能で高効率の半導
体レーザ装置を得ることを目的とするものである。
この発明に係る半導体レーザ装置は、半導体基板を半絶
縁性とし、ストライプ溝と最も近接する半導体基板を裏
面に達するまでエピタキシャル層で形成するか、もしく
は内部ストライプと最も近接する半導体基板を裏面に達
するまで開孔し、この開孔部を電極金属で埋め込んだも
のである。
縁性とし、ストライプ溝と最も近接する半導体基板を裏
面に達するまでエピタキシャル層で形成するか、もしく
は内部ストライプと最も近接する半導体基板を裏面に達
するまで開孔し、この開孔部を電極金属で埋め込んだも
のである。
この発明においては、無効電流の流れる部分を高抵抗と
したことにより、電流はストライプ溝に集中して流れ
る。
したことにより、電流はストライプ溝に集中して流れ
る。
以下、この発明について説明する。
第１図はこの発明の一実施例を示す半導体レーザ装置の
断面図である。第１図において、11は半絶縁性GaAs基
板、12はｐ型GaAsエピタキシャル層、13はこのｐ型GaAs
エピタキシャル層12により形成された電流パス領域であ
り、また、２〜９は第４図に示す従来の半導体レーザ装
置と同じ機能を持つものである。
断面図である。第１図において、11は半絶縁性GaAs基
板、12はｐ型GaAsエピタキシャル層、13はこのｐ型GaAs
エピタキシャル層12により形成された電流パス領域であ
り、また、２〜９は第４図に示す従来の半導体レーザ装
置と同じ機能を持つものである。
第２図（ａ）〜（ｄ）はこの発明に係る半導体レーザ装
置の製造方法を説明するための各段階における断面図で
ある。
置の製造方法を説明するための各段階における断面図で
ある。
まず、半絶縁性GaAs基板11上に写真製版技術により図示
はしないがレジストマスクを約５μｍの幅でストライプ
状の窓を形成し、Br2-CH3OHあるいはNH3OH/H2O2混液等
の反応律速形のエッチング液でエッチングし、逆Ｖ溝形
に穴を形成する。この方向へのエッチングは横方向＜11
1＞方向へはほとんど進まず、深さ方向＜100＞方向への
み進んでいく。そのため、窓の幅は広がらずに深さ方向
へ深くエッチングは進む〔第２図（ａ）〕。この穴を形
成をした半絶縁性GaAs基板11上に、液相エピタキシャル
成長法により、ｐ型GaAsエピタキシャル層12およびｎ型
GaAs電流ブロック層２を連続的にエピタキシャル成長す
る。ここで液相エピタキシャル成長法は穴の部分の成長
速度が早く、最表面の平坦部の成長部の成長速度が遅い
ため、表面平坦にｐ型GaAsエピタキシャル層12が成長す
る〔第２図（ｂ）〕。次に窓部とストライプ溝形成部を
きっちりと合わせて、ストライプ溝７を形成する〔第２
図（ｃ）〕。さらに、それを基板にしてｐ型AlGaAs下ク
ラッド層3,p型GaAs活性層4,n型AlGaAs上クラッド層５、
およびｎ型GaAsコンタクト層６を形成した後、ウエハプ
ロセス技術を経て半絶縁性GaAs基板11を所定の厚みに形
成する〔第２図（ｄ）〕。
はしないがレジストマスクを約５μｍの幅でストライプ
状の窓を形成し、Br2-CH3OHあるいはNH3OH/H2O2混液等
の反応律速形のエッチング液でエッチングし、逆Ｖ溝形
に穴を形成する。この方向へのエッチングは横方向＜11
1＞方向へはほとんど進まず、深さ方向＜100＞方向への
み進んでいく。そのため、窓の幅は広がらずに深さ方向
へ深くエッチングは進む〔第２図（ａ）〕。この穴を形
成をした半絶縁性GaAs基板11上に、液相エピタキシャル
成長法により、ｐ型GaAsエピタキシャル層12およびｎ型
GaAs電流ブロック層２を連続的にエピタキシャル成長す
る。ここで液相エピタキシャル成長法は穴の部分の成長
速度が早く、最表面の平坦部の成長部の成長速度が遅い
ため、表面平坦にｐ型GaAsエピタキシャル層12が成長す
る〔第２図（ｂ）〕。次に窓部とストライプ溝形成部を
きっちりと合わせて、ストライプ溝７を形成する〔第２
図（ｃ）〕。さらに、それを基板にしてｐ型AlGaAs下ク
ラッド層3,p型GaAs活性層4,n型AlGaAs上クラッド層５、
およびｎ型GaAsコンタクト層６を形成した後、ウエハプ
ロセス技術を経て半絶縁性GaAs基板11を所定の厚みに形
成する〔第２図（ｄ）〕。
この発明に係る半導体レーザ装置は、上記説明でも明ら
かなように、５μｍ窓部以外は半絶縁性であるため、こ
の部分への無効電流は全く流れない。例えば従来の半導
体レーザ装置のしきい値電流は約30mAであるが、この発
明によれば、15mAとほぼ理論値に近い値となる。すなわ
ち、約半分の15mAの無効電流がなくなり、低しきい値
で、しかも効率の良い半導体レーザ装置が得られる。
かなように、５μｍ窓部以外は半絶縁性であるため、こ
の部分への無効電流は全く流れない。例えば従来の半導
体レーザ装置のしきい値電流は約30mAであるが、この発
明によれば、15mAとほぼ理論値に近い値となる。すなわ
ち、約半分の15mAの無効電流がなくなり、低しきい値
で、しかも効率の良い半導体レーザ装置が得られる。
また、上記実施例では半絶縁性GaAs基板11の加工を反応
律速形のエッチング液を用いる方法を述べたが、RIEや
スパッタ法によっても良い。
律速形のエッチング液を用いる方法を述べたが、RIEや
スパッタ法によっても良い。
第３図（ａ）〜（ｇ）はこの発明の半導体レーザ装置の
他の製造方法を説明するための工程断面図である。
他の製造方法を説明するための工程断面図である。
この工程は、まず、半絶縁性GaAs基板11に逆Ｖ形の溝を
形成する〔第３図（ａ）〕。このウエハを基板としてｐ
型またはｎ型AlGaAs層14の溝を埋めるように成長させ、
順次ｐ型GaAsエピタキシャル層12,p型GaAs電流ブロック
層２を形成する〔第３図（ｂ）〕。その後、窓上部にＶ
溝７を形成する〔第３図（ｃ）〕。さらに、これを基板
としてｐ型AlGaAs下クラッド層3,p型GaAs活性層4,n型Al
GaAs上クラッド層5,およびｎ型GaAsコンタクト層６の各
層を連続成長する〔第３図（ｄ）〕。その後、ウエハプ
ロセス工程で裏面研磨により約85μｍに研磨する〔第３
図（ｅ）〕。裏面をHFにより溝部のｐ型またはｎ型AlGa
As層14のみを選択的にエッチング除去する。HFはGaAsと
AlGaAsのエッチングに選択性があり、AlGaAs層のみをエ
ッチングし、GaAs層は全くエッチングしない液であるた
め、第３図（ｆ）のような構造が形成できる。次に選択
エッチングで除去した穴部15にｐ側電極としてメタル16
をメッキ等により埋め込みバイアホール形とする〔第３
図（ｇ）〕。
形成する〔第３図（ａ）〕。このウエハを基板としてｐ
型またはｎ型AlGaAs層14の溝を埋めるように成長させ、
順次ｐ型GaAsエピタキシャル層12,p型GaAs電流ブロック
層２を形成する〔第３図（ｂ）〕。その後、窓上部にＶ
溝７を形成する〔第３図（ｃ）〕。さらに、これを基板
としてｐ型AlGaAs下クラッド層3,p型GaAs活性層4,n型Al
GaAs上クラッド層5,およびｎ型GaAsコンタクト層６の各
層を連続成長する〔第３図（ｄ）〕。その後、ウエハプ
ロセス工程で裏面研磨により約85μｍに研磨する〔第３
図（ｅ）〕。裏面をHFにより溝部のｐ型またはｎ型AlGa
As層14のみを選択的にエッチング除去する。HFはGaAsと
AlGaAsのエッチングに選択性があり、AlGaAs層のみをエ
ッチングし、GaAs層は全くエッチングしない液であるた
め、第３図（ｆ）のような構造が形成できる。次に選択
エッチングで除去した穴部15にｐ側電極としてメタル16
をメッキ等により埋め込みバイアホール形とする〔第３
図（ｇ）〕。
上記製造方法によれば、発振に寄与しない無効電流の防
止だけではなく、発熱源である活性領域のすぐ近くに電
極が形成できるので、放熱効率が良い。そのため、低し
きい値電流，低電流動作で、発振の効率が良く、しかも
温度特性の良い理想的な半導体レーザ装置が得られる効
果がある。
止だけではなく、発熱源である活性領域のすぐ近くに電
極が形成できるので、放熱効率が良い。そのため、低し
きい値電流，低電流動作で、発振の効率が良く、しかも
温度特性の良い理想的な半導体レーザ装置が得られる効
果がある。
また、上記実施例では全てGaAs,AlGaAs系を例にとって
説明したが、InP,InGaAsP系など、他のIII-V,II-VI族化
合物半導体およびその混晶の場合にも同様であり、しか
も、導電形がp,n逆の場合でも全く同様の効果を示すも
のである。
説明したが、InP,InGaAsP系など、他のIII-V,II-VI族化
合物半導体およびその混晶の場合にも同様であり、しか
も、導電形がp,n逆の場合でも全く同様の効果を示すも
のである。
以上説明したようにこの発明は、半導体基板を半絶縁性
とし、ストライプ溝と最も近接する半導体基板を裏面に
達するまでエピタキシャル層で形成するか、もしくは内
部ストライプと最も近接する半導体基板を裏面に達する
まで開孔し、この開孔部を電極金属で埋め込んだので、
溝部以外に流れる電流を半減せしめることができ、低し
きい値電流，低電流動作で、かつ発振効率のよい半導体
レーザ装置が得られる。しかも開孔部内はエピタキシャ
ル層または電極金属が埋め込まれているので、拡散層な
どと違って熱抵抗が低く、かつ無効電流を防止する効果
がある。
とし、ストライプ溝と最も近接する半導体基板を裏面に
達するまでエピタキシャル層で形成するか、もしくは内
部ストライプと最も近接する半導体基板を裏面に達する
まで開孔し、この開孔部を電極金属で埋め込んだので、
溝部以外に流れる電流を半減せしめることができ、低し
きい値電流，低電流動作で、かつ発振効率のよい半導体
レーザ装置が得られる。しかも開孔部内はエピタキシャ
ル層または電極金属が埋め込まれているので、拡散層な
どと違って熱抵抗が低く、かつ無効電流を防止する効果
がある。
第１図はこの発明の一実施例を示す半導体レーザ装置の
断面図、第２図は、第１図の半導体レーザ装置の製造工
程を示す断面図、第３図はこの発明の半導体レーザ装置
の他の製造工程を示す断面図、第４図は従来の半導体レ
ーザ装置を示す断面図、第５図は、第４図の半導体レー
ザ装置の製造工程を示す断面図である。 図において、１はｐ型GaAs基板、２はｎ型GaAs電流ブロ
ック層、３はｐ型AlGaAs下クラッド層、４はｐ型GaAs活
性層、５はｎ型AlGaAs上クラッド層、６はｎ型GaAsコン
タクト層、７はストライプ溝、８はｐ側電極、９はｎ側
電極、11は半絶縁性GaAs基板、12はｐ型GaAsエピタキシ
ャル層、13は電流パス領域、14はｐ型またはｎ型AlGaAs
層、15は穴部、16はメタルである。 なお、各図中の同一符号は同一または相当部分を示す。
断面図、第２図は、第１図の半導体レーザ装置の製造工
程を示す断面図、第３図はこの発明の半導体レーザ装置
の他の製造工程を示す断面図、第４図は従来の半導体レ
ーザ装置を示す断面図、第５図は、第４図の半導体レー
ザ装置の製造工程を示す断面図である。 図において、１はｐ型GaAs基板、２はｎ型GaAs電流ブロ
ック層、３はｐ型AlGaAs下クラッド層、４はｐ型GaAs活
性層、５はｎ型AlGaAs上クラッド層、６はｎ型GaAsコン
タクト層、７はストライプ溝、８はｐ側電極、９はｎ側
電極、11は半絶縁性GaAs基板、12はｐ型GaAsエピタキシ
ャル層、13は電流パス領域、14はｐ型またはｎ型AlGaAs
層、15は穴部、16はメタルである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】内部ストライプ形半導体レーザ装置におい
て、半導体基板を半絶縁性とし、ストライプ溝と最も近
接する半導体基板を裏面に達するまでエピタキシャル層
で形成するか、もしくは前記内部ストライプと最も近接
する半導体基板を裏面に達するまで開孔し、この開孔部
を電極金属で埋め込んだことを特徴とする半導体レーザ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32423188A JPH0724318B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32423188A JPH0724318B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体レーザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02168689A JPH02168689A (ja) | 1990-06-28 |
| JPH0724318B2 true JPH0724318B2 (ja) | 1995-03-15 |
Family
ID=18163503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32423188A Expired - Lifetime JPH0724318B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724318B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307001A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 半導体レ−ザダイオ−ドおよびその製造方法 |
-
1988
- 1988-12-21 JP JP32423188A patent/JPH0724318B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02168689A (ja) | 1990-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0420143B1 (en) | Method of manufacturing semiconductor laser | |
| US4188244A (en) | Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition | |
| JPS61190993A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH05502331A (ja) | 幾何学的ドーピング法および同法により製造の電子デバイス | |
| EP1130727A2 (en) | Method of fabricating a semiconductor light-emitting device and the semiconductor light-emitting device | |
| JPH0724318B2 (ja) | 半導体レーザ装置 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS59119781A (ja) | 半導体レ−ザの製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH01281785A (ja) | 半導体レーザおよびその製造方法 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JPS6237835B2 (ja) | ||
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| KR100259006B1 (ko) | 반도체 레이저소자의 제조방법 | |
| JPS6276691A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6266693A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS5925398B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS61168984A (ja) | 半導体レ−ザダイオ−ド | |
| JPS62286294A (ja) | 半導体レ−ザの製造方法 | |
| JPH07120832B2 (ja) | 半導体レ−ザ装置 | |
| JPS62196882A (ja) | 半導体レ−ザ | |
| JPH05145176A (ja) | 半導体レーザー | |
| JPH02249289A (ja) | 半導体レーザ | |
| JPS6373581A (ja) | 半導体レ−ザ |