JPH07240458A - 半導体基板処理装置及び方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はウェハを処理する装置に関し、生産
性を損なわずに、ウェハ離脱時に発生することがある放
電に起因する歩留りの低下を抑えることを目的とする。 【構成】 真空チャンバ１１内にウェハ１８を固定する
静電チャックステージ１２及びプラズマを発生させる電
極１３，１４を有する。装置４０は、ウェハ１８をステ
ージ１２より浮き上げて離脱させるときにウェハ１８と
ステージ１２との間で発生することがある放電を感知す
る装置４１を有する。放電感知装置４１は、アンテナ４
５と電圧計４６とを有する。放電感知装置４１が放電を
感知したときだけに、次にプラズマエッチングされたウ
ェハ１８を除電するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基板処理装置及び
方法に係り、特に、静電チャックステージ上のウェハに
プラズマ処理をする装置及び方法に関する。

【０００２】半導体基板処理装置は、処理を合理的に行
える構成であることが望ましい。

【０００３】

【従来の技術】図８は従来のプラズマエッチング装置１
０を示す。

【０００４】１１は真空チャンバである。

【０００５】真空チャンバ１１内に、静電チャックステ
ージ１２、電極１３、対向電極１４が設けてある。

【０００６】１５はＲＦ電源、１６は静電チャックステ
ージ用電源、１７はウェハ離脱用ピンである。

【０００７】装置１０は、ウェハ１８を静電チャックス
テージ１２上にクーロン力により固定し、真空チャンバ
１１内にＣＨＦ₃ ガスを導入し、電極１３，１４間にプ
ラズマを発生させ、ウェハ１８の上面に対してプラズマ
エッチングを行い、プラズマエッチング終了後に、ピン
１７を上動させてウェハ１８を突き上げて静電チャック
ステージ１２から浮かせて離脱させる動作を繰り返して
行う。

【０００８】

【発明が解決しようとする課題】静電チャックステージ
１２による静電的固定及び発生したプラズマによって、
ウェハ１８は帯電し易い。帯電の状況によっては、ウェ
ハ１８を静電チャックステージ１２より浮き上がらせて
離脱させるときに、図９に示すように、ウェハ１８と静
電チャックステージ１２との間でスパーク放電２０が発
生することがある。

【０００９】放電が発生すると、放電の状況によって
は、放電が起きた個所が損傷し、ウェハから半導体チッ
プを切り出した場合に、損傷した個所を含む半導体チッ
プが組込まれた半導体装置は不良品となってしまう。

【００１０】従来の装置１０では、放電が起きてもこの
ことが分からず、次々にウェハにプラズマエッチングを
続けてしまい、結果的に不良品の半導体装置が多くなっ
て、半導体装置の歩留りが低下していた。

【００１１】なお、ウェハを一枚処理する都度、除電プ
ラズマをたてて除電を行うとすると、上記の放電が起き
ず、放電に起因する不良の発生は防止出来る。

【００１２】しかし、除電プラズマをたてるには、真空
チャンバ１１内のＣＨＦ₃ ガスを抜いてＡｒガスを導入
する作業が必要となり、除電作業には、２分程度かかっ
てしまう。工場において多数枚のウェハを次々に処理す
る場合には、除電に要する延べ時間は無視出来ないもの
となり、半導体装置の生産性が低くなってしまう。

【００１３】そこで、本発明は、上記課題を解決した半
導体基板処理装置及び方法を提供することを目的とす
る。

【００１４】

【課題を解決するための手段】図１に示すように、本発
明の半導体基板処理装置３０は、ステージ３１上に固定
された半導体基板３２に処理を行う。

【００１５】装置３０は、放電検知手段３３を有する。

【００１６】放電感知手段３３は、処理を終えた半導体
基板３２をステージ３１から浮かせて離脱させるときに
発生することがある放電を感知する。

【００１７】

【作用】放電感知手段３３を設けた構成は、半導体基板
３２の除電が必要であることを知らしめるように作用す
る。

【００１８】

【実施例】図２は本発明の一実施例になるプラズマエッ
チング装置４０を示す。

【００１９】同図中、図８に示す構成部分と対応する部
分には同一符号を付し、その説明は省略する。

【００２０】装置４０は、図８の装置１０に追加して、
放電感知装置４１、プラズマ除電装置４２及びマイクロ
コンピュータ４３を有する。

【００２１】放電感知装置４１は、真空チャンバ１１内
のうち、静電チャックステージ１２の近傍に配されてお
り、ウェハ１８−静電チャックステージ１２間の電位分
布を検出するアンテナ４５と、アンテナ４５に接続され
て真空チャンバ１１外に配されており、電圧波形を記憶
するデジタルストレージ機能付の電圧計４６を有する。

【００２２】アンテナ４５より真空チャンバ１１外に引
き出されている配線の途中に常開のスイッチ４７が設け
てある。

【００２３】装置４０は、マイクロコンピュータ４３に
より制御されて、図３に示すように動作する。

【００２４】装置４０は、基本的には、前記の図８の装
置１０と同様に動作する。 〈１〉真空チャンバ１１内に運び込まれて静電チャック
ステージ１２上に固定されたウェハ１８に対してプラズ
マエッチングを行う（ＳＴ１）。

【００２５】プラズマエッチングが終了すると、プラズ
マを発生させる関係上開成させておいたスイッチ４７を
閉成し、放電感知装置４１を放電感知可能状態とする。 〈２〉電源１６をオフとし、ピン１７を上動させて、ウ
ェハ１８を突き上げて、プラズマエッチングされたウェ
ハ１８を静電チャックステージ１２より浮かして離脱さ
せる（ＳＴ２）。 〈３〉この離脱時の、電圧計４６よりの情報に基づい
て、離脱時にウェハ１８と静電チャックステージ１２と
の間で放電が起きたか否かを判断する（ＳＴ３）。 〈４〉ＳＴ３の判断結果が「ＮＯ」であるときには、Ｓ
Ｔ１に戻って次に運び込まれたウェハに対してプラズマ
エッチングを行う。 〈５〉ＳＴ３の判断結果が「ＹＥＳ」であるときには、
ｎを０とセットする（ＳＴ４）。 〈６〉次いで、１を加算し、ｎ＝ｎ＋１とする（ＳＴ
５）。 〈７〉次いで、次に運び込まれたウェハに対してプラズ
マエッチングを行う（ＳＴ６）。 〈８〉プラズマエッチングが終了すると、プラズマ除電
装置４２を動作させる（ＳＴ７）。

【００２６】即ち、真空チャンバ１１内のＣＨＦ₃ ガス
を抜き、代わりにＡｒガスが導入し、この状態で、ＲＦ
電源１５を入れ電源１３，１４の間でプラズマを発生さ
せる。これにより、ウェハの帯電が除去されて除電され
る。 〈９〉次いで、電源１６をオフとし、ピン１７によりウ
ェハ１８を突き上げて、ウェハを静電チャックステージ
１２より浮かして離脱させる（ＳＴ８）。 〈１０〉次いでｎをＮと比較する（ＳＴ９）。

【００２７】Ｎは５にセットしてある。即ちＮ＝５であ
る。

【００２８】Ｎ＝５としたのは、発明者が実験したとこ
ろ、放電が一旦発生すると、続いて処理される５枚程度
のウェハについてステージから離脱するときに連続して
発生し、その後は放電がおさまって発生しなくなること
が分かったためである。

【００２９】ＳＴ９の判断結果が「ＹＥＳ」のときに
は、ＳＴ５を行い、判断結果が「ＮＯ」となると、ＳＴ
１を行う。

【００３０】従って、一度放電が感知されると、除電処
理有りのループ（ＳＴ５→ＳＴ６→ＳＴ７→ＳＴ８→Ｓ
Ｔ９→ＳＴ５）に入り、これに続く５枚のウェハについ
ては、プラズマエッチング処理を終了した後に除電処理
を行ってから静電チャックステージ１２より離脱され、
離脱時に放電は起きない。

【００３１】６枚メモリのウェハからは、プラズマエッ
チング処理を行った後に、除電処理を行わずに、静電チ
ャックステージ１２より離脱される。このときも、放電
は既に起きにくくなっているため、放電は起きない。

【００３２】即ち、装置４０は、順次搬入されるウェハ
に対して図４に示すように動作する。

【００３３】Ａはプラズマエッチング、Ｂはウェハのス
テージよりの離脱、Ｃは除電を示す。

【００３４】放電発生後６枚メモリ以降のウェハを処理
しているうちに、放電が再開したときには、また次の５
枚には除電処理が施される。

【００３５】即ち、装置４０は、通常は除電処理を行わ
ずにプラズマエッチング→離脱の動作を繰り返して行な
い、放電が発生する都度、次の５枚のウェハについては
プラズマエッチング→除電→離脱の動作を行ないつつ動
作し続ける。

【００３６】従って、上記の装置４０によれば、以下の
効果を有する。

【００３７】Ｉ．ウェハの離脱時に発生する放電の回数
を従来の装置の場合の１／５程度に抑えることが出来、
よって放電に起因する不良の数を従来の装置の場合の１
／５程度に少なくし得、半導体装置の歩留りを向上し得
る。

【００３８】II．除電は必要な場合にだけ行う構成であ
るため、全部のウェハについて除電を行う場合に比べ
て、ウェハの処理の効率を向上し得る。

【００３９】例えば、１００枚のウェハを処理する場
合、全部のウェハについてプラズマエッチング−除電−
離脱のプロセスをとると３時間３０分要するのに対し
て、上記装置４０によれば、２時間４０分で完了し、５
０分の時間短縮が図られた。

【００４０】なお、図２中の電圧計４６はデジタルスト
レージ機能を有しているものであるため、放電の様子を
目で観察できる。

【００４１】放電がスパーク放電の場合には、図５
（Ａ）に符号５０で示す鋭い電圧波形が観察される。

【００４２】グロー放電の場合には、図５（Ｂ）に符号
５１で示す略台形状の電圧波形が観察される。 〔変形例〕次に、放電感知装置の変形例について説明す
る。

【００４３】図６の放電感知装置６０は、先端６１ａが
静電チャックステージ１２の近傍に位置するように配さ
れて真空チャンバ１１外に引き出されている光ファイバ
６１と、光ファイバ６１に接続された光強度計６２とよ
りなる構成である。

【００４４】この構成によれば、図２中のスイッチ４７
は不要である。

【００４５】図７の放電感知装置７０は、ウェハを搬送
するアーム７１を図２中のアンテナ４５として利用した
構成である。

【００４６】電圧計４６がアーム７１と電気的に接続さ
れている。

【００４７】この構成によれば、図２中の専用のアンテ
ナ４５は不要であり、スイッチ４７も不要である。ま
た、ウェハの上面側に発生した放電も感知できる。

【００４８】なお、本発明は、プラズマエッチング以外
の処理を行う装置にも、また静電チャックステージ以外
のステージを備えた構成にも適用しうる。

【００４９】また、上記実施例のように静電チャックス
テージ１２を備えた装置においては、上記放電の発生の
頻度等を静電チャックステージ１２に異常が発生したか
否かの判断をするときの情報として利用することが出来
る。

【００５０】また、放電の発生を感知したときに、装置
４０を除電のために停止させるようにすることもでき
る。

【００５１】また、ウェハの除電を、静電チャックステ
ージ１２の全ての電極、ウェハ固定時とは逆極性の電圧
を印加することによって行うこともできる。

【００５２】また、放電がグロー放電の場合には、ウェ
ハ上の回路が形成されている部分を損傷させない。

【００５３】そこで、放電が起きたことを検知した場合
に、多少圧力をあげて真空チャンバ１１内を、グロー放
電が起こりうる圧力（約０．２Ｔｏｒｒ）とするように
制御するように構成することもできる。

【００５４】

【発明の効果】以上説明したように、本発明によれば、
以下の効果を有する。

【００５５】放電が起こっていることを知らずに、半
導体基板の処理を続けてしまい、不良を多く発生させ
て、半導体装置の歩留りを低下させてしまうという不都
合を防止し得、半導体装置の歩留りを従来に比べて向上
し得る。

【００５６】除電を、除電が必要となった場合にのみ
行うようにすることが出来るため、処理の都度除電を行
う場合に比べて、除電に要する延べ時間を短くし得、半
導体装置の生産性を向上し得る。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の一実施例になるプラズマエッチング装
置を示す図である。

【図３】図２の動作のフローチャートである。

【図４】図２の装置の動作を説明する図である。

【図５】放電の種類と電圧波形との関係を示す図であ
る。

【図６】放電感知装置の第１変形例を示す図である。

【図７】放電感知装置の第２の変形例を示す図である。

【図８】従来のプラズマエッチング装置を示す図であ
る。

【図９】ウェハを静電チャックステージより離脱させる
ときに発生した放電を示す図である。

【符号の説明】

１１ 真空チャンバ １２ 静電チャックステージ １３ 電極 １４ 対向電極 １５ ＲＦ電源 １６ 静電チャックステージ用電源 １７ ウェハ離脱用ピン １８ ウェハ ２０ スパーク放電 ３０ 半導体基板処理装置 ３１ ステージ ３２ 半導体基板 ３３，４１，６０，７０ 放電感知手段 ４０ プラズマエッチング装置 ４２ プラズマ除電装置 ４３ マイクロコンピュータ ４５ アンテナ ４６ 電圧計 ４６ スイッチ ６１ 光ファイバ ６１ａ 光ファイバの先端 ６２ 光強度計 ７１ ウェハ搬送アーム

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ステージ上に固定された半導体基板に処
   理を行う半導体基板処理装置において、 プラズマ処理を終えた上記半導体基板を上記ステージか
   ら離脱させるときに発生することがある放電を感知する
   放電感知手段を有する構成としたことを特徴とする半導
   体基板処理装置。
2. 【請求項２】 前記放電感知手段が放電を検知した場
   合、それに応じて半導体基板の帯電を消失するための帯
   電除去手段を有することを特徴とする請求項１記載の半
   導体基板処理装置。
3. 【請求項３】 ステージ上に固定された半導体基板にプ
   ラズマ処理を行なう工程と、 該プラズマ処理を終えた半導体基板を該ステージから離
   脱させる工程とを有し、この離脱させる工程の後、該基
   板とステージの間の放電を検知し、放電を検知した場合
   は、基板の帯電の除電を行なうことを特徴とする半導体
   基板の処理方法。