JPH07239994A - 改良型多重チャンネル・センサーインターフェース回路とその製造方法 - Google Patents

改良型多重チャンネル・センサーインターフェース回路とその製造方法

Info

Publication number
JPH07239994A
JPH07239994A JP4198705A JP19870592A JPH07239994A JP H07239994 A JPH07239994 A JP H07239994A JP 4198705 A JP4198705 A JP 4198705A JP 19870592 A JP19870592 A JP 19870592A JP H07239994 A JPH07239994 A JP H07239994A
Authority
JP
Japan
Prior art keywords
circuit
capacitor
input
integrator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4198705A
Other languages
English (en)
Other versions
JP3337241B2 (ja
Inventor
William R Krenik
アール．クレニック ウイリアム
Norman L Culp
エル．カルプ ノーマン
Chih-Hung Lin
チン − フング リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07239994A publication Critical patent/JPH07239994A/ja
Application granted granted Critical
Publication of JP3337241B2 publication Critical patent/JP3337241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Facsimile Heads (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 多重チャンネル・センサーインターフェース
回路において、各チャンネルが同じ物理的特性を持つこ
とを不要にし、またサンプル・ホールド回路に起こる偏
差電圧を補償するような、回路と方法を提供する。 【構成】 改良型多重チャンネル・センサーインターフ
ェース回路とその製造方法において、並列に結合される
複数の入力積分器回路（３５）と、交換コンデンサ・マ
ルチプレクサ（３７）と、出力積分器段階部（３９）を
順次に結合したものと、複数の入力に結合される複数の
交換コンデンサ貯蔵要素（Ｃ22．．．Ｃ30）と、複数の
積分器増幅器（５１、５３）と、入力を選択的にサンプ
リングするように動作するタイミング回路（４３）を結
合したものとを含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に多重チャンネルを
持つセンサーシステムに関するもので、同じ入力に対し
て各チャンネルは一様な出力を行うことが望ましく、ま
た必要となっている。各チャンネルは物理的に離れてい
るので、各チャンネルが同じ物理的特性を持つようにチ
ャンネルをマッチさせることはきわめて難しい。更に、
集積回路で多重チャンネル・センサーシステムを構築す
る場合は、物理的に離れたチャンネルをマッチさせるこ
とが必要であれば製作はできなくなる。その理由は、集
積回路全体のプロセスが大きく変わるので、装置の適切
な操作ができなくなるからである。ここで導入する回路
技術によりこの問題を除去し、大規模のよくマッチした
センサーアレーを作ることが可能になる。
【０００２】
【従来の技術・発明が解決しようとする課題】発明の範
囲を制限することはないので、例えばファクシミリ機で
見られるような多重チャンネル・ビデオセンサーに関連
して背景を説明する。
【０００３】これまでこの分野で、このようなセンサー
インターフェースを実現する標準的な方法は、先ず集積
回路のバンクを作成し、次にサンプル・ホールド増幅器
のバンクを作成し、更にどのチャンネルの信号をどのセ
ンサーインターフェース出力に送るかを決めるマルチプ
レクサを作成するものであった。この方法ではチャンネ
ル毎に２個の増幅器が必要であり、また各チャンネルが
他の全てのチャンネルと完全にマッチするという要件が
課せられていた。更にサンプル・ホールド回路に起こる
通常の偏差電圧はすべて出力に伝送されるので、チャン
ネル間は更に不均一になった。
【０００４】従って本発明の目的は、チャンネルのマッ
チングとサンプル・ホールド回路の偏差電圧に対する感
度の要件を満たし、設計、検査、製作の効率を高めるよ
うに改良することにある。
【０００５】
【課題を解決するための手段】一般に、そして本発明の
一形式では、改良型多重チャンネル・センサーインター
フェース回路は、並列に結合された複数の入力積分器回
路と、入力積分器回路に結合された交換コンデンサ・マ
ルチプレクサと、交換コンデンサ・マルチプレクサに結
合された出力積分器段階部を備えたものである。
【０００６】別の実施態様では、複数の入力に結合され
た複数の交換コンデンサ記憶要素と、交換コンデンサ記
憶要素に結合された複数の積分器増幅器と、交換コンデ
ンサ記憶要素および積分器増幅器に結合されて入力を選
択的にサンプリングすることが可能なタイミング回路と
を備えた多重チャンネル電圧センサーインターフェース
回路である。
【０００７】
【実施例】図１に、従来の多重チャンネル・センサーイ
ンターフェースの詳細を示す。積分器回路１はアナログ
の電流または電荷入力をサンプリングするように接続さ
れる。次にサンプル・ホールド回路３は各積分器の出力
をサンプリングする。アナログマルチプレクサ５を用い
て、各チャンネルのサンプル値を出力バッファ７に逐次
伝送する。
【０００８】図２に、本発明の改良型多重チャンネル・
センサーインターフェースを示す。この実施態様は、こ
のインターフェースが電圧または電流の入力を検知する
場合に適している。入力積分器増幅器９が各アナログ入
力に結合される。交換コンデンサ・マルチプレクサ１３
が積分器増幅器の出力を受ける。積分器１５が、各チャ
ンネルに蓄積したサンプル電荷を逐次伝送するのに用い
られる。次にサンプル・ホールド回路１７が一定の電圧
出力を出す。
【０００９】図３は、本発明の多重チャンネル・センサ
ーインターフェースの第ｎチャンネルを示す。増幅器２
５にコンデンサＣ3(n)とスイッチＳ５を結合して増幅器
入力段階部を形成する。スイッチＳ４とスイッチＳ３
（ｎ）はコンデンサＣ2(n)と結合して交換コンデンサ・
マルチプレクサ段階部を形成する。増幅器２７はコンデ
ンサＣ1 とスイッチＳ２と結合してサンプリング積分器
段階部を形成する。スイッチＳ１はコンデンサＣ0 およ
び増幅器２９と結合してサンプル・ホールド出力段階部
を形成する。各スイッチは一般に、ＣＭＯＳまたはバイ
ポーラ・トランジスタなどの従来の各種の製品の１つを
用いて製作してもよい。各スイッチを適当な時刻に開閉
するタイミング回路は、スイッチ制御信号をデコードす
るＰＬＡを有する状態機械を含むデジタル論理のような
よく知られた設計技術を用いて製作する。
【００１０】動作を説明すると、全てのチャンネルのス
イッチＳ５を閉じると、入力は各チャンネルのコンデン
サＣ3(n)に同時に積分される。積分期間が終ると、スイ
ッチＳ４が閉じて各チャンネルの容量的マルチプレクサ
要素が積分器出力を並列にサンプリングし、次にサンプ
ル電荷を各チャンネルのコンデンサＣ2(n)に蓄積する。
入力積分器のサンプリング期間が終ると、スイッチＳ４
は開いて入力サンプリングを停止する。次に各チャンネ
ルのスイッチＳ３（ｎ）が逐次閉じて、出力積分器コン
デンサＣ1 が現在選択されているチャンネルから検出デ
ータを受ける。
【００１１】伝送の合間にスイッチＳ２が閉じて、出力
積分器段階部が次のチャンネルからセンサーのデータを
受ける準備をする。最後に、スイッチＳ２が開状態で電
流チャンネルスイッチＳ３（ｎ）が閉状態の間にスイッ
チＳ１が閉じて、センサーのデータをサンプル・ホール
ド出力段階部に出力する。サンプル・ホールド・バッフ
ァの出力は連続の電圧出力である。
【００１２】本発明の改良型多重チャンネル・センサー
インターフェース回路がチャンネルのマッチングを必要
としないことを示すために、図３の例示のチャンネルを
見ていただきたい。入力積分器段階部の出力に発生する
電圧Ｖ1 は電荷入力に対しては次式、
【数１】 または、
【数２】 で与えられる。ただし、Ｔは電流入力の積分時間であ
る。
【００１３】各チャンネルを逐次走査して出力積分器の
出力に出力電圧を生成すると、コンデンサＣ2(n)からコ
ンデンサＣ1 に伝送される電荷は、
【数３】 ただし、Ｖ1 は上の式から得る。
【００１４】従って電荷入力で置き換えれば、
【数４】 または、電流入力で置き換えれば、
【数５】
【００１５】スイッチＳ１に発生する電圧Ｖ1 は各入力
チャンネルについて次式で簡単に表されるので、
【数６】 所定のチャンネルｎで発生する出力は、電流または電荷
入力とコンデンサＣ2 のコンデンサＣ3 に対する比に比
例し、出力は特定のチャンネルの固有の物理的特性とは
関係がないことが分かる。高度に一様なセンサーインタ
ーフェースを作成するために必要なことは、２個のコン
デンサＣ2 とＣ3 の比が各チャンネル間で一定であると
いうことだけである。これらの２個のコンデンサは物理
的に非常に近接して設けられるので、この比を制御する
ことは容易である。十数ｍｍ（数百ｍｉｌ）離れたチャ
ンネル間でコンデンサのマッチングをとることが必要な
従来の回路技術に比べて、これは大きな利点である。
【００１６】上の説明では、入力積分器段階部２５には
偏差電圧がないと仮定している。実際には、入力積分器
段階部２５の出力電圧と偏差電圧とを加えたものが交換
コンデンサ・マルチプレクサ段階部に出力する。この偏
差はチャンネル毎に異なるので、一様な入力に対して一
様な出力を確保するには、偏差除去または自動ゼロ化技
術によって偏差電圧を除去しなければならない。偏差
は、スイッチＳ５とＳ６を用いることによって除去する
ことができる。サンプリング期間の合間にスイッチＳ６
を閉じて、コンデンサＣ3(n)に−Ｖosの電圧を与えてお
く。積分器が入力モードになってスイッチＳ５が閉じる
と、コンデンサＣ3(n)は電圧Ｖi に増幅器２５の偏差電
圧を加えた電圧を受ける。従って、ノードＶ1 での入力
積分器段階部の出力は次式で与えられる。
【数７】 この式は、スイッチＳ６を用いることによって各チャン
ネルの偏差がなくなり、必要なチャンネル間の均一性が
保たれることを示す。
【００１７】図３で異なった接地電圧３１と３３を用い
ることにより、交換コンデンサ・マルチプレクサ回路を
用いて、入力積分器のサンプルを異なったバイアスレベ
ルに移動して出力することができる。もちろんこれは全
くオプションであって、入力と出力の必要なバイアスレ
ベルが同じ場合には、これらの２つの接地電圧を等しく
するかまたは短絡する。
【００１８】最初のサイクルでコンデンサＣ3(n)に蓄積
した電荷の損失を防ぐため、実施に当たって注意しなけ
ればならない。このことを理解するために、基準電圧３
１が１ボルト、基準電圧３３が０ボルトで、コンデンサ
Ｃ3 が３ボルトに充電されているとする。スイッチＳ４
を閉じて積分値をコンデンサＣ2 にサンプリングする
と、このコンデンサはコンデンサＣ3 の電圧に充電しな
ければならないので、ノードＶ1 の電圧は瞬間的に０ボ
ルトになる。
【００１９】このためスイッチＳ６の両端に−２ボルト
の電圧降下が起こる。集積回路ではスイッチＳ６は例え
ばＮＭＯＳトランジスタで作成する。ソースまたはドレ
ン電圧がゲート電圧よりもトランジスタの電圧Ｖt 以下
になると、電流はノードＶ1から入力端子の方に流れ始
め、コンデンサＣ3 を異常に放電させる。
【００２０】この実施例ではこれを防ぐために、第１サ
イクルが始まる前にコンデンサＣ2を予め充電して、各
チャンネルのＣ2 の電圧を基準点３１の電圧から基準点
３３の電圧を引いた値になるようにする。これは以後の
各サイクルでＣ2 の電圧になる。
【００２１】ノードＶ1 での瞬間電圧がスイッチＳ６の
電圧Ｖt よりも決して大きくならないようにすることに
よって、全てのサイクルでこの誤差はなくなる。この初
期の段階は、スイッチング・シーケンスを駆動するタイ
ミング回路によって容易に行われる。
【００２２】図３に示すように本発明の回路ではサンプ
ル・ホールド増幅器は１個だけなので、サンプル・ホー
ルド回路に発生する偏差電圧は全てのチャンネルに等し
くかかり、従って従来の回路に見られたチャンネル間の
均一性の問題は更に改善される。
【００２３】更に上に示したように、出力積分器２７の
出力電圧Ｖ2 は、コンデンサＣ1 の値に反比例する。こ
の同じコンデンサを各チャンネルのサンプリングに用
い、かつ各サンプルの出力電圧がコンデンサＣ1 に全く
同じように依存するので、全てのチャンネルのゲインを
コンデンサＣ1 で一様に調整することができる。この調
整は電子的に行うことができる。これは、製作時または
応用時に不揮発性プログラミングを使用するかまたは他
の方法を使用して、このシステムを含む集積回路のマス
クレベルの相互接続情報を変えることによって行われ
る。
【００２４】図４では、チャンネルの１つがアレーの端
にあり、従ってサンプリング・シーケンスの最後にサン
プリングされることの詳細を示す。基本的な構造は図３
と同様であるが、２個の交換コンデンサバンクを持ち、
１番目はスイッチＳ３Ａ（ｎ）、スイッチＳ４Ａ
（ｎ）、コンデンサＣ2A(n) を含み、２番目はスイッチ
Ｓ３Ｂ（ｎ）、スイッチＳ４Ｂ（ｎ）、コンデンサＣ
2B(n) を含む。
【００２５】入力データが連続の場合には、シーケンス
の最後にサンプリングするチャンネルには別のコンデン
サ回路を追加する必要がある。積分増幅器２５により積
分されるデータは、コンデンサＣ2A(n) とコンデンサＣ
2B(n) に交互にサンプリングされる。これによりこの逐
次のサンプリング回路は、サンプル電荷を一方のバンク
によって増幅器２７とコンデンサＣ1 で形成する出力積
分器段階部に伝送している間に、他方のバンクによって
新たに積分されたサンプルデータを受けることができ
る。
【００２６】この回路がないと、入力のサンプリング速
度が出力の伝送速度より大きい場合や連続的なデータの
場合に、シーケンスの最後にサンプリングしたチャンネ
ルはデータを失う。これらのチャンネルのスイッチＳ３
ＡおよびＳ４Ａは、スイッチ・タイミング回路（図示せ
ず）によって、スイッチＳ３ＢおよびＳ４Ｂと交互に動
作する。
【００２７】図５は、図２および図３に示す実施例のサ
ンプリングおよび出力段階の操作におけるスイッチのタ
イミングを示す。各サイクルの初めにはスイッチＳ６が
閉じてスイッチＳ５が開き、各チャンネルのコンデンサ
Ｃ3 に適当な偏差電圧を充電するという自動ゼロ化が行
われる。入力積分期間には、スイッチＳ５が閉じてスイ
ッチＳ６が開き、各チャンネルの入力積分器回路は、各
チャンネルのコンデンサＣ3(n)に並列にサンプリングす
ることができる。
【００２８】次にスイッチＳ４が閉じて積分データをコ
ンデンサＣ2(n)にサンプリングする。図４に示すような
高次のチャンネルでは、スイッチＳ４ＡはスイッチＳ４
Ｂと交互に動作する。図５では、これを信号Ｓ４Ａと信
号Ｓ４Ｂで示す。入力サンプリング期間が終わるとスイ
ッチＳ４は開く。各チャンネルのスイッチＳ３（ｎ）が
逐次動作して、選択されたチャンネルが出力積分器段階
部によってサンプリングされる。チャンネルのサンプリ
ングの合間にはスイッチＳ２が閉じて、出力積分器がチ
ャンネルの次のセンサー入力を受ける準備をする。
【００２９】また高次のチャンネルでは、スイッチＳ３
ＡはスイッチＳ３Ｂと交互に動作する。図５でチャンネ
ル（ｎ−１）で示すように、スイッチＳ３Ａがコンデン
サＣ 2Aを放電している間に、同時にスイッチＳ４Ｂはコ
ンデンサＣ2Bの次のデータサンプルを受ける。スイッチ
Ｓ１はスイッチＳ２と交互に動作し、現在選択されてい
るチャンネルの出力が出力サンプル・ホールド段階にサ
ンプリングされる。最後のチャンネルのサンプリングが
終ると、再びスイッチＳ５が閉じて入力積分期間が始ま
る。
【００３０】入力積分期間はスイッチＳ５が閉じた時間
間隔で示されるが、この間に重なってスイッチＳ３が動
作し、各チャンネルのサンプリングが行われる。言い換
えると、コンデンサＣ2 が放電して現在の入力サンプル
を出力に伝送している間に、コンデンサＣ3 は次の入力
電流を受けて充電される。この技術により、回路のデー
タ生成速度は最大になる。
【００３１】図６は、図３の多重チャンネル・センサー
回路を含み、かつ図５に示すスイッチイングのタイミン
グを生成するタイミングおよび制御回路を含む集積回路
のブロック図である。入力積分器３５はセンサー入力ピ
ンに結合され、交換コンデンサ・マルチプレサク３７に
結合される。マルチプレクサ３７の出力は出力積分器回
路３９に結合され、最後に出力サンプル・ホールド回路
４１に結合される。
【００３２】タイミング回路４３は、上の各ブロックの
各スイッチのスイッチ制御を行う。タイミング回路４３
の詳細は示さない。このタイミング回路はこの分野でよ
く知られた技術を使った純粋の逐次状態機械設計、論理
回路、プログラマブル論理要素などによって実現でき
る。
【００３３】動作を説明すると、この積分回路はアナロ
グ入力を受け、この入力を全ての入力積分器回路コンデ
ンサＣ3 に同時にサンプリングする。次にこれらの積分
値は、各チャンネルの交換コンデンサ・マルチプレクサ
のコンデンサＣ2 にサンプリングされる。次にサンプリ
ング期間が終わり、回路は各チャンネルの検知した値を
出力積分増幅器のコンデンサＣ1 に逐次伝送し、コンデ
ンサＣ0 を用いてサンプル・ホールド出力バッファを通
して出力する。タイミング回路は制御ラインを各スイッ
チに接続して図３に示すシーケンスのタイミングを実現
する。
【００３４】入力が電圧レベルである別の実施例を図７
に示す。スイッチＳ２６、Ｓ２７とコンデンサＣ22の結
合を第１センサー・チャンネルの第１入力とする。スイ
ッチＳ２８、Ｓ２９とコンデンサＣ24の結合を第１セン
サー・チャンネルの第２入力とする。電圧Ｖ20は２つの
入力の選択された方の出力である。増幅器５１はコンデ
ンサＣ20、スイッチＳ２０、Ｓ２２と結合されて偏差電
圧除去可能な積分器となり、その入力は電圧Ｖ20であ
る。
【００３５】スイッチＳ２２によって第１チャンネルの
出力が選択され、出力Ｖ0 となる。第２チャンネル５５
はスイッチＳ３５、Ｓ３７、Ｓ３９、Ｓ４１、Ｓ３１、
Ｓ３３とコンデンサＣ28、Ｃ30、Ｃ26と増幅器５３を含
み、第１チャンネル５０と同じである。出力は非多重の
サンプルデータを示す単一のアレーである。
【００３６】この実施例では、時間的に多重送信した入
力信号が、スイッチＳ２６、Ｓ２７とコンデンサＣ22で
形成する交換コンデンサ・マルチプレクサに入力し、次
に交換コンデンサ・マルチプレクサの出力は、例えば増
幅器５１とコンデンサＣ20で形成する積分器に入力す
る。コンデンサＣ20を検知データで充電中でないとき
は、スイッチＳ２０によってこのコンデンサに偏差除去
電圧を与える。
【００３７】単一の入力チャンネルに２個のコンデン
サ、例えば図７のコンデンサＣ22とＣ 24を並列に配列す
ると、時間的に多重送信した入力データをサンプリング
することができる。この単一の入力チャンネルは、コン
デンサＣ22がコンデンサＣ20に放電中に、コンデンサＣ
24に検知データを受けてよい。別の交換コンデンサ回路
を並列に追加することにより、別の多重送信が行われ
る。
【００３８】動作を説明すると、コンデンサＣに蓄積さ
れる電荷は次式で与えられる。
【数８】
【００３９】コンデンサＣに蓄積された電荷は次にコン
デンサＣに伝送され、Ｃの電荷は次式で与えられる。
【数９】
【００４０】最後に、１つのチャンネルのサンプリング
によって出力される電圧は次式で与えられる。
【数１０】
【００４１】前と同じように、出力はコンデンサＣ22と
Ｃ20の比に比例する。この比を厳密に制御することは容
易なので、任意のチャンネルの均一な入力に対して、チ
ャンネルのマッチングをせずに均一な出力を実現するこ
とができる。ＬＣＤは上に述べたような電荷または電流
の検知ではなくて電圧レベルを検知するが、この場合に
はこの実施例は有用である。
【００４２】図７の積分器回路によって、コンデンサＣ
20に偏差電圧をかけることもできる。前と同じように、
サンプリング期間の合間にコンデンサＣ20に偏差除去電
圧をかけるのにスイッチＳ２０を用いる。増幅器の入力
に非ゼロの偏差電圧がある場合、コンデンサＣ20にかか
る電圧は次式で与えられる。
【数１１】
【００４３】増幅器５１によって与えられる偏差電圧に
よるコンデンサＣの電荷Ｑは、
【数１２】 偏差電荷をＶの式に代入すると、
【数１３】 従ってコンデンサＣ22がコンデンサＣ20と等しければ偏
差電圧は除去される。
【００４４】このためには、単一のチャンネルではコン
デンサ間のマッチングが必要であるが、チャンネル間で
はマッチングは必要ない。またコンデンサＣ20とＣ22は
物理的に近接して製作されるので、それぞれの値の変動
は両方のコンデンサに影響を与え、そのチャンネルの全
体の出力には影響しない。必要があれば、図７の回路の
出力の後に、図３のサンプル・ホールド回路、または必
要に応じてＡＤＣや他の回路を置いてもよい。
【００４５】改良型多重チャンネル・センサーインター
フェースを応用できるシステムは、ファクシミリ、携帯
用電子スキャナー、バーコードリーダ、カメラ、イメー
ジ管などの光学システム、全てのタイプの多重チャンネ
ル電流または電荷入力インターフェースなどである。
【００４６】いくつかの望ましい実施例についてこれま
で詳細に説明した。本発明の範囲は、特許請求の範囲に
あるものを含むものとする。
【００４７】内外の接続は、中間の回路などを通じて、
抵抗的、容量的、直接的、間接的であってよい。実現す
る方法としては、光学的または他の技術的形式および実
施例だけでなく、デジタル要素や、シリコン、ガリウム
ひ化物、または他の電子材料の完全な集積回路が考えら
れる。
【００４８】本発明について、図示した実施例に関して
説明したが、この説明は制限した意味に解釈してはなら
ない。本発明の他の実施例だけでなく、図示した実施例
の各種の変形や組み合せは、この説明によりこの技術に
精通した人には明かである。従って特許請求の範囲は、
そのような変形や実施例を含むものと見なす。
【００４９】以上の説明に関して更に以下の項を開示す
る。 （１）並列に結合される複数の入力積分器回路と、積分
器回路に結合される交換コンデンサ・マルチプレクサ
と、交換コンデンサ・マルチプレクサに結合される出力
積分器段階部を含む、多重チャンネル・センサーインタ
ーフェース回路。
【００５０】（２）出力積分器段階部に結合される出力
サンプル・ホールド回路を更に含む、第１項に記載の多
重チャンネル・センサーインターフェース回路。
【００５１】（３）入力積分器回路は、フィードバック
構成で接続される容量的貯蔵要素を備えるアナログ増幅
器を含む、第１項に記載の多重チャンネル・センサーイ
ンターフェース回路。
【００５２】（４）交換コンデンサ・マルチプレクサ
は、並列に配列される複数の容量的貯蔵要素を含み、入
力サンプルを並列に受け、タイミング回路に応じて入力
サンプルを逐次伝送するように動作する、第１項に記載
の多重チャンネル・センサーインターフェース回路。
【００５３】（５）各容量的貯蔵要素はコンデンサを含
み、コンデンサは、コンデンサが各入力積分器回路から
のセンサー入力を受けるように動作する１対のスイッチ
に結合され、更に容量的貯蔵要素がセンサー入力を逐次
伝送するように動作する１対のスイッチに結合される、
第４項に記載の交換コンデンサ・マルチプレクサ。
【００５４】（６）出力積分器回路は、フィードバック
増幅器構成で結合される容量的貯蔵要素を備えるアナロ
グ増幅器を含む、第２項に記載の多重チャンネル・セン
サーインターフェース回路。
【００５５】（７）交換コンデンサ・マルチプレクサに
結合されるタイミング回路を更に含む、第１項に記載の
多重チャンネル・センサーインターフェース回路。
【００５６】（８）タイミング回路は、交換コンデンサ
・マルチプレクサがセンサー入力を同時に受け、センサ
ー入力を逐次伝送することができるように動作する論理
回路を更に含む、第７項に記載の多重チャンネル・セン
サーインターフェース回路。
【００５７】（９）出力積分器段階部はサンプル・ホー
ルド増幅器を更に含む、第１項に記載の多重チャンネル
・センサーインターフェース回路。
【００５８】（１０）出力積分器段階部はアナログ／デ
ジタル変換器回路を更に含む、第１項に記載の多重チャ
ンネル・センサーインターフェース回路。
【００５９】（１１）交換コンデンサ・マルチプレクサ
は、レベル移動機能を行うための２つの基準電圧を更に
含む、第１項に記載の多重チャンネル・センサーインタ
ーフェース回路。
【００６０】（１２）出力積分器回路は、容量的貯蔵要
素にある容量の値を選択するように動作する制御回路を
更に含む、第６項に記載の多重チャンネル・センサーイ
ンターフェース回路。
【００６１】（１３）複数の入力と、入力に結合される
複数の入力積分器回路と、入力積分器回路に結合される
交換コンデンサ・マルチプレクサと、交換コンデンサ・
マルチプレクサに結合される出力増幅器段階部を含む、
多重チャンネル・センサーインターフェースを実現する
集積回路。
【００６２】（１４）交換コンデンサ・マルチプレクサ
と出力増幅器段階部との間に結合される出力積分器回路
を更に含む、第１３項に記載の集積回路。
【００６３】（１５）入力積分器回路は、フィードバッ
ク構成で接続される容量的貯蔵要素を備えるアナログ増
幅器を含む、第１４項に記載の集積回路。
【００６４】（１６）交換コンデンサ・マルチプレクサ
は、並列に配列される複数の容量的貯蔵要素を含み、各
入力積分器回路の入力を並列に受け、タイミング回路に
応じて入力サンプルを逐次伝送するように動作する、第
１４項に記載の集積回路。
【００６５】（１７）各容量的貯蔵要素はコンデンサを
含み、コンデンサは、コンデンサが各入力積分器回路か
らのセンサー入力を受けるように動作する１対のスイッ
チに結合され、更に容量的貯蔵要素がセンサー入力を逐
次伝送するように動作する１対のスイッチに結合され
る、第１６項に記載の交換コンデンサ・マルチプレク
サ。
【００６６】（１８）出力積分器回路は、フィードバッ
ク増幅器構成で結合される容量的貯蔵要素を備えるアナ
ログ増幅器を含む、第１４項に記載の集積回路。
【００６７】（１９）入力積分器回路に結合され、交換
コンデンサ・マルチプレクサに更に結合され、出力サン
プル・ホールド回路に更に結合されるタイミング回路を
更に含み、入力を並列にサンプリングすることができ、
また検知データを所定の順序で伝送することができる、
第１４項に記載の集積回路。
【００６８】（２０）出力積分器回路に結合されるアナ
ログ／デジタル変換器回路を更に含む、第１４項に記載
の集積回路。
【００６９】（２１） 並列に配列される複数の入力積
分器回路を提供し、入力積分器回路を交換コンデンサ・
マルチプレクサに結合し、交換コンデンサ・マルチプレ
クサを出力積分器回路に結合し、出力積分器回路をサン
プル・ホールド出力バッファに結合し、入力データを入
力積分器回路と交換コンデンサ・マルチプレクサに並列
にサンプリングし、次にサンプル入力データを交換コン
デンサ・マルチプレクサから出力積分器および出力サン
プル・ホールド回路に逐次伝送する段階を含む、改良型
多重チャンネル・センサーインターフェース回路を実現
する方法。
【００７０】（２２）出力積分器回路をアナログ／デジ
タル変換器回路に結合する段階を更に含む、第２１項に
記載の実現方法。
【００７１】（２３）入力積分器回路を提供する段階
は、フィードバック構成で接続される容量的貯蔵要素を
それぞれ備える複数のアナログ増幅器を提供することを
含む、第２１項に記載の実現方法。
【００７２】（２４）入力積分器回路を交換コンデンサ
・マルチプレクサに結合する段階は、入力積分器回路
を、２つの基準電圧を更に備える交換コンデンサ・マル
チプレクサに結合し、２つの基準電圧の一方は交換コン
デンサ・マルチプレクサを充電し、他方はそれを放電し
て、レベル移動機能を実行することを含む、第２１項に
記載の実現方法。
【００７３】（２５）複数の入力に結合される複数の交
換コンデンサ貯蔵要素と、交換コンデンサ貯蔵要素に結
合される複数の積分器増幅器と、交換コンデンサ貯蔵要
素と積分器増幅器に結合され、入力を選択的にサンプリ
ングすることができるタイミング回路を含む、多重チャ
ンネル・センサーインターフェース回路。
【００７４】（２６）各交換コンデンサ貯蔵回路は、コ
ンデンサと、入力電圧を前記コンデンサに貯蔵するよう
に動作する第１スイッチ対と、貯蔵した入力電圧を伝送
するように動作する第２スイッチ対を含む、第２５項に
記載の多重チャンネル・センサーインターフェース回
路。
【００７５】（２７）各交換コンデンサ貯蔵要素は、多
重入力電圧を同時に貯蔵するように動作する交換コンデ
ンサ・マルチプレクサを含む、第２５項に記載の多重チ
ャンネル・センサーインターフェース回路。
【００７６】（２８）交換コンデンサ・マルチプレクサ
は、第１入力電圧を貯蔵するように動作する１対のスイ
ッチに結合され、第１入力電圧を伝送するように動作す
る第２スイッチ対に更に結合される第１コンデンサと、
第３入力電圧を貯蔵するように動作する第３スイッチ対
に結合され、第２入力電圧を伝送するように動作する第
４スイッチ対に更に結合される第２コンデンサを含む、
第２７項に記載の多重チャンネル・センサーインターフ
ェース回路。
【００７７】（２９）各積分器増幅器が、フィードバッ
ク構成で結合される容量的貯蔵要素を備える差動増幅器
を含む、第２５項に記載の多重チャンネル・センサーイ
ンターフェース回路。
【００７８】（３０）複数の交換コンデンサ・マルチプ
レクサを、時間的に多重送信される入力に結合し、複数
の積分器増幅器を、複数の交換コンデンサ網に結合し、
交換コンデンサ・マルチプレクサが、時間的に多重送信
される入力を逐次サンプリングし、時間的に多重送信さ
れる入力のサンプルを積分器増幅器に逐次伝送するため
のタイミング回路を提供する段階を含む、多重チャンネ
ル・センサーインターフェースを実現する方法。
【００７９】（３１）並列に結合される複数の入力積分
器回路３５と、入力積分器回路３５に結合される交換コ
ンデンサ・マルチプレクサ３７と、交換コンデンサ・マ
ルチプレクサ３７に結合される出力積分器段階３９を含
む、改良型多重チャンネル・センサーインターフェース
回路の方法と装置を説明する。複数の入力に結合される
複数の交換コンデンサ貯蔵要素Ｃ22．．．Ｃ30と、交換
コンデンサ貯蔵要素Ｃ22．．．Ｃ30に結合される複数の
積分器増幅器５１、５３と、交換コンデンサ貯蔵要素Ｃ
22．．．Ｃ30および積分器増幅器５１、５３に結合され
て入力を選択的にサンプリングするように動作するタイ
ミング回路を含む、多重チャンネル・センサーインター
フェース回路である別の実施例を説明する。
【００８０】注意 著作権、＊Ｍ＊ テキサス・インスツルメンツ社、１９
９１年。この発明の開示資料の一部は、著作権およびマ
スクワーク保護（ｍａｓｋ ｗｏｒｋ ｐｒｏｔｅｃｔ
ｉｏｎ）の対象となるものを含む。著作権およびマスク
ワーク保持者は、特許庁にあるファイルや記録について
は、誰でも特許資料および特許開示の複写をとることに
異議はないが、その他の場合は全ての著作権およびマス
クワーク権を留保する。
【図面の簡単な説明】
【図１】従来の技術の多重チャンネル・センサーシステ
ムのブロック図である。
【図２】本発明の実施例の改良型多重チャンネル電流ま
たは電荷センサー回路のブロック図である。
【図３】図２の装置の一般的な単一のチャンネル回路の
略図である。
【図４】図２の装置の最後のチャンネル回路の一つの略
図である。
【図５】図３に示す単一のチャンネルのスイッチのタイ
ミングの波形図である。
【図６】図２の改良型多重チャンネル・センサー回路を
用いた多重チャンネル・センサーインターフェースを実
現する集積回路のブロック図である。
【図７】改良型多重チャンネル電圧センサー回路を実現
する別の実施例の略図である。特に説明がなければ、別
の図に同じ番号や記号があれば、同じ部分を示す。
【符号の説明】
１ 入力積分器 ３、７ サンプル・ホールド回路 ５ マルチプレクサ ９ 入力積分器 １３ 交換コンデンサ・マルチプレクサ １５ 出力積分器 １７ サンプル・ホールド回路 ２５ 入力積分器 ２７ 出力積分器 ２９ サンプル・ホールド増幅器 ３１、３３ 基準電圧 ３５ 入力積分器 ３７ 交換コンデンサ網 ３９ 出力積分器増幅器 ４１ 出力サンプル・ホールド回路 ４３ タイミング制御回路 ５０ 第１チャンネル ５１、５３ 出力増幅器 ５５ 第２チャンネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リン チン − フング アメリカ合衆国テキサス州ダラス，ビレッ ジ ボンド ドライブ 6060，アパートメ ント ナンバー 410

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 並列に結合された複数の入力積分器回路
    と、 前記積分器回路に結合された交換コンデンサ・マルチプ
    レクサと、 前記交換コンデンサ・マルチプレクサに結合された出力
    積分器段階部を備えた多重チャンネル・センサーインタ
    ーフェース回路。
  2. 【請求項２】 並列に配列された複数の入力積分器回路
    を用意し、 前記入力積分器回路を交換コンデンサ・マルチプレクサ
    に結合し、 前記交換コンデンサ・マルチプレクサを出力積分器回路
    に結合し、 前記出力積分器回路をサンプル・ホールド出力バッファ
    に結合し、 入力データを前記入力積分器回路と前記交換コンデンサ
    ・マルチプレクサに並列にサンプリングし、次にサンプ
    リングされた入力データを前記交換コンデンサ・マルチ
    プレクサから前記出力積分器および前記出力サンプル・
    ホールド回路に逐次伝送するようにした改良型多重チャ
    ンネル・センサーインターフェース回路の製造方法。
JP19870592A 1991-07-26 1992-07-24 改良型多重チャンネル・センサーインターフェース回路とその製造方法 Expired - Fee Related JP3337241B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73635691A 1991-07-26 1991-07-26
US736356 1991-07-26

Publications (2)

Publication Number Publication Date
JPH07239994A true JPH07239994A (ja) 1995-09-12
JP3337241B2 JP3337241B2 (ja) 2002-10-21

Family

ID=24959564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19870592A Expired - Fee Related JP3337241B2 (ja) 1991-07-26 1992-07-24 改良型多重チャンネル・センサーインターフェース回路とその製造方法

Country Status (2)

Country Link
US (1) US5281860A (ja)
JP (1) JP3337241B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016256A (ko) * 1997-08-13 1999-03-05 김징완 단일경로를 갖는 다채널 아날로그신호 입력장치.
KR20000061025A (ko) * 1999-03-23 2000-10-16 김영환 데이터시험장비 공유장치
WO2008072632A1 (ja) 2006-12-13 2008-06-19 Hamamatsu Photonics K.K. 固体撮像装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0510227B1 (de) * 1991-04-24 1996-03-27 Siemens Aktiengesellschaft Schaltungsanordnung zur Signalbegrenzung und Feldstärkendetektion
US5495192A (en) * 1992-02-10 1996-02-27 Yozan Inc. Sample hold circuit
US5341050A (en) * 1992-03-20 1994-08-23 Hughes Aircraft Company Switched capacitor amplifier circuit operating without serially coupled amplifiers
JPH0629812A (ja) * 1992-07-09 1994-02-04 Toshiba Corp 電位データ選択回路
JP2500422B2 (ja) * 1993-02-10 1996-05-29 日本電気株式会社 半導体ｉｃチップ内蔵用の降圧回路
JP2738899B2 (ja) * 1993-03-19 1998-04-08 浜松ホトニクス株式会社 固体撮像装置
WO1994026029A1 (en) * 1993-04-26 1994-11-10 Unifet Incorporated Method and apparatus for multiplexing devices having long thermal time constants
US5600270A (en) * 1993-06-18 1997-02-04 Yozan Inc. Computational circuit
CN1108778A (zh) * 1993-09-20 1995-09-20 株式会社鹰山 多极开关电路
EP0691741B1 (en) * 1994-07-05 2004-10-06 Matsushita Electric Industrial Co., Ltd. Latch circuit
JP2937027B2 (ja) * 1994-09-07 1999-08-23 日本電気株式会社 コンパレータ
US5541531A (en) * 1995-05-01 1996-07-30 Ford Motor Company Switch capacitor interface circuit
JPH09229970A (ja) * 1996-02-28 1997-09-05 Sharp Corp 入力検出回路
US5798670A (en) * 1996-04-29 1998-08-25 Itron, Inc. Active filter circuit
US6218887B1 (en) 1996-09-13 2001-04-17 Lockheed Martin Corporation Method of and apparatus for multiplexing multiple input signals
JP3262013B2 (ja) * 1997-02-24 2002-03-04 三菱電機株式会社 容量型センサインターフェース回路
SE9903532D0 (sv) * 1999-09-28 1999-09-28 Jiren Yuan Versatile charge sampling circuits
US6868726B2 (en) * 2000-01-20 2005-03-22 Analog Devices Imi, Inc. Position sensing with improved linearity
US6313668B1 (en) * 2000-03-28 2001-11-06 Lsi Logic Corporation Passive sample and hold in an active switched capacitor circuit
DE60008094T2 (de) 2000-07-24 2004-07-01 Stmicroelectronics S.R.L., Agrate Brianza Integrator mit Gleichrichtungsfunktion und mit einem der Speisespannung entsprechenden Ausgangsspannungsbereich
US6542017B2 (en) * 2001-06-13 2003-04-01 Texas Instruments Incorporated Feed-forward approach for timing skew in interleaved and double-sampled circuits
US6504750B1 (en) * 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
DE50214778D1 (de) * 2001-09-19 2010-12-30 Micro Epsilon Messtechnik Schaltung zur messung von wegstrecken
US6826102B2 (en) * 2002-05-16 2004-11-30 Micron Technology, Inc. Noise resistant small signal sensing circuit for a memory device
US7477079B2 (en) * 2004-09-10 2009-01-13 Cirrus Logic, Inc. Single ended switched capacitor circuit
TWI388849B (zh) * 2009-04-07 2013-03-11 Ite Tech Inc 電容介面電路
US7884662B1 (en) * 2009-09-17 2011-02-08 Himax Technologies Limited Multi-channel integrator
CN102045059B (zh) * 2009-10-22 2013-03-20 奇景光电股份有限公司 多通道积分器
US8508257B2 (en) * 2011-04-28 2013-08-13 Analog Devices, Inc. Noise cancellation system and method for amplifiers
US8581636B2 (en) * 2011-12-24 2013-11-12 St-Ericsson Sa Sample-and-hold circuit arrangement
US9509294B2 (en) * 2015-04-09 2016-11-29 Aeroflex Colorado Springs Inc. Baseline restore sampling method
US9753138B1 (en) * 2016-04-13 2017-09-05 Microsoft Technology Licensing, Llc Transducer measurement
EP3291445B1 (en) 2016-08-30 2019-07-10 Stichting IMEC Nederland A reconfigurable sensor circuit
CN113711064B (zh) * 2019-04-10 2024-03-08 Iee国际电子工程股份公司 多通道电容感测测量电路
US20220376660A1 (en) * 2019-10-09 2022-11-24 Gottfried Wilhelm Leibniz Universität Hannover Electrical circuit
JP7356866B2 (ja) * 2019-10-31 2023-10-05 ローム株式会社 電圧コンパレータ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH625373A5 (ja) * 1978-12-18 1981-09-15 Centre Electron Horloger
US4315227A (en) * 1979-12-05 1982-02-09 Bell Telephone Laboratories, Incorporated Generalized switched-capacitor active filter
CH641005B (fr) * 1980-10-01 Asulab Sa Dispositif pour le traitement d'un signal electrique variable par multiplexage.
US4438354A (en) * 1981-08-14 1984-03-20 American Microsystems, Incorporated Monolithic programmable gain-integrator stage
US4520283A (en) * 1981-09-01 1985-05-28 Itsuo Sasaki Band pass filter with a switched capacitor
US4446438A (en) * 1981-10-26 1984-05-01 Gte Automatic Electric Incorporated Switched capacitor n-path filter
JPS58170213A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 電圧比較回路
US4453130A (en) * 1982-08-25 1984-06-05 Northern Telecom Limited Switched-capacitor stage with differential output
JPH0793553B2 (ja) * 1983-11-18 1995-10-09 株式会社日立製作所 スイッチド・キャパシタ・フィルタ
US4714843A (en) * 1985-08-30 1987-12-22 Thomson Components-Mostek Corporation Semiconductor chip power supply monitor circuit arrangement
FR2588879B1 (fr) * 1985-10-18 1988-09-16 Elf France Procede d'hydrotraitement des charges hydrocarbonees
IT1186340B (it) * 1985-10-29 1987-11-26 Sgs Microelettronica Spa Integratore differenziale a condensatore commutato utilizzante un unico condensatore di integrazione
US4760346A (en) * 1986-09-30 1988-07-26 Motorola, Inc. Switched capacitor summing amplifier
EP0400725B1 (en) * 1989-05-29 1994-11-30 Koninklijke Philips Electronics N.V. Sample-and-hold device
US5039963A (en) * 1990-01-26 1991-08-13 At&T Bell Laboratories Method for reducing signal-dependent distortion in switched-capacitor filters or the like

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016256A (ko) * 1997-08-13 1999-03-05 김징완 단일경로를 갖는 다채널 아날로그신호 입력장치.
KR20000061025A (ko) * 1999-03-23 2000-10-16 김영환 데이터시험장비 공유장치
WO2008072632A1 (ja) 2006-12-13 2008-06-19 Hamamatsu Photonics K.K. 固体撮像装置
US8564704B2 (en) 2006-12-13 2013-10-22 Hamamatsu Photonics K.K. Solid-state imaging device having transimpedance amplifier

Also Published As

Publication number Publication date
US5281860A (en) 1994-01-25
JP3337241B2 (ja) 2002-10-21

Similar Documents

Publication Publication Date Title
JPH07239994A (ja) 改良型多重チャンネル・センサーインターフェース回路とその製造方法
US7242428B2 (en) Image sensor using multiple array readout lines
US7919992B2 (en) Charge recycling amplifier for a high dynamic range CMOS imager
JP3947634B2 (ja) 高速ｃｍｏｓ画像列相関二重サンプリング回路
KR101093923B1 (ko) 고체 촬상 장치, 화소 신호 처리 방법, 아날로그 신호전송 장치, 아날로그 신호 전송 방법
US5872470A (en) Pipelined sample and hold circuit with correlated double sampling
US6570615B1 (en) Pixel readout scheme for image sensors
GB2339990A (en) CMOS image sensor having common outputting transistors
WO2006009966A2 (en) Device for subtracting/adding a constant amount of charge in a charge-coupled device
JPH0927883A (ja) 画像読取信号処理装置
JPH07264491A (ja) 固体撮像装置の出力回路
JPS59108463A (ja) 固体撮像装置
JPH0153550B2 (ja)
JP2000506710A (ja) 光子ディテクタのマトリクス読み取り装置ならびに方法
TWI397309B (zh) 差動源極隨耦器源極先導可定址節點讀出電路
EP0251817A2 (en) Method of reading signal in charge-storage line sensor
MXPA02001013A (es) Multiplexion combinada y correccion de desviacion para un arreglo de sensores de imagenes.
US20020006232A1 (en) Analogue signal processing circuit
EP1743427A1 (en) An analog-to-digital converter
US20010030702A1 (en) Video bus for high speed multi-resolution imagers and method thereof
US6952226B2 (en) Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance
JP4840401B2 (ja) 固体撮像装置、画素信号処理方法
KR100911652B1 (ko) 집적 회로, 상기 집적 회로를 포함하는 소스 드라이버, 및 상기 소스 드라이버를 포함하는 디스플레이 장치
JPH0568140A (ja) 電荷結合装置及び固体撮像装置並びに電荷結合装置の駆動方法
JPH0897965A (ja) 密着型イメージセンサ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070809

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees