JPH07235600A - Ｌｓｉ回路およびｌｓｉ回路の製造方法 - Google Patents
Ｌｓｉ回路およびｌｓｉ回路の製造方法Info
- Publication number
- JPH07235600A JPH07235600A JP6047799A JP4779994A JPH07235600A JP H07235600 A JPH07235600 A JP H07235600A JP 6047799 A JP6047799 A JP 6047799A JP 4779994 A JP4779994 A JP 4779994A JP H07235600 A JPH07235600 A JP H07235600A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- power supply
- clock signal
- signal line
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 回路が大規模化しても、また、回路が微細化
しても、クロックドライバセルへ供給する電圧の降下を
小さくすることができ、これによってクロックドライバ
セルの正常動作を保証することができるＬＳＩ回路を提
供することを目的とする。 【構成】 複数の機能セルを並列配置した機能セル列に
よって構成されているＬＳＩ回路において、電源セルに
隣接してクロックドライバセルを配置したものである。
しても、クロックドライバセルへ供給する電圧の降下を
小さくすることができ、これによってクロックドライバ
セルの正常動作を保証することができるＬＳＩ回路を提
供することを目的とする。 【構成】 複数の機能セルを並列配置した機能セル列に
よって構成されているＬＳＩ回路において、電源セルに
隣接してクロックドライバセルを配置したものである。
Description
【０００１】
【産業上の利用分野】本発明はスタンダードセル方式を
用いたＬＳＩ回路およびその製造方法に関し、特に、ク
ロックドライバセルの正常動作に影響が大きい電源配
線、およびＬＳＩ回路の信号伝送速度に影響が大きいク
ロック配線に関するものである。
用いたＬＳＩ回路およびその製造方法に関し、特に、ク
ロックドライバセルの正常動作に影響が大きい電源配
線、およびＬＳＩ回路の信号伝送速度に影響が大きいク
ロック配線に関するものである。
【０００２】
【従来の技術】大規模なＬＳＩを設計する方法として、
スタンダードセル方式が多用されている。スタンダード
セル方式とは、セルと呼ばれる小機能の回路をいくつか
組み合わせて、ＬＳＩ回路を構成するＬＳＩの設計方式
である。用意されたセルの集まりをセルライブラリと呼
び、他のＬＳＩを設計する際にも共通して使えるように
セルライブラリを用意する。
スタンダードセル方式が多用されている。スタンダード
セル方式とは、セルと呼ばれる小機能の回路をいくつか
組み合わせて、ＬＳＩ回路を構成するＬＳＩの設計方式
である。用意されたセルの集まりをセルライブラリと呼
び、他のＬＳＩを設計する際にも共通して使えるように
セルライブラリを用意する。
【０００３】セルは、高さ、電源ピンの位置、端子方向
が規格化されており、このようなセルを列状に配置し、
セル列間の領域を使って配線する方法を用いる。セルの
配置、配線は計算機を使い、自動的におこなう場合が多
く、この計算機による自動配置配線をＣＡＤ(Computer
Aided Design) と呼ぶ。このため、スタンダードセル方
式では、一度、セルライブラリを用意すれば、ＣＡＤに
よる配置配線を行い、しかも、再びセル設計にかかる工
程を省くことができ、設計時間と設計労力を減少させる
ことができる。
が規格化されており、このようなセルを列状に配置し、
セル列間の領域を使って配線する方法を用いる。セルの
配置、配線は計算機を使い、自動的におこなう場合が多
く、この計算機による自動配置配線をＣＡＤ(Computer
Aided Design) と呼ぶ。このため、スタンダードセル方
式では、一度、セルライブラリを用意すれば、ＣＡＤに
よる配置配線を行い、しかも、再びセル設計にかかる工
程を省くことができ、設計時間と設計労力を減少させる
ことができる。
【０００４】ＬＳＩ回路で信号伝達速度を高速にするた
めには、クロックスキューを小さくすることが重要な要
因のひとつである。ここで、クロックスキューとは、回
路の同期をとるクロック信号が各回路に到達する迄の時
間のばらつきである。したがって、上記スタンダードセ
ル方式に基づいてＬＳＩ設計を行う場合、回路の大規模
化に伴い、クロックスキューを小さくする試みがなされ
ている。
めには、クロックスキューを小さくすることが重要な要
因のひとつである。ここで、クロックスキューとは、回
路の同期をとるクロック信号が各回路に到達する迄の時
間のばらつきである。したがって、上記スタンダードセ
ル方式に基づいてＬＳＩ設計を行う場合、回路の大規模
化に伴い、クロックスキューを小さくする試みがなされ
ている。
【０００５】図５は、クロックスキューを小さくするも
のとして、特開平１−２８９１５５号公報に開示されて
いる半導体集積回路装置の概要を示す図である。
のとして、特開平１−２８９１５５号公報に開示されて
いる半導体集積回路装置の概要を示す図である。
【０００６】この従来例の半導体集積回路装置における
セル列ＣＲＯＷa において、クロックドライバセルＬＤ
がセル列の中央に配置され、クロックドライバセルＬＤ
からクロック信号を入力する論理回路とクロックドライ
バセルＬＤとの間のクロック配線が、格子状に配置され
ているものであり、ＬＳＩ回路の周辺に設けられている
論理回路からクロックドライバセルＬＤまでが等距離に
なるように配置し、クロック信号を分配させるようにし
たものである。
セル列ＣＲＯＷa において、クロックドライバセルＬＤ
がセル列の中央に配置され、クロックドライバセルＬＤ
からクロック信号を入力する論理回路とクロックドライ
バセルＬＤとの間のクロック配線が、格子状に配置され
ているものであり、ＬＳＩ回路の周辺に設けられている
論理回路からクロックドライバセルＬＤまでが等距離に
なるように配置し、クロック信号を分配させるようにし
たものである。
【０００７】図５に示す従来例において、ＬＳＩ回路の
周辺に設けられている論理回路Ａ、Ｂ、Ｃ、Ｄからクロ
ックドライバセルＬＤまでのクロック線ＯＡ、ＯＢ、Ｏ
Ｃ、ＯＤの長さが互いに等しくなるので、クロック信号
が論理回路Ａ、Ｂ、Ｃ、Ｄに到達する時間も互いに等し
くなり、論理回路Ａ、Ｂ、Ｃ、Ｄの間におけるクロック
スキューが非常に小さい。
周辺に設けられている論理回路Ａ、Ｂ、Ｃ、Ｄからクロ
ックドライバセルＬＤまでのクロック線ＯＡ、ＯＢ、Ｏ
Ｃ、ＯＤの長さが互いに等しくなるので、クロック信号
が論理回路Ａ、Ｂ、Ｃ、Ｄに到達する時間も互いに等し
くなり、論理回路Ａ、Ｂ、Ｃ、Ｄの間におけるクロック
スキューが非常に小さい。
【０００８】図６は、クロックドライバセルＬＤがセル
列の中央に配置されていないセル列ＣＲＯＷb を示す図
である。
列の中央に配置されていないセル列ＣＲＯＷb を示す図
である。
【０００９】図６に示す例においては、クロック線ＯＡ
＝ＯＤ＜ＯＢ＝ＯＣであるために、図６に示す例の方
が、図５に示す例よりも明らかにクロックスキューが大
きくなる。
＝ＯＤ＜ＯＢ＝ＯＣであるために、図６に示す例の方
が、図５に示す例よりも明らかにクロックスキューが大
きくなる。
【００１０】図７は、図５に示す従来例におけるセル列
ＣＲＯＷa の一例を具体的にを示した図であり、クロッ
クドライバセルＬＤをセル列ＣＲＯＷa の真中に配置し
た図である。
ＣＲＯＷa の一例を具体的にを示した図であり、クロッ
クドライバセルＬＤをセル列ＣＲＯＷa の真中に配置し
た図である。
【００１１】図７に示す従来例において、クロックドラ
イバセルＬＤに、クロック信号入力ピンＴIN、クロック
信号出力ピンＴOUT 、電源ピンＴ3 、電源ピンＴ4 が設
けられている。配線Ｌ3 は、クロックドライバセルＬＤ
のクロック信号入力ピンＴINにクロック信号を供給する
線である。また、スタンダードセルＣ1 、Ｃ2 、Ｃ
3は、クロックドライバセルＬＤと電源線ＶSSとの間に
位置するスタンダードセルであり、配線禁止領域Ｉ2
は、スタンダードセルＣ2 のセル枠外にはみ出した配線
禁止領域であり、配線禁止領域Ｉ3 は、スタンダードセ
ルＣ3 のセル枠外にはみ出した配線禁止領域である。
イバセルＬＤに、クロック信号入力ピンＴIN、クロック
信号出力ピンＴOUT 、電源ピンＴ3 、電源ピンＴ4 が設
けられている。配線Ｌ3 は、クロックドライバセルＬＤ
のクロック信号入力ピンＴINにクロック信号を供給する
線である。また、スタンダードセルＣ1 、Ｃ2 、Ｃ
3は、クロックドライバセルＬＤと電源線ＶSSとの間に
位置するスタンダードセルであり、配線禁止領域Ｉ2
は、スタンダードセルＣ2 のセル枠外にはみ出した配線
禁止領域であり、配線禁止領域Ｉ3 は、スタンダードセ
ルＣ3 のセル枠外にはみ出した配線禁止領域である。
【００１２】
【発明が解決しようとする課題】上記従来の方法では、
１つのクロックドライバセルＬＤで多くのセル（レジス
タ）を駆動させるので、クロックドライバセルＬＤの正
常動作が重要となり、クロックドライバセルＬＤの動作
を保証するためには、クロックドライバセルＬＤへの供
給電圧が電源電圧と等しいことが望ましい。
１つのクロックドライバセルＬＤで多くのセル（レジス
タ）を駆動させるので、クロックドライバセルＬＤの正
常動作が重要となり、クロックドライバセルＬＤの動作
を保証するためには、クロックドライバセルＬＤへの供
給電圧が電源電圧と等しいことが望ましい。
【００１３】しかし、実際には電源線ＶDD、ＶSSからク
ロックドライバセルＬＤまでの間で電圧降下が生じ、こ
の電圧降下は、電源線ＶDD、ＶSSとクロックドライバセ
ルＬＤの電源ピンＴ3 、Ｔ4 とを結ぶ配線の抵抗によっ
て生じるものであり、電源線ＶDD、ＶSSからクロックド
ライバセルＬＤまでの距離が長い程、上記電圧降下が大
きくなる。したがって、上記従来方法においては、回路
が大規模化することによってセル列が長くなる程、電源
セルＰＣとクロックドライバセルＬＤとの距離が長くな
り、クロックドライバセルＬＤへ供給する電圧の降下が
大きくなり、クロックドライバセルＬＤの動作を保証で
きない場合があるという問題がある。
ロックドライバセルＬＤまでの間で電圧降下が生じ、こ
の電圧降下は、電源線ＶDD、ＶSSとクロックドライバセ
ルＬＤの電源ピンＴ3 、Ｔ4 とを結ぶ配線の抵抗によっ
て生じるものであり、電源線ＶDD、ＶSSからクロックド
ライバセルＬＤまでの距離が長い程、上記電圧降下が大
きくなる。したがって、上記従来方法においては、回路
が大規模化することによってセル列が長くなる程、電源
セルＰＣとクロックドライバセルＬＤとの距離が長くな
り、クロックドライバセルＬＤへ供給する電圧の降下が
大きくなり、クロックドライバセルＬＤの動作を保証で
きない場合があるという問題がある。
【００１４】また、回路の微細化によって、電源セルＰ
ＣとクロックドライバセルＬＤとを接続する電源線とし
て、充分な電源線幅を使用することができず、このため
に、配線抵抗が高くなり、クロックドライバセルＬＤへ
供給する電圧の降下が大きくなる。
ＣとクロックドライバセルＬＤとを接続する電源線とし
て、充分な電源線幅を使用することができず、このため
に、配線抵抗が高くなり、クロックドライバセルＬＤへ
供給する電圧の降下が大きくなる。
【００１５】本発明の第１の目的は、回路が大規模化し
ても、また、回路が微細化しても、クロックドライバセ
ルへ供給する電圧の降下を小さくすることができ、これ
によってクロックドライバセルの正常動作を保証するこ
とができるＬＳＩ回路を提供することである。
ても、また、回路が微細化しても、クロックドライバセ
ルへ供給する電圧の降下を小さくすることができ、これ
によってクロックドライバセルの正常動作を保証するこ
とができるＬＳＩ回路を提供することである。
【００１６】本発明の第２の目的は、回路が大規模化し
ても、クロックスキューを小さくすることができるＬＳ
Ｉ回路を提供することである。
ても、クロックスキューを小さくすることができるＬＳ
Ｉ回路を提供することである。
【００１７】
【課題を解決するための手段】請求項１に記載の発明
は、複数の機能セルを並列配置した機能セル列によって
構成されているＬＳＩ回路において、電源セルに隣接し
てクロックドライバセルを配置したものである。
は、複数の機能セルを並列配置した機能セル列によって
構成されているＬＳＩ回路において、電源セルに隣接し
てクロックドライバセルを配置したものである。
【００１８】請求項２に記載の発明は、複数の機能セル
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、電源セル上を通過する電源線とクロッ
クドライバセルに設けられている電源ピンとを接続する
電源配線として、基準幅配線よりも太い幅広配線を設け
たものである。
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、電源セル上を通過する電源線とクロッ
クドライバセルに設けられている電源ピンとを接続する
電源配線として、基準幅配線よりも太い幅広配線を設け
たものである。
【００１９】請求項４に記載の発明は、複数の機能セル
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、クロックドライバセルの出力端子と各
機能セルとの間に接続されているクロック信号線を、機
能セル列の中央を経由させたものである。
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、クロックドライバセルの出力端子と各
機能セルとの間に接続されているクロック信号線を、機
能セル列の中央を経由させたものである。
【００２０】
【作用】請求項１に記載の発明は、複数の機能セルを並
列配置した機能セル列によって構成されているＬＳＩ回
路において、電源セルに隣接してクロックドライバセル
を配置したので、回路が大規模化しても、また、回路が
微細化しても、クロックドライバセルへ供給する電圧の
降下を小さくすることができ、これによってクロックド
ライバセルの正常動作を保証することができる。
列配置した機能セル列によって構成されているＬＳＩ回
路において、電源セルに隣接してクロックドライバセル
を配置したので、回路が大規模化しても、また、回路が
微細化しても、クロックドライバセルへ供給する電圧の
降下を小さくすることができ、これによってクロックド
ライバセルの正常動作を保証することができる。
【００２１】請求項２に記載の発明は、複数の機能セル
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、電源セル上を通過する電源線とクロッ
クドライバセルに設けられている電源ピンとを接続する
電源配線として、基準幅配線よりも太い幅広配線を設け
たので、回路が大規模化しても、また、回路が微細化し
ても、クロックドライバセルへ供給する電圧の降下を小
さくすることができ、これによってクロックドライバセ
ルの正常動作を保証することができる。
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、電源セル上を通過する電源線とクロッ
クドライバセルに設けられている電源ピンとを接続する
電源配線として、基準幅配線よりも太い幅広配線を設け
たので、回路が大規模化しても、また、回路が微細化し
ても、クロックドライバセルへ供給する電圧の降下を小
さくすることができ、これによってクロックドライバセ
ルの正常動作を保証することができる。
【００２２】請求項４に記載の発明は、複数の機能セル
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、クロックドライバセルの出力端子と各
機能セルとの間に接続されているクロック信号線を、機
能セル列の中央を経由させたので、回路が大規模化して
も、クロックスキューを小さくすることができる。
を並列配置した機能セル列によって構成されているＬＳ
Ｉ回路において、クロックドライバセルの出力端子と各
機能セルとの間に接続されているクロック信号線を、機
能セル列の中央を経由させたので、回路が大規模化して
も、クロックスキューを小さくすることができる。
【００２３】
【実施例】図１は、本発明の第１実施例であるＬＳＩ回
路におけるセル列ＣＲＯＷ1 の説明図であり、図１
（１）は、上記実施例におけるＬＳＩ回路の全体を示
し、図１（２）は、図１（１）中に破線で示したセル列
ＣＲＯＷ1 を拡大して示した図である。
路におけるセル列ＣＲＯＷ1 の説明図であり、図１
（１）は、上記実施例におけるＬＳＩ回路の全体を示
し、図１（２）は、図１（１）中に破線で示したセル列
ＣＲＯＷ1 を拡大して示した図である。
【００２４】図１（１）に示すＬＳＩ回路は、複数の機
能セルを並列配置した機能セル列によって構成されてお
り、図１（２）に示すセル列ＣＲＯＷ1 は、電源セルＰ
Ｃ、クロックドライバセルＬＤ1 、スタンダードセルＣ
1 、Ｃ2 、Ｃ3 、中継セルＣＳを有している。
能セルを並列配置した機能セル列によって構成されてお
り、図１（２）に示すセル列ＣＲＯＷ1 は、電源セルＰ
Ｃ、クロックドライバセルＬＤ1 、スタンダードセルＣ
1 、Ｃ2 、Ｃ3 、中継セルＣＳを有している。
【００２５】セル列ＣＲＯＷ1 において、クロックドラ
イバセルＬＤ1 は、電源セルＰＣに隣接して配置され、
クロック信号入力ピンＴIN、クロック信号出力ピンＴ
OUT 、電源ピンＴ3 、Ｔ4 を有している。配線Ｌ3 は、
クロック信号入力ピンＴINにクロック信号を供給する線
であり、電源配線Ｐ3 は、電源線ＶDDとクロックドライ
バセルＬＤ1 の電源ピンＴ3 とを接続する電源配線であ
り、電源配線Ｐ4 は、電源線ＶSSとクロックドライバセ
ルＬＤ1 の電源ピンＴ4 とを接続する電源配線である。
イバセルＬＤ1 は、電源セルＰＣに隣接して配置され、
クロック信号入力ピンＴIN、クロック信号出力ピンＴ
OUT 、電源ピンＴ3 、Ｔ4 を有している。配線Ｌ3 は、
クロック信号入力ピンＴINにクロック信号を供給する線
であり、電源配線Ｐ3 は、電源線ＶDDとクロックドライ
バセルＬＤ1 の電源ピンＴ3 とを接続する電源配線であ
り、電源配線Ｐ4 は、電源線ＶSSとクロックドライバセ
ルＬＤ1 の電源ピンＴ4 とを接続する電源配線である。
【００２６】また、スタンダードセルＣ1 、Ｃ2 、Ｃ3
は、クロックドライバセルＬＤ1 と中継セルＣＳの間に
位置し、電源配線Ｐ3 、Ｐ4 は、スタンダードセルＣ
1 、Ｃ2 、Ｃ3 や、中継セルＣＳや、その他のセルに予
め接続されており、これらのセルは列状に並べられて接
続されている。
は、クロックドライバセルＬＤ1 と中継セルＣＳの間に
位置し、電源配線Ｐ3 、Ｐ4 は、スタンダードセルＣ
1 、Ｃ2 、Ｃ3 や、中継セルＣＳや、その他のセルに予
め接続されており、これらのセルは列状に並べられて接
続されている。
【００２７】中継セルＣＳは、クロックドライバセルＬ
Ｄ1 から受けたクロック信号を複数の機能セルに送るセ
ルためのものであり、機能セル列ＣＲＯＷ1 の中央に配
置されている。また、中継セルＣＳは、アルミニュウム
配線の第３層目と第２層目とをスルーホールによって層
の入れ換えを行うものであり、アルミニュウム配線の第
３層目に、コンタクトＨ5 が設けられ、このコンタクト
Ｈ5 に第１のクロック信号線Ｌ1 が接続され、アルミニ
ュウム配線の第２層目に、中継セルＣＳの内部配線ＬC
が設けられ、この内部配線ＬC に第２のクロック信号線
Ｌ2 が接続されている。
Ｄ1 から受けたクロック信号を複数の機能セルに送るセ
ルためのものであり、機能セル列ＣＲＯＷ1 の中央に配
置されている。また、中継セルＣＳは、アルミニュウム
配線の第３層目と第２層目とをスルーホールによって層
の入れ換えを行うものであり、アルミニュウム配線の第
３層目に、コンタクトＨ5 が設けられ、このコンタクト
Ｈ5 に第１のクロック信号線Ｌ1 が接続され、アルミニ
ュウム配線の第２層目に、中継セルＣＳの内部配線ＬC
が設けられ、この内部配線ＬC に第２のクロック信号線
Ｌ2 が接続されている。
【００２８】第１のクロック信号線Ｌ1 は、クロックド
ライバセルＬＤ1 のクロック信号出力ピンＴOUT と中継
セルＣＳのコンタクトＨ5 とを接続するクロック信号線
であり、第２のクロック信号線Ｌ2 は、中継セルＣＳの
内部配線ＬC と各機能セルとを接続するクロック信号線
である。つまり、クロックドライバセルＬＤ1 で出力さ
れたクロック信号は、第１のクロック信号線Ｌ1 、コン
タクトＨ5 、スルーホール、内部配線ＬC 、第２のクロ
ック信号線Ｌ2 を介して、各機能セルに送られる。
ライバセルＬＤ1 のクロック信号出力ピンＴOUT と中継
セルＣＳのコンタクトＨ5 とを接続するクロック信号線
であり、第２のクロック信号線Ｌ2 は、中継セルＣＳの
内部配線ＬC と各機能セルとを接続するクロック信号線
である。つまり、クロックドライバセルＬＤ1 で出力さ
れたクロック信号は、第１のクロック信号線Ｌ1 、コン
タクトＨ5 、スルーホール、内部配線ＬC 、第２のクロ
ック信号線Ｌ2 を介して、各機能セルに送られる。
【００２９】また、中継セルＣＳから各機能セルへ向う
第２のクロック信号線Ｌ2 は格子状に配置されている
が、第２のクロック信号線Ｌ2 を格子状に配置する代わ
りに、第２のクロック信号線Ｌ2 を斜め配線にしてもよ
い。
第２のクロック信号線Ｌ2 は格子状に配置されている
が、第２のクロック信号線Ｌ2 を格子状に配置する代わ
りに、第２のクロック信号線Ｌ2 を斜め配線にしてもよ
い。
【００３０】なお、コンタクトＨ3 は、電源線ＶDDと電
源配線Ｐ3 とを接続するコンタクトであり、コンタクト
Ｈ4 は、電源線ＶSSと電源配線Ｐ4 とを接続するコンタ
クトであり、配線禁止領域Ｉ2 は、スタンダードセルＣ
2 のセル枠外にはみ出した配線禁止領域であり、配線禁
止領域Ｉ3 、はスタンダードセルＣ3 のセル枠外にはみ
出した配線禁止領域である。
源配線Ｐ3 とを接続するコンタクトであり、コンタクト
Ｈ4 は、電源線ＶSSと電源配線Ｐ4 とを接続するコンタ
クトであり、配線禁止領域Ｉ2 は、スタンダードセルＣ
2 のセル枠外にはみ出した配線禁止領域であり、配線禁
止領域Ｉ3 、はスタンダードセルＣ3 のセル枠外にはみ
出した配線禁止領域である。
【００３１】第１実施例が、従来例と異なる点は、クロ
ックドライバセルＬＤ1 を、セル列の中央に配置したの
ではなく、電源セルＰＣに隣接して配置した点と、中継
セルＣＳをセル列の中央に配置し、クロックドライバセ
ルＬＤ1 と各機能セルとの間を結ぶクロック信号線が中
継セルＣＳを経由する点とである。
ックドライバセルＬＤ1 を、セル列の中央に配置したの
ではなく、電源セルＰＣに隣接して配置した点と、中継
セルＣＳをセル列の中央に配置し、クロックドライバセ
ルＬＤ1 と各機能セルとの間を結ぶクロック信号線が中
継セルＣＳを経由する点とである。
【００３２】つまり、上記実施例は、複数の機能セルを
並列配置した機能セル列によって構成されているＬＳＩ
回路において、電源セルＰＣに隣接してクロックドライ
バセルＬＤ1 が配置されてものである。
並列配置した機能セル列によって構成されているＬＳＩ
回路において、電源セルＰＣに隣接してクロックドライ
バセルＬＤ1 が配置されてものである。
【００３３】この実施例では、電源セルＰＣに隣接して
クロックドライバＬＤ1 を配置したので、クロックドラ
イバセルＬＤ1 と電源セルＰＣとの距離が、図７に示す
従来例よりも短く、したがって、上記実施例において
は、クロックドライバセルＬＤ1 へ供給する電圧の降下
は、図７に示す従来例における場合よりも小さくなり、
回路が大規模化してもまた回路が微細化しても、クロッ
クドライバセルＬＤ1 の正常動作を保証することができ
る。
クロックドライバＬＤ1 を配置したので、クロックドラ
イバセルＬＤ1 と電源セルＰＣとの距離が、図７に示す
従来例よりも短く、したがって、上記実施例において
は、クロックドライバセルＬＤ1 へ供給する電圧の降下
は、図７に示す従来例における場合よりも小さくなり、
回路が大規模化してもまた回路が微細化しても、クロッ
クドライバセルＬＤ1 の正常動作を保証することができ
る。
【００３４】また、上記実施例は、複数の機能セルを並
列配置した機能セル列によって構成されているＬＳＩ回
路において、クロックドライバセルＬＤ1 の出力端子Ｔ
OUTと各機能セルとの間に接続されているクロック信号
線Ｌ1 、Ｌ2 が、機能セル列ＣＲＯＷ1 の中央を経由し
ているものである。
列配置した機能セル列によって構成されているＬＳＩ回
路において、クロックドライバセルＬＤ1 の出力端子Ｔ
OUTと各機能セルとの間に接続されているクロック信号
線Ｌ1 、Ｌ2 が、機能セル列ＣＲＯＷ1 の中央を経由し
ているものである。
【００３５】上記実施例によれば、複数の機能セルを並
列配置した機能セル列によって構成されているＬＳＩ回
路において、クロックドライバセルＬＤ1 の出力端子Ｔ
OUTと各機能セルとの間に接続されているクロック信号
線Ｌ1 、Ｌ2 が、機能セル列ＣＲＯＷ1 の中央を経由し
ているので、図５に示す従来例と比較すると、クロック
線同士の配線長の差が少なく、このために、クロックス
キューの増加を、図５に示す従来例と同じ程度に抑制す
ることができる。つまり、上記実施例によれば、回路が
大規模化しても、クロックスキューを小さくすることが
できる。
列配置した機能セル列によって構成されているＬＳＩ回
路において、クロックドライバセルＬＤ1 の出力端子Ｔ
OUTと各機能セルとの間に接続されているクロック信号
線Ｌ1 、Ｌ2 が、機能セル列ＣＲＯＷ1 の中央を経由し
ているので、図５に示す従来例と比較すると、クロック
線同士の配線長の差が少なく、このために、クロックス
キューの増加を、図５に示す従来例と同じ程度に抑制す
ることができる。つまり、上記実施例によれば、回路が
大規模化しても、クロックスキューを小さくすることが
できる。
【００３６】上記実施例において、中継セルＣＳの代わ
りに、配線層の入れ換えを行わないフィードセルを配置
し、このフィードセルによって第１のクロック信号線Ｌ
1 と第２のクロック信号線Ｌ2 とを接続するようにして
もよい。この場合、機能セル列ＣＲＯＷ1 の中央にフィ
ードセルを配置する。また、上記実施例において、中継
セルＣＳもフィードセルも使用せずに、機能セル上にお
いて、第１のクロック信号線Ｌ1 と第２のクロック信号
線Ｌ2 とを接続するようにしてもよい。この場合、第１
のクロック信号線Ｌ1 がチャネル上配線を経由する配線
によって構成される。
りに、配線層の入れ換えを行わないフィードセルを配置
し、このフィードセルによって第１のクロック信号線Ｌ
1 と第２のクロック信号線Ｌ2 とを接続するようにして
もよい。この場合、機能セル列ＣＲＯＷ1 の中央にフィ
ードセルを配置する。また、上記実施例において、中継
セルＣＳもフィードセルも使用せずに、機能セル上にお
いて、第１のクロック信号線Ｌ1 と第２のクロック信号
線Ｌ2 とを接続するようにしてもよい。この場合、第１
のクロック信号線Ｌ1 がチャネル上配線を経由する配線
によって構成される。
【００３７】上記実施例においては、クロック信号線
が、機能セル列ＣＲＯＷ1 の中央を経由しているが、電
源セルに隣接してクロックドライバセルが配置されてい
れば、クロック信号線が機能セル列ＣＲＯＷ1 の中央を
経由しなくてもよい。クロック信号線が機能セル列ＣＲ
ＯＷ1 の中央を経由しなくても、電源セルに隣接してク
ロックドライバセルが配置されていれば、クロックドラ
イバセルＬＤ1 へ供給する電圧の降下は、図７に示す従
来例における場合よりも小さくなり、回路が大規模化し
てもまた回路が微細化しても、クロックドライバセルＬ
Ｄ1 の正常動作を保証することができる。
が、機能セル列ＣＲＯＷ1 の中央を経由しているが、電
源セルに隣接してクロックドライバセルが配置されてい
れば、クロック信号線が機能セル列ＣＲＯＷ1 の中央を
経由しなくてもよい。クロック信号線が機能セル列ＣＲ
ＯＷ1 の中央を経由しなくても、電源セルに隣接してク
ロックドライバセルが配置されていれば、クロックドラ
イバセルＬＤ1 へ供給する電圧の降下は、図７に示す従
来例における場合よりも小さくなり、回路が大規模化し
てもまた回路が微細化しても、クロックドライバセルＬ
Ｄ1 の正常動作を保証することができる。
【００３８】また、電源セルに隣接してクロックドライ
バセルが配置されているが、クロック信号線が機能セル
列ＣＲＯＷ1 の中央を経由していれば、電源セルに隣接
してクロックドライバセルが配置されていなくてもよ
い。電源セルに隣接してクロックドライバセルが配置さ
れていなくても、クロック信号線が機能セル列ＣＲＯＷ
1 の中央を経由していれば、クロックスキューを小さく
することができる。
バセルが配置されているが、クロック信号線が機能セル
列ＣＲＯＷ1 の中央を経由していれば、電源セルに隣接
してクロックドライバセルが配置されていなくてもよ
い。電源セルに隣接してクロックドライバセルが配置さ
れていなくても、クロック信号線が機能セル列ＣＲＯＷ
1 の中央を経由していれば、クロックスキューを小さく
することができる。
【００３９】一方、上記実施例をＬＳＩ回路の製造方法
として把握することができ、すなわち、上記実施例は、
複数の機能セルを並列配置した機能セル列によって構成
されるＬＳＩ回路の製造方法において、電源セルに隣接
してクロックドライバセルを配置する段階を有するもの
である。
として把握することができ、すなわち、上記実施例は、
複数の機能セルを並列配置した機能セル列によって構成
されるＬＳＩ回路の製造方法において、電源セルに隣接
してクロックドライバセルを配置する段階を有するもの
である。
【００４０】図２は、本発明の第２実施例であるＬＳＩ
回路におけるセル列ＣＲＯＷ2 の説明図であり、図１
（２）と同様に、ＬＳＩ回路の一部分を拡大した図であ
る。
回路におけるセル列ＣＲＯＷ2 の説明図であり、図１
（２）と同様に、ＬＳＩ回路の一部分を拡大した図であ
る。
【００４１】第２実施例であるセル列ＣＲＯＷ2 は、ク
ロックドライバセルＬＤ2 が電源セルＰＳに隣接して配
置されている等、基本的には図１に示すセル列ＣＲＯＷ
1 と同じである。セル列ＣＲＯＷ2 がＣＲＯＷ1 と異な
る点は、クロックドライバセルＬＤ1 の代わりにクロッ
クドライバセルＬＤ2 が設けられ、クロックドライバセ
ルＬＤ2 に、幅広電源配線Ｐ1W、Ｐ2Wが設けら、電源線
ＶDDにコンタクトＨ1が設けられ、電源線ＶSSにコンタ
クトＨ2 が設けられている点である。セル列ＣＲＯＷ2
における上記の点以外の部分は、セル列ＣＲＯＷ1 と同
じである。
ロックドライバセルＬＤ2 が電源セルＰＳに隣接して配
置されている等、基本的には図１に示すセル列ＣＲＯＷ
1 と同じである。セル列ＣＲＯＷ2 がＣＲＯＷ1 と異な
る点は、クロックドライバセルＬＤ1 の代わりにクロッ
クドライバセルＬＤ2 が設けられ、クロックドライバセ
ルＬＤ2 に、幅広電源配線Ｐ1W、Ｐ2Wが設けら、電源線
ＶDDにコンタクトＨ1が設けられ、電源線ＶSSにコンタ
クトＨ2 が設けられている点である。セル列ＣＲＯＷ2
における上記の点以外の部分は、セル列ＣＲＯＷ1 と同
じである。
【００４２】つまり、第２実施例であるセル列ＣＲＯＷ
2 は、複数の機能セルを並列配置した機能セル列によっ
て構成されているＬＳＩ回路において、電源セルＰＣ上
を通過する電源線ＶSS、ＶDDとクロックドライバセルＬ
Ｄ2 に設けられている電源ピンＴ1 、Ｔ2 とを接続する
電源配線Ｐ1W、Ｐ2Wが、基準幅配線よりも太い幅広配線
（基準幅配線の２倍以上の線幅があればよい）で構成さ
れているものである。つまり、幅広電源配線Ｐ1Wは、電
源線ＶDDとクロックドライバセルＬＤ2 の電源ピンＴ1
とを接続する電源配線であり、幅広電源配線Ｐ2Wは、電
源線ＶSSとクロックドライバセルＬＤ2 の電源ピンＴ2
とを接続する電源配線である。
2 は、複数の機能セルを並列配置した機能セル列によっ
て構成されているＬＳＩ回路において、電源セルＰＣ上
を通過する電源線ＶSS、ＶDDとクロックドライバセルＬ
Ｄ2 に設けられている電源ピンＴ1 、Ｔ2 とを接続する
電源配線Ｐ1W、Ｐ2Wが、基準幅配線よりも太い幅広配線
（基準幅配線の２倍以上の線幅があればよい）で構成さ
れているものである。つまり、幅広電源配線Ｐ1Wは、電
源線ＶDDとクロックドライバセルＬＤ2 の電源ピンＴ1
とを接続する電源配線であり、幅広電源配線Ｐ2Wは、電
源線ＶSSとクロックドライバセルＬＤ2 の電源ピンＴ2
とを接続する電源配線である。
【００４３】なお、ＬＳＩ回路中で、配線幅は一定の幅
を持ち、一定間隔を置いて引かれ、この間隔をピッチと
いい、このピッチを保つために、配線が引かれる仮想的
な格子を配線格子といい、この配線格子は隣接配線が短
絡しないように決定され、上記配線格子を決定する配線
が基準幅配線である。
を持ち、一定間隔を置いて引かれ、この間隔をピッチと
いい、このピッチを保つために、配線が引かれる仮想的
な格子を配線格子といい、この配線格子は隣接配線が短
絡しないように決定され、上記配線格子を決定する配線
が基準幅配線である。
【００４４】コンタクトＨ1 は、電源線ＶDDと幅広電源
配線Ｐ1Wとを接続するコンタクトであり、コンタクトＨ
2 は、電源線ＶSSと幅広電源配線Ｐ2Wとを接続するコン
タクトである。電源ピンＴ1 とＴ3 とは等電位であり、
電源ピンＴ2 とＴ4 とは等電位である。また、中継セル
ＣＳと各機能セルとは、第２のクロック信号線Ｌ2 で接
続されている。
配線Ｐ1Wとを接続するコンタクトであり、コンタクトＨ
2 は、電源線ＶSSと幅広電源配線Ｐ2Wとを接続するコン
タクトである。電源ピンＴ1 とＴ3 とは等電位であり、
電源ピンＴ2 とＴ4 とは等電位である。また、中継セル
ＣＳと各機能セルとは、第２のクロック信号線Ｌ2 で接
続されている。
【００４５】第２実施例において、電源配線Ｐ1W、Ｐ2W
が基準幅配線よりも太い配線であるので、電源配線とし
て基準幅配線である電源配線Ｐ3 、電源配線Ｐ4 のみを
有するセル列ＣＲＯＷ1 よりも、クロックドライバセル
ＬＤ2 の電源ピンＴ1 と電源配線ＶDDとの間の配線抵抗
が小さくなり、また、クロックドライバセルＬＤ2 の電
源ピンＴ2 と電源線ＶSSとの間の配線抵抗が小さくな
り、このために、クロックドライバセルＬＤ2 へ供給す
る電圧の降下はさらに小さくなり、クロックドライバセ
ルＬＤ2 の正常動作をさらに保証することができる。
が基準幅配線よりも太い配線であるので、電源配線とし
て基準幅配線である電源配線Ｐ3 、電源配線Ｐ4 のみを
有するセル列ＣＲＯＷ1 よりも、クロックドライバセル
ＬＤ2 の電源ピンＴ1 と電源配線ＶDDとの間の配線抵抗
が小さくなり、また、クロックドライバセルＬＤ2 の電
源ピンＴ2 と電源線ＶSSとの間の配線抵抗が小さくな
り、このために、クロックドライバセルＬＤ2 へ供給す
る電圧の降下はさらに小さくなり、クロックドライバセ
ルＬＤ2 の正常動作をさらに保証することができる。
【００４６】ところで、図７に示す従来のセル列ＣＲＯ
Ｗa において、電源線ＶSSにコンタクトＨ2 を設け、ク
ロックドライバセルＬＤに電源ピンＴ2 を設け、この電
源ピンＴ2 とコンタクトＨ2 とを幅広配線で接続するこ
とによって、電源線ＶSSとクロックドライバセルＬＤと
を幅広配線で接続することが考えられる。しかし、セル
列ＣＲＯＷa においては、クロックドライバセルＬＤが
セル列ＣＲＯＷa の中央に配置されており、クロックド
ライバセルＬＤと電源線ＶSSとの間にはみ出し配線禁止
領域Ｉ2 、Ｉ3 が存在するので、上記幅広配線は、配線
禁止領域Ｉ2 、Ｉ3 と接触することになり、はみ出し配
線禁止領域Ｉ2 、Ｉ3 と同じ層の配線で幅広配線するこ
とができない。このために、配線禁止層Ｉ2 、Ｉ3 とは
異なる層で上記幅広配線を設けることになり、この場
合、既存の層同士を接続するときに使用するコンタクト
Ｈ1 とは異なるコンタクトを作らなければらない。この
ようにすると、新たなプロセス技術を必要とするという
問題が生じる。
Ｗa において、電源線ＶSSにコンタクトＨ2 を設け、ク
ロックドライバセルＬＤに電源ピンＴ2 を設け、この電
源ピンＴ2 とコンタクトＨ2 とを幅広配線で接続するこ
とによって、電源線ＶSSとクロックドライバセルＬＤと
を幅広配線で接続することが考えられる。しかし、セル
列ＣＲＯＷa においては、クロックドライバセルＬＤが
セル列ＣＲＯＷa の中央に配置されており、クロックド
ライバセルＬＤと電源線ＶSSとの間にはみ出し配線禁止
領域Ｉ2 、Ｉ3 が存在するので、上記幅広配線は、配線
禁止領域Ｉ2 、Ｉ3 と接触することになり、はみ出し配
線禁止領域Ｉ2 、Ｉ3 と同じ層の配線で幅広配線するこ
とができない。このために、配線禁止層Ｉ2 、Ｉ3 とは
異なる層で上記幅広配線を設けることになり、この場
合、既存の層同士を接続するときに使用するコンタクト
Ｈ1 とは異なるコンタクトを作らなければらない。この
ようにすると、新たなプロセス技術を必要とするという
問題が生じる。
【００４７】ところが、セル列ＣＲＯＷ2 においては、
幅広電源配線Ｐ1W、Ｐ2Wが配線禁止領域Ｉ2 、Ｉ3 を横
切らないので、配線層を増やすことなく、幅広電源配線
Ｐ1W、Ｐ2Wを作ることができ、新たなプロセス技術を必
要としない。
幅広電源配線Ｐ1W、Ｐ2Wが配線禁止領域Ｉ2 、Ｉ3 を横
切らないので、配線層を増やすことなく、幅広電源配線
Ｐ1W、Ｐ2Wを作ることができ、新たなプロセス技術を必
要としない。
【００４８】上記第２実施例において、中継セルＣＳの
代わりに、配線層の入れ換えを行わないフィードセルを
配置し、このフィードセルによって第１のクロック信号
線Ｌ1 と第２のクロック信号線Ｌ2 とを接続するように
してもよい。この場合、機能セル列ＣＲＯＷ2 の中央に
フィードセルを配置する。また、上記第２実施例におい
て、中継セルＣＳもフィードセルも使用せず、機能セル
上において第１のクロック信号線Ｌ1 と第２のクロック
信号線Ｌ2 とを接続するようにしてもよい。
代わりに、配線層の入れ換えを行わないフィードセルを
配置し、このフィードセルによって第１のクロック信号
線Ｌ1 と第２のクロック信号線Ｌ2 とを接続するように
してもよい。この場合、機能セル列ＣＲＯＷ2 の中央に
フィードセルを配置する。また、上記第２実施例におい
て、中継セルＣＳもフィードセルも使用せず、機能セル
上において第１のクロック信号線Ｌ1 と第２のクロック
信号線Ｌ2 とを接続するようにしてもよい。
【００４９】上記第２実施例においては、クロック信号
線が機能セル列ＣＲＯＷ2 の中央を経由しているが、ク
ロック信号線が機能セル列ＣＲＯＷ2 の中央を経由して
いなくても、電源セル上を通過する電源線とクロックド
ライバセルに設けられている電源ピンとを接続する電源
配線が、基準幅配線よりも太い幅広配線であればよい。
クロック信号線が機能セル列ＣＲＯＷ2 の中央を経由し
ていなくても、上記電源配線が、基準幅配線よりも太い
幅広配線であれば、クロックドライバセルＬＤ2 の電源
ピンＴ1 と電源配線ＶDDとの間の配線抵抗が小さくな
り、クロックドライバセルＬＤ2 へ供給する電圧の降下
はさらに小さくなり、クロックドライバセルＬＤ2 の正
常動作をさらに保証することができる。
線が機能セル列ＣＲＯＷ2 の中央を経由しているが、ク
ロック信号線が機能セル列ＣＲＯＷ2 の中央を経由して
いなくても、電源セル上を通過する電源線とクロックド
ライバセルに設けられている電源ピンとを接続する電源
配線が、基準幅配線よりも太い幅広配線であればよい。
クロック信号線が機能セル列ＣＲＯＷ2 の中央を経由し
ていなくても、上記電源配線が、基準幅配線よりも太い
幅広配線であれば、クロックドライバセルＬＤ2 の電源
ピンＴ1 と電源配線ＶDDとの間の配線抵抗が小さくな
り、クロックドライバセルＬＤ2 へ供給する電圧の降下
はさらに小さくなり、クロックドライバセルＬＤ2 の正
常動作をさらに保証することができる。
【００５０】また、上記第２実施例では、電源セルＰＣ
に隣接してクロックドライバセルＬＤ2 が配置されてい
るが、電源セルＰＣとクロックドライバセルＬＤ2 とが
隣接していなくてもよい。電源セルＰＣとクロックドラ
イバセルＬＤ2 とが隣接していなくても、電源セル上を
通過する電源線とクロックドライバセルに設けられてい
る電源ピンとを接続する電源配線が、基準幅配線よりも
太い幅広配線であれば、クロックドライバセルＬＤ2 の
正常動作をさらに保証することができる。
に隣接してクロックドライバセルＬＤ2 が配置されてい
るが、電源セルＰＣとクロックドライバセルＬＤ2 とが
隣接していなくてもよい。電源セルＰＣとクロックドラ
イバセルＬＤ2 とが隣接していなくても、電源セル上を
通過する電源線とクロックドライバセルに設けられてい
る電源ピンとを接続する電源配線が、基準幅配線よりも
太い幅広配線であれば、クロックドライバセルＬＤ2 の
正常動作をさらに保証することができる。
【００５１】また、上記第２実施例をＬＳＩ回路の製造
方法として把握することができ、すなわち、上記第２実
施例は、複数の機能セルを並列配置した機能セル列によ
って構成されるＬＳＩ回路の製造方法において、電源セ
ル上を通過する電源線とクロックドライバセルに設けら
れている電源ピンとを、基準幅配線よりも太い幅広配線
で接続する段階を有するものである。
方法として把握することができ、すなわち、上記第２実
施例は、複数の機能セルを並列配置した機能セル列によ
って構成されるＬＳＩ回路の製造方法において、電源セ
ル上を通過する電源線とクロックドライバセルに設けら
れている電源ピンとを、基準幅配線よりも太い幅広配線
で接続する段階を有するものである。
【００５２】図３は、本発明の第３実施例であるＬＳＩ
回路におけるセル列ＣＲＯＷ3 の説明図であり、図１
（２）と同様に、ＬＳＩ回路の一部分を拡大した図であ
る。
回路におけるセル列ＣＲＯＷ3 の説明図であり、図１
（２）と同様に、ＬＳＩ回路の一部分を拡大した図であ
る。
【００５３】この第３実施例であるセル列ＣＲＯＷ3
は、基本的には、図１に示すセル列ＣＲＯＷ1 と同じで
ある。セル列ＣＲＯＷ3 がセル列ＣＲＯＷ1 と異なる点
は、クロックドライバセルＬＤ1 の代わりにクロックド
ライバセルＬＤ3 が設けられ、セル列ＣＲＯＷ1 におけ
る通常幅である第１のクロック信号線Ｌ1 の代わりに、
第１のクロック信号線Ｌ1Wが設けられている点である。
上記の点以外については、セル列ＣＲＯＷ3 はセル列Ｃ
ＲＯＷ1 と同じである。
は、基本的には、図１に示すセル列ＣＲＯＷ1 と同じで
ある。セル列ＣＲＯＷ3 がセル列ＣＲＯＷ1 と異なる点
は、クロックドライバセルＬＤ1 の代わりにクロックド
ライバセルＬＤ3 が設けられ、セル列ＣＲＯＷ1 におけ
る通常幅である第１のクロック信号線Ｌ1 の代わりに、
第１のクロック信号線Ｌ1Wが設けられている点である。
上記の点以外については、セル列ＣＲＯＷ3 はセル列Ｃ
ＲＯＷ1 と同じである。
【００５４】第１のクロック信号線Ｌ1Wは、セル上幅広
配線であり、このセル上幅広配線は、セル上配線であっ
て幅広配線の意味である。つまり、第１のクロック信号
線Ｌ1Wは、セル領域の中（上）を（幹線が）通過する配
線であって、クロックドライバセルＬＤ3 のクロック信
号出力ピンＴOUT と中継セルＣＳのコンタクトＨ5 とを
結ぶ幅広配線である。具体的には、第１のクロック信号
線Ｌ1Wの幅は、基準幅の２倍以上あればよく、好ましく
は８倍〜１０倍程度である。
配線であり、このセル上幅広配線は、セル上配線であっ
て幅広配線の意味である。つまり、第１のクロック信号
線Ｌ1Wは、セル領域の中（上）を（幹線が）通過する配
線であって、クロックドライバセルＬＤ3 のクロック信
号出力ピンＴOUT と中継セルＣＳのコンタクトＨ5 とを
結ぶ幅広配線である。具体的には、第１のクロック信号
線Ｌ1Wの幅は、基準幅の２倍以上あればよく、好ましく
は８倍〜１０倍程度である。
【００５５】なお、上記第３実施例において、第１のク
ロック信号線Ｌ1Wと第２のクロック信号線Ｌ2 とが、配
線層の入れ換えを行う中継セルＣＳで接続され、中継セ
ルＣＳから各機能セルへは第２のクロック信号線Ｌ2 が
接続されている。また、クロックドライバセルＬＤ3 が
電源セルＰＣに隣接して配置され、電源セルＰＣ上を通
過する電源線ＶDD、ＶSSとクロックドライバセルＬＤ3
に設けられている電源ピンＴ3 、Ｔ4 とが電源配線によ
って接続されている。
ロック信号線Ｌ1Wと第２のクロック信号線Ｌ2 とが、配
線層の入れ換えを行う中継セルＣＳで接続され、中継セ
ルＣＳから各機能セルへは第２のクロック信号線Ｌ2 が
接続されている。また、クロックドライバセルＬＤ3 が
電源セルＰＣに隣接して配置され、電源セルＰＣ上を通
過する電源線ＶDD、ＶSSとクロックドライバセルＬＤ3
に設けられている電源ピンＴ3 、Ｔ4 とが電源配線によ
って接続されている。
【００５６】上記第３実施例によれば、クロック信号
は、クロックドライバセルＬＤ3 から幅広配線Ｌ1Wを通
って中継セルＣＳに到達するので、クロックドライバセ
ルＬＤ3 と中継セルＣＳとの間の配線抵抗は、通常幅の
第１のクロック信号線Ｌ1 を使用したセル列ＣＲＯＷ1
の場合よりも小さくなり、クロック信号の遅延が少なく
なる。つまり、セル列ＣＲＯＷ1 におけるクロック信号
の伝達速度よりも、セル列ＣＲＯＷ3 におけるクロック
信号の伝達速度が速くなる。
は、クロックドライバセルＬＤ3 から幅広配線Ｌ1Wを通
って中継セルＣＳに到達するので、クロックドライバセ
ルＬＤ3 と中継セルＣＳとの間の配線抵抗は、通常幅の
第１のクロック信号線Ｌ1 を使用したセル列ＣＲＯＷ1
の場合よりも小さくなり、クロック信号の遅延が少なく
なる。つまり、セル列ＣＲＯＷ1 におけるクロック信号
の伝達速度よりも、セル列ＣＲＯＷ3 におけるクロック
信号の伝達速度が速くなる。
【００５７】上記第３実施例において、中継セルＣＳを
使用せずに、機能セル上において、第１のクロック信号
線Ｌ1Wと第２のクロック信号線Ｌ2 とを接続するように
してもよい。
使用せずに、機能セル上において、第１のクロック信号
線Ｌ1Wと第２のクロック信号線Ｌ2 とを接続するように
してもよい。
【００５８】上記第３実施例においては、クロック信号
線が機能セル列ＣＲＯＷ3 の中央を経由しているが、ク
ロック信号線が機能セル列ＣＲＯＷ3 の中央を経由して
いなくても、第１のクロック信号線Ｌ1Wがセル上幅広配
線であればよい。クロック信号線が機能セル列ＣＲＯＷ
2 の中央を経由していなくても、第１のクロック信号線
Ｌ1Wがセル上幅広配線であれば、セル列ＣＲＯＷ3 にお
けるクロック信号の伝達速度が速くなる。
線が機能セル列ＣＲＯＷ3 の中央を経由しているが、ク
ロック信号線が機能セル列ＣＲＯＷ3 の中央を経由して
いなくても、第１のクロック信号線Ｌ1Wがセル上幅広配
線であればよい。クロック信号線が機能セル列ＣＲＯＷ
2 の中央を経由していなくても、第１のクロック信号線
Ｌ1Wがセル上幅広配線であれば、セル列ＣＲＯＷ3 にお
けるクロック信号の伝達速度が速くなる。
【００５９】また、上記第２実施例では、電源セルＰＣ
に隣接してクロックドライバセルＬＤ2 が配置されてい
るが、電源セルＰＣとクロックドライバセルＬＤ2 とが
隣接していなくてもよい。電源セルＰＣとクロックドラ
イバセルＬＤ2 とが隣接していなくても、第１のクロッ
ク信号線Ｌ1Wがセル上幅広配線であれば、セル列ＣＲＯ
Ｗ3 におけるクロック信号の伝達速度が速くなる。
に隣接してクロックドライバセルＬＤ2 が配置されてい
るが、電源セルＰＣとクロックドライバセルＬＤ2 とが
隣接していなくてもよい。電源セルＰＣとクロックドラ
イバセルＬＤ2 とが隣接していなくても、第１のクロッ
ク信号線Ｌ1Wがセル上幅広配線であれば、セル列ＣＲＯ
Ｗ3 におけるクロック信号の伝達速度が速くなる。
【００６０】また、上記第３実施例をＬＳＩ回路の製造
方法として把握することができ、すなわち、上記第３実
施例は、複数の機能セルを並列配置した機能セル列によ
って構成されるＬＳＩ回路の製造方法において、電源セ
ル上を通過する電源線とクロックドライバセルに設けら
れている電源ピンとを、基準幅配線よりも太い幅広配線
で接続する段階を有するものである。
方法として把握することができ、すなわち、上記第３実
施例は、複数の機能セルを並列配置した機能セル列によ
って構成されるＬＳＩ回路の製造方法において、電源セ
ル上を通過する電源線とクロックドライバセルに設けら
れている電源ピンとを、基準幅配線よりも太い幅広配線
で接続する段階を有するものである。
【００６１】図４は、本発明の第４実施例であるＬＳＩ
回路におけるセル列ＣＲＯＷ4 の説明図であり、図１
（２）と同様に、ＬＳＩ回路の一部分を拡大した図であ
る。
回路におけるセル列ＣＲＯＷ4 の説明図であり、図１
（２）と同様に、ＬＳＩ回路の一部分を拡大した図であ
る。
【００６２】セル列ＣＲＯＷ4 は、セル列ＣＲＯＷ2 と
セル列ＣＲＯＷ3 とを組み合わせたものであり、つま
り、セル列ＣＲＯＷ2 において、そこに使用されている
通常幅の第１のクロック信号線Ｌ1 の代わりに、セル上
幅広配線で構成されている第１のクロック信号線Ｌ1Wを
設けたものであり、この点以外は、セル列ＣＲＯＷ2 と
同じである。また、中継セルＣＳから各機能セルへは第
２のクロック信号線Ｌ2 が接続されている。
セル列ＣＲＯＷ3 とを組み合わせたものであり、つま
り、セル列ＣＲＯＷ2 において、そこに使用されている
通常幅の第１のクロック信号線Ｌ1 の代わりに、セル上
幅広配線で構成されている第１のクロック信号線Ｌ1Wを
設けたものであり、この点以外は、セル列ＣＲＯＷ2 と
同じである。また、中継セルＣＳから各機能セルへは第
２のクロック信号線Ｌ2 が接続されている。
【００６３】セル列ＣＲＯＷ4 において、電源配線
Ｐ1W、Ｐ2Wが幅広配線であるので、クロックドライバセ
ルＬＤ4 に供給する電圧の降下がさらに小さくなり、配
線Ｌ1Wがセル上幅広配線であるので、中継セルＣＳへの
クロック信号伝送速度がさらに速くなる。
Ｐ1W、Ｐ2Wが幅広配線であるので、クロックドライバセ
ルＬＤ4 に供給する電圧の降下がさらに小さくなり、配
線Ｌ1Wがセル上幅広配線であるので、中継セルＣＳへの
クロック信号伝送速度がさらに速くなる。
【００６４】また、上記第３実施例をＬＳＩ回路の製造
方法として把握することができ、すなわち、上記第３実
施例は、複数の機能セルを並列配置した機能セル列によ
って構成されるＬＳＩ回路の製造方法において、電源セ
ルに隣接してクロックドライバセルを配置する段階と、
電源セル上を通過する電源線とクロックドライバセルに
設けられている電源ピンとを、基準幅配線よりも太い幅
広配線で接続する段階と、クロックドライバセルの出力
端子と各機能セルとの間を接続するクロック信号線を、
機能セル列の中央を経由させる段階とを有するものであ
る。
方法として把握することができ、すなわち、上記第３実
施例は、複数の機能セルを並列配置した機能セル列によ
って構成されるＬＳＩ回路の製造方法において、電源セ
ルに隣接してクロックドライバセルを配置する段階と、
電源セル上を通過する電源線とクロックドライバセルに
設けられている電源ピンとを、基準幅配線よりも太い幅
広配線で接続する段階と、クロックドライバセルの出力
端子と各機能セルとの間を接続するクロック信号線を、
機能セル列の中央を経由させる段階とを有するものであ
る。
【００６５】
【発明の効果】請求項１〜３に記載の発明によれば、回
路が大規模化しても、また、回路が微細化しても、クロ
ックドライバセルへ供給する電圧の降下を小さくするこ
とができ、これによってクロックドライバセルの正常動
作を保証することができるという効果を奏する。
路が大規模化しても、また、回路が微細化しても、クロ
ックドライバセルへ供給する電圧の降下を小さくするこ
とができ、これによってクロックドライバセルの正常動
作を保証することができるという効果を奏する。
【００６６】請求項４〜１０に記載の発明によれば、回
路が大規模化しても、クロックスキューを小さくするこ
とができるという効果を奏する。
路が大規模化しても、クロックスキューを小さくするこ
とができるという効果を奏する。
【００６７】請求項１１に記載の発明によれば、回路が
大規模化しても、また、回路が微細化しても、クロック
ドライバセルへ供給する電圧の降下を小さくすることが
でき、これによってクロックドライバセルの正常動作を
保証することができ、また、回路が大規模化しても、ク
ロックスキューを小さくすることができるという効果を
奏する。
大規模化しても、また、回路が微細化しても、クロック
ドライバセルへ供給する電圧の降下を小さくすることが
でき、これによってクロックドライバセルの正常動作を
保証することができ、また、回路が大規模化しても、ク
ロックスキューを小さくすることができるという効果を
奏する。
【図１】本発明の第１実施例であるＬＳＩ回路における
セル列ＣＲＯＷ1 の説明図であり、図１（１）は、上記
実施例におけるＬＳＩ回路の全体を示し、図１（２）
は、図１（１）中に破線で示したセル列ＣＲＯＷ1 を拡
大して示した図である。
セル列ＣＲＯＷ1 の説明図であり、図１（１）は、上記
実施例におけるＬＳＩ回路の全体を示し、図１（２）
は、図１（１）中に破線で示したセル列ＣＲＯＷ1 を拡
大して示した図である。
【図２】本発明の第２実施例であるＬＳＩ回路における
セル列ＣＲＯＷ2 の説明図であり、図１（２）と同様
に、ＬＳＩ回路の一部分を拡大した図である。
セル列ＣＲＯＷ2 の説明図であり、図１（２）と同様
に、ＬＳＩ回路の一部分を拡大した図である。
【図３】本発明の第３実施例であるＬＳＩ回路における
セル列ＣＲＯＷ3 の説明図であり、図１（２）と同様
に、ＬＳＩ回路の一部分を拡大した図である。
セル列ＣＲＯＷ3 の説明図であり、図１（２）と同様
に、ＬＳＩ回路の一部分を拡大した図である。
【図４】本発明の第４実施例であるＬＳＩ回路における
セル列ＣＲＯＷ4 の説明図であり、図１（２）と同様
に、ＬＳＩ回路の一部分を拡大した図である。
セル列ＣＲＯＷ4 の説明図であり、図１（２）と同様
に、ＬＳＩ回路の一部分を拡大した図である。
【図５】クロックスキューを小さくする従来の半導体集
積回路装置を示す図である。
積回路装置を示す図である。
【図６】クロックドライバセルＬＤがセル列の中央に配
置されていないセル列ＣＲＯＷb を示す図である。
置されていないセル列ＣＲＯＷb を示す図である。
【図７】図５に示す従来例におけるセル列ＣＲＯＷa を
具体的にを示した図であり、クロックドライバセルＬＤ
をセル列ＣＲＯＷa の真中に配置した図である。
具体的にを示した図であり、クロックドライバセルＬＤ
をセル列ＣＲＯＷa の真中に配置した図である。
ＬＤ1 、ＬＤ2 、ＬＤ3 、ＬＤ4 …クロックドライバセ
ル、 ＣＳ…中継セル、 ＰＣ…電源セル、 Ｐ1W、Ｐ2W…幅広電源配線、 Ｐ3 、Ｐ4 …電源配線、 Ｌ1 …第１のクロック信号線（通常幅）、 Ｌ1W…第１のクロック信号線（幅広）、 Ｌ2 …第２のクロック信号線、 ＬC …中継セルＣＳ内の配線、 Ｌ3 …クロック信号線、 Ｈ1 、Ｈ2 、Ｈ3 、Ｈ4 、Ｈ5 …コンタクト、 Ｃ1 、Ｃ2 、Ｃ3 …スタンダードセル、 Ｉ2 、Ｉ3 …配線禁止領域、 Ｔ1 、Ｔ2 、Ｔ3 、Ｔ4 …電源ピン、 ＴIN…クロックドライバセルのクロック信号入力ピン、 ＴOUT …クロックドライバセルのクロック信号出力ピ
ン、 ＶSS、ＶDD…電源線。
ル、 ＣＳ…中継セル、 ＰＣ…電源セル、 Ｐ1W、Ｐ2W…幅広電源配線、 Ｐ3 、Ｐ4 …電源配線、 Ｌ1 …第１のクロック信号線（通常幅）、 Ｌ1W…第１のクロック信号線（幅広）、 Ｌ2 …第２のクロック信号線、 ＬC …中継セルＣＳ内の配線、 Ｌ3 …クロック信号線、 Ｈ1 、Ｈ2 、Ｈ3 、Ｈ4 、Ｈ5 …コンタクト、 Ｃ1 、Ｃ2 、Ｃ3 …スタンダードセル、 Ｉ2 、Ｉ3 …配線禁止領域、 Ｔ1 、Ｔ2 、Ｔ3 、Ｔ4 …電源ピン、 ＴIN…クロックドライバセルのクロック信号入力ピン、 ＴOUT …クロックドライバセルのクロック信号出力ピ
ン、 ＶSS、ＶDD…電源線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ａ (72)発明者 笠井 良太 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (11)
- 【請求項１】 複数の機能セルを並列配置した機能セル
列によって構成されているＬＳＩ回路において、 電源セルに隣接してクロックドライバセルが配置されて
いることを特徴とするＬＳＩ回路。 - 【請求項２】 複数の機能セルを並列配置した機能セル
列によって構成されているＬＳＩ回路において、 電源セル上を通過する電源線とクロックドライバセルに
設けられている電源ピンとを接続する電源配線が、基準
幅配線よりも太い幅広配線であることを特徴とするＬＳ
Ｉ回路。 - 【請求項３】 請求項２において、 上記クロックドライバセルが上記電源セルに隣接して配
置されていることを特徴とするＬＳＩ回路。 - 【請求項４】 複数の機能セルを並列配置した機能セル
列によって構成されているＬＳＩ回路において、 クロックドライバセルの出力端子と上記各機能セルとの
間に接続されているクロック信号線が、上記機能セル列
の中央を経由していることを特徴とするＬＳＩ回路。 - 【請求項５】 請求項４において、 上記クロック信号線が、上記クロックドライバセルの出
力端子と上記機能セル列の中央との間に設けられている
第１のクロック信号線と、上記機能セル列の中央と上記
各機能セルとの間に設けられている第２のクロック信号
線とで構成され、上記第１のクロック信号線がセル上配
線であり、この第１のクロック信号線と上記第２のクロ
ック信号線とが、配線層の入れ換えを行う中継セルによ
って接続されていることを特徴とするＬＳＩ回路。 - 【請求項６】 請求項４において、 上記クロック信号線が、上記クロックドライバセルの出
力端子と上記機能セル列の中央との間に設けられている
第１のクロック信号線と、上記機能セル列の中央と上記
各機能セルとの間に設けられている第２のクロック信号
線とで構成され、上記第１のクロック信号線がセル上配
線であり、上記第１のクロック信号線と上記第２のクロ
ック信号線とが、配線層の入れ換えをせずに接続されて
いることを特徴とするＬＳＩ回路。 - 【請求項７】 請求項４において、 上記クロック信号線が、上記クロックドライバセルの出
力端子と上記機能セル列の中央との間に設けられている
第１のクロック信号線と、上記機能セル列の中央と上記
各機能セルとの間に設けられている第２のクロック信号
線とで構成され、上記第１のクロック信号線がチャネル
上配線を経由する配線によって構成されていることを特
徴とするＬＳＩ回路。 - 【請求項８】 請求項４において、 上記クロック信号線が、上記クロックドライバセルの出
力端子と上記機能セル列の中央との間に設けられている
第１のクロック信号線と、上記機能セル列の中央と上記
各機能セルとの間に設けられている第２のクロック信号
線とで構成され、上記第１のクロック信号線が、セル上
配線であり、しかも、基準幅配線よりも太い幅広配線で
あることを特徴とするＬＳＩ回路。 - 【請求項９】 請求項４〜８のいずれか１項において、 上記クロックドライバセルが電源セルに隣接して配置さ
れていることを特徴とするＬＳＩ回路。 - 【請求項１０】 請求項４〜９のいずれか１項におい
て、 電源セル上を通過する電源線と上記クロックドライバセ
ルに設けられている電源ピンとを接続する電源配線が、
基準幅配線よりも太い幅広配線であることを特徴とする
ＬＳＩ回路。 - 【請求項１１】 複数の機能セルを並列配置した機能セ
ル列によって構成されるＬＳＩ回路の製造方法におい
て、 電源セルに隣接してクロックドライバセルを配置する段
階と；上記電源セル上を通過する電源線とクロックドラ
イバセルに設けられている電源ピンとを、基準幅配線よ
りも太い幅広配線で接続する段階と；上記クロックドラ
イバセルの出力端子と上記各機能セルとの間を接続する
クロック信号線を、上記機能セル列の中央を経由させる
段階と；を有することを特徴とするＬＳＩ回路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6047799A JPH07235600A (ja) | 1994-02-22 | 1994-02-22 | Ｌｓｉ回路およびｌｓｉ回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6047799A JPH07235600A (ja) | 1994-02-22 | 1994-02-22 | Ｌｓｉ回路およびｌｓｉ回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235600A true JPH07235600A (ja) | 1995-09-05 |
Family
ID=12785427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6047799A Pending JPH07235600A (ja) | 1994-02-22 | 1994-02-22 | Ｌｓｉ回路およびｌｓｉ回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235600A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998040913A1 (fr) * | 1997-03-11 | 1998-09-17 | Mitsubishi Denki Kabushiki Kaisha | Circuit integre a semi-conducteurs dont l'implantation est conçue au niveau des cellules |
| JP2007235157A (ja) * | 2007-04-23 | 2007-09-13 | Ricoh Co Ltd | 半導体集積回路装置及びその製造方法 |
-
1994
- 1994-02-22 JP JP6047799A patent/JPH07235600A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998040913A1 (fr) * | 1997-03-11 | 1998-09-17 | Mitsubishi Denki Kabushiki Kaisha | Circuit integre a semi-conducteurs dont l'implantation est conçue au niveau des cellules |
| US6335640B1 (en) | 1997-03-11 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with its layout designed by the cell base method |
| JP2007235157A (ja) * | 2007-04-23 | 2007-09-13 | Ricoh Co Ltd | 半導体集積回路装置及びその製造方法 |
| JP4675352B2 (ja) * | 2007-04-23 | 2011-04-20 | 株式会社リコー | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7523436B2 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
| US6166560A (en) | Basic cell structure having a plurality of transistors for master slice type semiconductor integrated circuit device | |
| US6271548B1 (en) | Master slice LSI and layout method for the same | |
| JP2001127161A (ja) | 集積回路 | |
| EP0374842A2 (en) | Semiconductor integrated circuit device of standard cell system | |
| US7612599B2 (en) | Semiconductor device | |
| EP0072674B1 (en) | A semiconductor device having a gate array structure | |
| JPH05308136A (ja) | マスタスライス集積回路 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| US5468977A (en) | Standard cells interconnection structure including a modified standard cell | |
| JP3180612B2 (ja) | 半導体集積回路 | |
| JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| JPH07235600A (ja) | Ｌｓｉ回路およびｌｓｉ回路の製造方法 | |
| JPH0571137B2 (ja) | ||
| US5694328A (en) | Method for designing a large scale integrated (LSI) layout | |
| JPH08213466A (ja) | 半導体集積回路 | |
| KR100390203B1 (ko) | 반도체 집적회로 장치 | |
| EP1009031B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| US20040060029A1 (en) | Process for layout of memory matrices in integrated circuits | |
| JP2004186257A (ja) | 半導体集積回路および遅延計算方法 | |
| JPH03227569A (ja) | 半導体集積回路 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| JP3115743B2 (ja) | Ｌｓｉ自動レイアウト方法 | |
| JP2982516B2 (ja) | 半導体集積回路のレイアウト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040928 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050104 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050117 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120204 |
|
| S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
| ABAN | Cancellation of abandonment | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120204 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |