JPH07230395A - ウオッチドッグタイマ具備装置 - Google Patents

ウオッチドッグタイマ具備装置

Info

Publication number
JPH07230395A
JPH07230395A JP6022308A JP2230894A JPH07230395A JP H07230395 A JPH07230395 A JP H07230395A JP 6022308 A JP6022308 A JP 6022308A JP 2230894 A JP2230894 A JP 2230894A JP H07230395 A JPH07230395 A JP H07230395A
Authority
JP
Japan
Prior art keywords
circuit
watchdog timer
reset signal
time constant
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6022308A
Other languages
English (en)
Inventor
Satoshi Ookage
聡 大景
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP6022308A priority Critical patent/JPH07230395A/ja
Publication of JPH07230395A publication Critical patent/JPH07230395A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 信頼性の向上を図る。 【構成】 中央処理装置1から所定時間未満の時間間隔
でパルスPが入力されているか否かを計時回路に基づい
て監視して、所定時間未満の時間間隔でパルスが入力さ
れていないと検定されると、中央処理装置が暴走したも
のとして中央処理装置にリセット信号Rを出力するウオ
ッチドッグタイマ2を備えるウオッチドッグタイマ具備
装置において、計時回路を複数設けると共に、ウオッチ
ドッグタイマが正しくリセット信号を出力しているか否
かを検定するリセット信号検定回路4と、リセット信号
検定回路がウオッチドッグタイマは正しくリセット信号
を出力していないと検定すると今まで接続していた計時
回路3aを切り離して他の計時回路3bに接続を切り替
えるスイッチング回路5とを設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、信頼性の向上を図った
ウオッチドッグタイマ具備装置に関するものである。
【0002】
【従来の技術】最近の電気装置にあっては殆どのものに
コンピュータが利用されていると言っても過言ではな
い。これらの、コンピュータを利用する各種装置は、内
部に中央処理装置(CPU)を備えている。しかしなが
ら、中央処理装置を備える各種装置にあっては、電気的
ノイズなどの影響でビットエラーなどを生じると、プロ
グラムをでたらめに実行してしまう暴走状態に陥る場合
がある。中央処理装置の暴走状態に陥った装置は、もは
や本来の機能を失ってしまい、何らかの処置を施さなけ
れば正常に復帰させることはできない。
【0003】このような暴走状態に陥った装置を再び正
常に復帰させるには、装置の電源をオフして再びオンす
る電源リセットが最も単純で良く用いられる。しかしな
がら、装置の中央処理装置が暴走状態に陥り機能停止し
たことを人間が認知すると共に、該装置の電源リセット
の処置を人間が行うことは不合理である。
【0004】そこで、中央処理装置を利用する各種装置
にあっては、中央処理装置の暴走を監視すると共に暴走
時にはリセット信号を中央処理装置に自動的に入力し
て、該暴走状態に陥った中央処理装置を自動的にリセッ
ト(初期状態に戻して再始動)することが行われる。こ
の中央処理装置の暴走を監視すると共に暴走時にリセッ
ト信号を中央処理装置に自動的に入力するための常套手
段として、ウオッチドッグタイマが用いられる。
【0005】ウオッチドッグタイマは計時回路を有して
いる。ウオッチドッグタイマはパルスが入力する毎に計
時値tをt=0に初期化して再び計時を開始する。ウオ
ッチドッグタイマは、計時値tが所定値Tに達する毎に
(t≧Tと成る毎に)リセット信号(通常は単一パルス
状の信号である)を中央処理装置のリセット入力端子に
出力する。つまり、計時値tが所定値Tに達する以前に
パルスが入力される状態にある期間にあっては、ウオッ
チドッグタイマはリセット信号を出力しない。しかし、
ウオッチドッグタイマは、入力するパルスとパルスとの
間隔が長く成って、計時値tと所定値Tとの間にt≧T
なる関係が生ずる毎にリセット信号を出力する。
【0006】また、ウオッチドッグタイマを具備する装
置にあっては、該装置の中央処理装置の実行するソフト
ウェアであるプログラムには、中央処理装置が正常に該
プログラムの通りに実行している場合、前記ウオッチド
ッグタイマの計時値tが所定値Tに達する以前に、該中
央処理装置の入出力ポートからウオッチドッグタイマに
対してパルスを入力するようなプログラムが組み込まれ
ている。
【0007】そこで、ウオッチドッグタイマ具備装置の
中央処理装置が何らかの原因で暴走状態に陥ると、該装
置の中央処理装置は、ウオッチドッグタイマの計時値t
が所定値Tに達する以前に入出力ポートからウオッチド
ッグタイマに対してパルスを入力する状態を、継続する
ことができなく成る。すると、ウオッチドッグタイマは
リセット信号を中央処理装置のリセット入力端子に入力
する。すると、該ウオッチドッグタイマ具備装置は、自
動的にリセットして正常に機能できるように成るのであ
る。
【0008】
【発明が解決しようとする課題】ところで、前述したよ
うにウオッチドッグタイマは計時回路を備えている。し
かしながら、計時には狂いがつきものである。例えば、
ウオッチドッグタイマの計時回路構成としては、その構
成が簡単で且つ安価であることから抵抗とコンデンサと
の充放電回路で構成されることが多く、コンデンサの充
電電圧で計時する場合が多い。該コンデンサとしては比
較的大きな容量を必要とするため電解コンデンサが使用
される。しかしながら、電解コンデンサにあっては特に
熱を受ける環境下では容量抜けを生じ易くウオッチドッ
グタイマの時定数が変化する。つまり計時回路に狂いが
生ずる。
【0009】このため、中央処理装置は所定のプログラ
ムを正常に実行して入出力ポートからウオッチドッグタ
イマに対して所定時間未満の時間間隔で正しくパルスを
出力しているにもかかわらず、ウオッチドッグタイマは
中央処理装置に対してリセット信号を頻発してしまい、
かえってウオッチドッグタイマが仇となって、ウオッチ
ドッグタイマ具備装置が使用不能(システムダウン)に
陥ってしまうと言う問題点があった。
【0010】本発明は、上記の問題点を解決するために
成されたもので、その目的とするところは、ウオッチド
ッグタイマ自身の不具合に起因するシステムダウンを防
止した、信頼性に優れるウオッチドッグタイマ具備装置
を提供することにある。
【0011】
【課題を解決するための手段】本発明は上記の問題点を
解決するため、請求項1記載の発明にあっては、中央処
理装置から所定時間未満の時間間隔でパルスが入力され
ているか否かを計時回路に基づいて監視して、所定時間
未満の時間間隔でパルスが入力されていないと検定され
ると、前記中央処理装置が暴走したものとして前記中央
処理装置にリセット信号を出力するウオッチドッグタイ
マを備えるウオッチドッグタイマ具備装置において、前
記計時回路を複数設けると共に、ウオッチドッグタイマ
が正しくリセット信号を出力しているか否かを検定する
リセット信号検定回路と、前記リセット信号検定回路が
前記ウオッチドッグタイマは正しくリセット信号を出力
していないと検定すると今まで接続していた計時回路を
切り離して他の計時回路に接続を切り替えるスイッチン
グ回路とを設けたことを特徴とする。
【0012】請求項2記載の発明にあっては、前記リセ
ット信号検定回路は、前記中央処理装置を駆動している
クロック信号に基づいて前記ウオッチドッグタイマの出
力するリセット信号を検定するものであることを特徴と
する。
【0013】請求項3記載の発明にあっては、前記スイ
ッチング回路の切り替えに連動して異常を報知する報知
手段を付加したことを特徴とする。
【0014】
【作用】以上のように構成したことにより、請求項1記
載の発明にあっては、リセット信号検定回路が、ウオッ
チドッグタイマは正しくリセット信号を出力しているか
否かを検定して、ウオッチドッグタイマは正しくリセッ
ト信号を出力していないと検定すると、スイッチング回
路は、今まで接続していた計時回路を切り離して他の正
常な計時回路に接続を切り替えることができる。
【0015】請求項2記載の発明にあっては、中央処理
装置を駆動しているクロック信号を基準に計時して、ウ
オッチドッグタイマは正しくリセット信号を出力してい
るか否かを検定するので、計時基準回路を別途設ける必
要が無いのである。
【0016】請求項3記載の発明にあっては、システム
ダウンには至っていないものの、不具合な計時回路が発
生してバックアップ用の計時回路で動作していることを
報知することができるのである。
【0017】
【実施例】以下、本発明に係るウオッチドッグタイマ具
備装置の一実施例を、図1に基づいて詳細に説明する。
図1はウオッチドッグタイマ具備装置の要部を示すブロ
ック図である。
【0018】図1に示すように、ウオッチドッグタイマ
具備装置の要部は、中央処理装置1と、ウオッチドッグ
タイマ2と、複数の計時回路に相当する時定数回路3
a,3bと、リセット信号検定回路4と、スイッチング
回路5と、クロック回路6とを含んで構成される。ウオ
ッチドッグタイマ具備装置には、ワープロ装置、自動予
約システム装置、空調監視制御装置など、コンピュータ
を利用した装置は全て含まれる。
【0019】中央処理装置1は、ウオッチドッグタイマ
具備装置を機能させるためのソフトウェアであるプログ
ラムを実行するものである。該プログラムには、所定時
間T 1 未満の時間間隔でパルスPをウオッチドッグタイ
マ2に出力するためのプログラムも含まれている。
【0020】中央処理装置1は、ウオッチドッグタイマ
2にパルスPを出力するための入出力ポート10と、リ
セット信号(プログラムの最初から実行を開始させる信
号)Rを受けるためのリセット入力端子11と、自分自
身が駆動するのに基準とするクロック信号を受けるため
のクロック入力端子12などとを備えている。
【0021】ウオッチドッグタイマ2は、中央処理装置
1の入出力ポート10から所定時間T1 未満の時間間隔
でパルスPが入力されないと、中央処理装置1が暴走し
たものとしてリセット信号Rを出力するものである。複
数の時定数回路3a,3bはそれぞれ全く同じものであ
り、それぞれ抵抗rとコンデンサcとの直列回路にて構
成されている。なお、リセット信号Rは、Low →High→
Low のモーメンタリ状の単一パルスでありパルス幅は比
較的狭くされている。
【0022】リセット信号検定回路4は、ウオッチドッ
グタイマ2が狂いの無い正しい時定数回路3aあるいは
時定数回路3bの下で、リセット信号Rを出力している
か否かを検定するものである。リセット信号検定回路4
は、カウンター4aとノット回路4bとアンド回路4c
とラッチ回路4dとから構成されている。
【0023】カウンター4aは、クロック回路6から入
力されるクロックパルス数をカウントして所定カウント
値Nに達するとHighを出力する。この所定カウント値N
は、前述の所定時間T1 の間にクロック回路6の出力す
るクロックパルス数と略等しくしてある。カウンター4
aは、ウオッチドッグタイマ2からリセット信号Rが入
力されるとカウント値をクリアすると共に出力をLow に
する。ラッチ回路4dは当初はLow を出力しており、Hi
ghが入力するとHighをラッチして出力する。
【0024】スイッチング回路5は、リセット信号検定
回路4がウオッチドッグタイマ2は狂いのある時定数回
路3aの下でリセット信号を出力しているとの検定をし
たときは、今まで接続していた時定数回路3aを切り離
して時定数回路3bに接続を切り替えるものであり、リ
セット信号検定回路4の出力に応じて時定数回路3a,
3bのいずれか一方をウオッチドッグタイマ2に接続す
るようにされている。スイッチング回路5は、電界効果
トランジスタ5a,5bとノット回路5cとから構成さ
れている。クロック回路6は、中央処理装置1を駆動す
るためのクロック信号を出力するもので、水晶発振子な
どを用いて周波数精度の安定したものが用いられる。
【0025】上述のような構成のウオッチドッグタイマ
具備装置の要部は、次のように接続している。すなわ
ち、中央処理装置1の入出力ポート10はウオッチドッ
グタイマに接続している。ウオッチドッグタイマ2の時
定数回路接続端子は、電界効果トランジスタ5aを介し
て時定数回路3aに接続すると共に、電界効果トランジ
スタ5bを介して時定数回路3bに接続している。ウオ
ッチドッグタイマ2のリセット信号出力端子は、中央処
理装置1のリセット入力端子11と、リセット信号検定
回路4のカウンター4aのリセット信号入力端子と、リ
セット信号検定回路4のアンド回路4cの一方の入力端
子とに接続している。
【0026】カウンター4aの出力端子はノット回路4
bを介してアンド回路4cの他方の入力端子に接続して
いる。アンド回路4cの出力端子はラッチ回路4dの入
力端子に接続している。ラッチ回路4dの出力端子は、
スイッチング回路5の電界効果トランジスタ5aのゲー
トに接続すると共に、スイッチング回路5のノット回路
5cを介して電界効果トランジスタ5bのゲートに接続
している。クロック回路6の出力端子は、中央処理装置
1のクロック入力端子12と、リセット信号検定回路4
のカウンター4aの入力端子とに接続している。
【0027】上述のように接続されるウオッチドッグタ
イマ具備装置の要部は、次のように動作する。すなわ
ち、このウオッチドッグタイマ具備装置の運用開始の当
初にあっては、全て正常に動作をしており、中央処理装
置1は、入出力ポート10から所定時間T1 未満の時間
間隔でウオッチドッグタイマ2にパルスPを入力してい
る。また、ウオッチドッグタイマ2は、オンしている電
界効果トランジスタ5a(電界効果トランジスタ5bは
オフしている)を介して接続する狂いの無い正常な時定
数回路3aと相まって、所定時間T1 未満の時間間隔で
入力しているパルスPの時間間隔を正しく監視判断して
おり、正しく入力してくるパルスPに対してはリセット
信号Rを出力することは無い。
【0028】従って、アンド回路4cのウオッチドッグ
タイマ2に直接接続する方の入力端子は、Low の状態を
継続する。また、カウンター4aは、カウンター4aの
カウント値は所定カウント値Nに既に達しているのでノ
ット回路4bにHighを継続して出力し、ノット回路4b
はアンド回路4cの他方の入力端子にLow を継続して出
力する。そこで、アンド回路4cはLow の出力を継続
し、ラッチ回路4dはスイッチング回路5に対してLow
の出力を継続する。
【0029】つまり、ラッチ回路4dに直接接続してい
る電界効果トランジスタ5aのゲートにはLow が継続し
て印加し、ノット回路5cを介してラッチ回路4dに接
続している電界効果トランジスタ5bのゲートにはHigh
が継続して印加する。すなわち、電界効果トランジスタ
5aはオンを継続し、電界効果トランジスタ5bはオフ
を継続する。
【0030】ところで、経年変化などで時定数回路3a
のコンデンサcの容量抜けなどが生ずると時定数回路3
aの時定数が狂ってしまい、コンデンサcの充電電圧の
上昇速度は速くなる。すると、中央処理装置1が入出力
ポート10からウオッチドッグタイマ2に対して所定時
間T1 未満の時間間隔で正しくパルスPを入力していて
も、ウオッチドッグタイマ2はもはやパルスPの時間間
隔を正しく監視判断するこは不可能と成る。
【0031】そこで、ウオッチドッグタイマ2は、中央
処理装置1が入出力ポート10からウオッチドッグタイ
マ2に対して所定時間T1 未満の時間間隔で正しくパル
スPを入力しているにもかかわらず、リセット信号Rを
次々と頻発するように成る。しかも、リセット信号Rと
リセット信号Rとの時間間隔は前述の所定時間T1 未満
である。
【0032】ところで、時定数回路3aの時定数の狂い
でリセット信号Rを次々と頻発するように成った最初の
リセット信号Rは、アンド回路4cの一方の入力端子に
入力すると共に、カウンター4aのリセット信号入力端
子に入力する。すると、カウンター4aにあっては、カ
ウント値をクリアすると共にノット回路4bへの出力を
High→Low へ変化する。すると、ノット回路4bはアン
ド回路4cの他方の入力端子に対してLow →Highを出力
するようになる。
【0033】しかしながら、ウオッチドッグタイマ2の
出力するリセット信号Rのパルス幅は比較的狭い。ま
た、アンド回路4cの一方の入力端子に直接入力するリ
セット信号と、カウンター4aとノット回路4bとを介
してアンド回路4cの他方の入力端子に入力する信号と
では、カウンター4aとノット回路4bとを介してアン
ド回路4cの他方の入力端子に入力する信号の方が遅延
することから、時定数回路3aの時定数の狂いでリセッ
ト信号Rを次々と頻発するように成った最初のリセット
信号Rでは、アンド回路4cはHigh出力を行わない。
【0034】しかしながら、時定数回路3aの時定数の
狂いでリセット信号Rを次々と頻発するように成った2
番目のリセット信号Rにあっては、最初のリセット信号
Rとの時間間隔は所定時間T1 未満である。従って、カ
ウンター4aのカウント値は所定カウント値Nには達し
ない状態で再びクリアされる。従って、この2番目のリ
セット信号Rでアンド回路4cはラッチ回路4dに対し
てHighを出力する。すると、ラッチ回路4dは出力をLo
w →Highに変化すると共にHighをラッチしてHigh出力を
継続する。
【0035】ラッチ回路4dの出力がHighに成ると、電
界効果トランジスタ5aはオフすると同時に電界効果ト
ランジスタ5bはオンする。すると、ウオッチドッグタ
イマ2の時定数回路接続端子からは時定数が狂って不具
合に成った時定数回路3aは切り離され、新たにウオッ
チドッグタイマ2の時定数回路接続端子には正しい時定
数回路3bが接続する。すると、ウオッチドッグタイマ
2からの時定数回路の狂いによるリセット信号Rの頻発
は治まり、ウオッチドッグタイマ具備装置は長期間のシ
ステムダウンに陥ること無く自動的に復帰する。
【0036】なお、ラッチ回路4dの出力に、ラッチ回
路4dの出力がHighに成ると警報音が鳴動したり警報表
示されたりするような報知手段(図示せず)を接続して
設ければ、ウオッチドッグタイマ具備装置はバックアッ
プ用の時定数回路3bにて正常に機能しているものの、
一方の時定数回路3aは不具合に成っている旨の報知が
可能で信頼性を確保する上でも好ましい。
【0037】上述のように構成されるウオッチドッグタ
イマ具備装置にあっては、時定数回路に冗長性を持たせ
た回路構成と成り、時定数回路の狂いによるリセット信
号Rの頻発に起因するシステムダウンで長期間に渡って
使用不可能と成ることを防止でき、従来に比べて信頼性
を高めることができた。
【0038】なお、本発明は、上記実施例に限定される
ものではなく、リセット信号検定回路やスイッチング回
路の構成としては各種の変形が可能であるが、それらを
包含するものである。
【0039】
【発明の効果】本発明の遠隔操作型スポットライトは上
述のように構成したものであるから、請求項1記載の発
明にあっては、今まで接続していた計時回路が不具合に
成ると切り離して他の正常な計時回路に接続を切り替え
ることが可能で冗長性を持たせることができ、請求項2
記載の発明にあっては、上記効果に加えて、更に、中央
処理装置を駆動しているクロック信号を基準に計時して
ウオッチドッグタイマが正しくリセット信号を出力して
いるか否かを検定するので、計時のための基準回路を別
途設ける必要が無く、簡単にリセット信号検定回路を構
成することができ、請求項3記載の発明にあっては、上
記効果に加えて、更に、バックアップ用の計時回路に切
り替わった状態である旨を報知して保全の必要性を喚起
でき、信頼性に優れるウオッチドッグタイマ具備装置を
提供できると言う効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るウオッチドッグタイマ具備装置の
一実施例の要部を示すブロック図である。
【符号の説明】
1 中央処理装置 2 ウオッチドッグタイマ 3 計時回路 4 リセット信号検定回路 5 スイッチング回路
【手続補正書】
【提出日】平成6年5月30日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0039
【補正方法】変更
【補正内容】
【0039】
【発明の効果】本発明のウオッチドッグタイマ具備装置
は上述のように構成したものであるから、請求項1記載
の発明にあっては、今まで接続していた計時回路が不具
合に成ると切り離して他の正常な計時回路に接続を切り
替えることが可能で冗長性を持たせることができ、請求
項2記載の発明にあっては、上記効果に加えて、更に、
中央処理装置を駆動しているクロック信号を基準に計時
してウオッチドッグタイマが正しくリセット信号を出力
しているか否かを検定するので、計時のための基準回路
を別途設ける必要が無く、簡単にリセット信号検定回路
を構成することができ、請求項3記載の発明にあって
は、上記効果に加えて、更に、バックアップ用の計時回
路に切り替わった状態である旨を報知して保全の必要性
を喚起でき、信頼性に優れるウオッチドッグタイマ具備
装置を提供できると言う効果を奏する。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置から所定時間未満の時間間
    隔でパルスが入力されているか否かを計時回路に基づい
    て監視して、所定時間未満の時間間隔でパルスが入力さ
    れていないと検定されると、前記中央処理装置が暴走し
    たものとして前記中央処理装置にリセット信号を出力す
    るウオッチドッグタイマを備えるウオッチドッグタイマ
    具備装置において、前記計時回路を複数設けると共に、
    ウオッチドッグタイマが正しくリセット信号を出力して
    いるか否かを検定するリセット信号検定回路と、前記リ
    セット信号検定回路が前記ウオッチドッグタイマは正し
    くリセット信号を出力していないと検定すると今まで接
    続していた計時回路を切り離して他の計時回路に接続を
    切り替えるスイッチング回路とを設けたことを特徴とす
    るウオッチドッグタイマ具備装置。
  2. 【請求項2】 前記リセット信号検定回路は、前記中央
    処理装置を駆動しているクロック信号に基づいて前記ウ
    オッチドッグタイマの出力するリセット信号を検定する
    ものであることを特徴とする請求項1記載のウオッチド
    ッグタイマ具備装置。
  3. 【請求項3】 前記スイッチング回路の切り替えに連動
    して異常を報知する報知手段を付加したことを特徴とす
    る請求項1記載または請求項2記載のウオッチドッグタ
    イマ具備装置。
JP6022308A 1994-02-21 1994-02-21 ウオッチドッグタイマ具備装置 Withdrawn JPH07230395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6022308A JPH07230395A (ja) 1994-02-21 1994-02-21 ウオッチドッグタイマ具備装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6022308A JPH07230395A (ja) 1994-02-21 1994-02-21 ウオッチドッグタイマ具備装置

Publications (1)

Publication Number Publication Date
JPH07230395A true JPH07230395A (ja) 1995-08-29

Family

ID=12079119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6022308A Withdrawn JPH07230395A (ja) 1994-02-21 1994-02-21 ウオッチドッグタイマ具備装置

Country Status (1)

Country Link
JP (1) JPH07230395A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200714A (ja) * 2012-03-26 2013-10-03 Fujitsu Ten Ltd 監視装置および車載型電子制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013200714A (ja) * 2012-03-26 2013-10-03 Fujitsu Ten Ltd 監視装置および車載型電子制御装置

Similar Documents

Publication Publication Date Title
KR900001444B1 (ko) 내연기관 제어장치
US5345583A (en) Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state
US7529961B2 (en) Semiconductor device with clock failure detection circuitry
US8677182B2 (en) Computer system capable of generating an internal error reset signal according to a catastrophic error signal
KR100296984B1 (ko) 전자제어장치용감시시스템
CN110690894B (zh) 一种时钟失效安全保护方法及电路
CN110999086A (zh) 容错时钟监视器系统
US11429468B2 (en) Window type watchdog timer and semiconductor device
JP3072720B2 (ja) 情報処理装置
JP2593915B2 (ja) ダブルマイコンシステム暴走防止回路
US5301171A (en) Cross-monitored pair of clocks for processor fail-safe operation
JPH07230395A (ja) ウオッチドッグタイマ具備装置
JP2007041824A (ja) 電子制御ユニットのリセット回路
EP1172662B1 (en) Counter verification circuit
US7038506B2 (en) Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system
JPH09146653A (ja) 情報処理装置
JP2555724Y2 (ja) ディジタルリレー
JPH07230394A (ja) ウオッチドッグタイマ具備装置
JPH04283840A (ja) 情報処理装置の診断方法
RU1797122C (ru) Устройство дл перезапуска и контрол электропитани микроЭВМ
JP2002278657A (ja) 電源遮断装置
CN110928220A (zh) 一种监控方法和监控电路
JP2555725Y2 (ja) ディジタルリレー
JPH0755658B2 (ja) 時素リレー
JPH01191918A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508