JPH0722602A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【目的】 いわゆる暗電流、白点の発生を防止すること
ができる。 【構成】 半導体基板の主表面に、光電変換素子とこの
光電変換素子で発生した電荷を転送する電荷転送素子と
を備えるものであって、前記光電変換素子および電荷転
送素子はそれぞれ半導体基板面に形成された拡散層によ
って形成されている固体撮像素子において、少なくとも
一の拡散層からその拡散層が形成される半導体層にかけ
て不純物濃度の値がそれらＰＮ接合部にて極小となって
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像素子に係り、
特に、その拡散層に改良を施した固体撮像素子に関す
る。

【０００２】

【従来の技術】固体撮像素子は、半導体基板の主表面に
たとえばマトリックス状に複数の光電変換素子と、同列
における各光電変換素子を一グループとして各グループ
毎の光電変換素子からの電荷をそれぞれ電荷検出器へ転
送させる電荷電送素子が形成されて構成されている。

【０００３】光電変換素子としてはたとえばフォトダイ
オードが用いられ、このフォトダイオードのＰＮ接合部
は、半導体基板の主表面に該半導体基板と異なる導電型
の拡散層が形成されて構成されている。

【０００４】また、電荷転送素子としてはたとえばＣＣ
Ｄ素子が用いられ、このＣＣＤ素子の電荷転送路は、該
半導体基板の主表面に該半導体基板と異なる導電型の拡
散層が形成されて構成されている。

【０００５】なお、このような構成からなる固体撮像素
子は、たとえば「映像情報ＩＮＤＵＳＴＲＩＡＬ，５月
号，１９８６，Ｖｏｌ．１８，産業開発機構ＫＫ，映像
情報編集部」に詳述されている。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うに構成されている固体撮像素子は、その素子内にいわ
ゆる暗電流が発生することが見出され、また、この固体
撮像素子からの映像信号をディスプレィに入力させて画
像を映像させた場合に、該ディスプレィにいわゆる白点
が生じることが見出される。

【０００７】この原因を究明した結果、フォトダイオー
ドあるいはＣＣＤ素子を構成する拡散層とこの拡散層が
形成されている半導体素子との間のＰＮ接合部の濃度が
比較的高く、したがって、このＰＮ接合部から生じる空
乏層の幅が狭くなり高電界となるからであった。

【０００８】それ故、本発明は、このような事情に基づ
いてなされたものであり、その目的は、いわゆる暗電
流、白点の発生を防止できる固体撮像素子を提供するこ
とにある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、半導体基板の主表面
に、光電変換素子とこの光電変換素子で発生した電荷を
転送する電荷転送素子とを備えるものであって、前記光
電変換素子および電荷転送素子はそれぞれ半導体基板面
に形成された拡散層によって形成されている固体撮像素
子において、前記各拡散層のうち少なくとも一の拡散層
からその拡散層が形成される半導体層（拡散層の場合も
あり）にかけて不純物濃度の値がそれらＰＮ接合部にて
極小となっていることを特徴とするものである。

【００１０】

【作用】このように構成した固体撮像素子は、その光電
変換素子あるいは電荷転送素子を構成する拡散層のうち
少なくとも一の拡散層からその拡散層が形成される半導
体層（拡散層の場合もあり）にかけて不純物濃度の値が
それらＰＮ接合部にて極小となっているものである。

【００１１】このため、該ＰＮ接合部から発生する空乏
層の幅が厚くなり、低電界となって、いわゆる暗電流、
白点の発生を防止することができるようになる。

【００１２】

【実施例】図２は、本発明による半導体装置の製造方法
が適用される固体撮像装置を示す概略構成図である。

【００１３】同図は、一チップの半導体基板の主表面に
図示のような配列で各素子が形成されたものとなってい
る。同図において、前記半導体基板の主表面の光像投影
領域に複数のフォトダイオード１がマトリックス状に配
列されて形成されている。

【００１４】ここで、フォトダイオード１は、光照射に
よりその光の強度に応じて電荷を発生する光電変換素子
である。

【００１５】また、列方向（図中縦方向）に配列された
フォトダイオード１の群毎に該列方向に沿って形成され
た垂直シフトレジスタ２があり、これら各垂直シフトレ
ジスタ２はＣＣＤ素子から構成されている。

【００１６】これら垂直シフトレジスタ２は、それぞれ
列方向に配列された各フォトダイオード１にて発生した
電荷を読出すとともに、この電荷を列方向に沿って前記
光像投影領域外に転送させるものとなっている。

【００１７】なお、各フォトダイオード１から垂直シフ
トレジスタ２への電荷読出しは、図示しない電荷読出し
ゲートによりなされるようになっている。

【００１８】さらに、各垂直レジスタ２からそれぞれ転
送されてきた電荷は、水平シフトレジスタ４に出力さ
れ、この水平シフトレジスタ４によって水平方向に転送
されるようになっている。この水平シフトレジスタ４
は、前記各垂直シフトレジスタ２と同様にＣＣＤ素子に
より構成されている。

【００１９】水平シフトレジスタ４からの出力は、出力
回路５に入力され、この出力回路５において例えば電圧
に変換され、外部に取り出されるようになっている。

【００２０】そして、このように各素子が形成された半
導体基板の主表面には、各フォトダイオード１が形成さ
れている領域において開口が形成されることにより、各
フォトダイオード１のみを露呈させる遮光膜（図示せ
ず）が形成されている。

【００２１】図３は、図２のIII−III線における断面を
示す構成図である。

【００２２】同図において、Ｎ型半導体基板２１があ
り、このＮ型半導体基板２１の表面には濃度の低いＰ型
半導体層からなるＰ型ウェル層２２が形成されている。
そして、このＰ型ウェル層２２の表面には、Ｎ型拡散層
２３が形成され、前記Ｐ型ウェル層２２とともにフォト
ダイオード１を構成している。

【００２３】また、このフォトダイオード１を構成する
Ｎ型拡散層２３の表面には、濃度の高いＰ型拡散層２４
が形成されている。このＰ型拡散層２４は、いわゆる暗
電流を防止するための拡散層となっている。

【００２４】さらに、フォトダイオード１を構成するＮ
型拡散層２３に近接して、前記Ｐ型ウェル層２２の表面
には、垂直シフトレジスタ２の電荷転送路となるＮ型拡
散層２５が形成されている。なお、このＮ型拡散層２５
は、いわゆるスミア防止のため、前記Ｐ型ウェル層２２
に形成された濃度の高いＰ型ウェル層２６の表面に形成
されたものとなっている。

【００２５】そして、このように種々の拡散層が形成さ
れた主表面には、たとえばシリコン酸化膜からなる絶縁
膜２７を介して、一層目の転送電極であるゲート電極３
０Ｂが形成されている。

【００２６】そして、前記ゲート電極３０Ｂと一部重複
して二層目の転送電極であるゲート電極３０Ａが形成さ
れている。このゲート電極３０Ａはフォトダイオード２
０から読みだした電荷を垂直シフトレジスタ２の方向へ
転送するための電荷読みだし電極を兼ねている。

【００２７】さらに、ゲート電極３０Ａおよびフォトダ
イオード１の領域を覆って酸化膜からなる絶縁膜２７が
形成され、この絶縁膜２７の上面には、前記フォトダイ
オード１の形成領域を除いて（したがって開口が形成さ
れて）たとえばアルミニュウムからなる遮光膜２８が形
成されている。

【００２８】図４（ａ）は、図２における水平シフトレ
ジスタ４および出力回路５を示した説明図である。電荷
転送路であるＮ型拡散層２５に沿って一層目のゲート電
極３０Ｂと二層目のゲート電極３０Ａとが交互に配置さ
れている。

【００２９】ここで、図中左側からゲート電極３０Ｂ、
３０Ａが共通接続されてφ₁のパルスが印加されるよう
になっている。また、次のゲート電極３０Ｂ、３０Ａが
共通接続されてφ₂のパルスが印加されるようになって
いる。そして、次のゲート電極３０Ｂ、３０Ａが共通接
続されてφ₁のパルスが印加されるようになっている。
さらに、次のゲート電極３０Ｂ、３０Ａが共通接続され
てφ₂のパルスが印加されるようになっている。

【００３０】このような状態で、前記パルスφ₁が９Ｖ
で、パルスφ₂が０Ｖの際に図４（ｂ）の点線に示すよ
うなポテンシャル分布が前記Ｎ型拡散層２５内に形成さ
れ、また、前記パルスφ₁が０Ｖで、パルスφ₂が９Ｖと
なった際に図４（ｂ）の実線に示すようなポテンシャル
分布に変化するようになる。このような状態を順次交互
に繰り返すことにより、Ｎ型拡散層２５内の電荷ｅが移
動（図中では左から右側へ）することになる。

【００３１】なお、このことは前記垂直シフトレジスタ
２においても同様の構成となっているものである。

【００３２】そして、このように移動してきた電荷ｅ
は、出力回路５内のコンデンサＣにより電圧Ｖ（＝Ｑ／
Ｃ）に変換され、ＭＯＳＦＥＴ４０のゲート電極に印加
されるようになる。そして、このＭＯＳＦＥＴ４０を介
して出力電圧Ｖｏｕｔが出力されるようになっている。

【００３３】そして、本実施例では、特に、図３におい
て、Ｎ型拡散層２３からこのＮ型拡散層２３が形成され
るＰ型ウェル層２２にかけて不純物濃度の値がそれらの
ＰＮ接合部にて極小となっている。

【００３４】また、Ｐ型拡散層２４からこのＰ型拡散層
が形成されているＮ型拡散層２３にかけて不純物濃度の
値がそれらのＰＮ接合部にて極小となっている。

【００３５】また、Ｐ型ウェル層２６からこのＰ型ウェ
ル層２６が形成されているＰ型ウェル層２２にかけて不
純物濃度の値がそれらのＰＮ接合部にて極小となってい
る。

【００３６】さらに、Ｎ型拡散層２５からこのＮ型拡散
層２５が形成されているＰ型拡散層２６にかけて不純物
濃度の値がそれらのＰＮ接合部にて極小となっている。

【００３７】すなわち、このような濃度の状態は、図１
に示すようになっており、拡散層からこの拡散層が形成
されている半導体層との関係において、該拡散層は図中
不純物層Ａで示され、該半導体層は図中不純物層Ｂで示
されている。

【００３８】なお、同図において、横軸は拡散深さを示
し縦軸は不純物濃度を示している。

【００３９】この図から明らかなように、不純物層Ａか
らこの不純物層Ａが形成されている不純物層Ｂにかけ
て、そのＰＮ接合部で互いに異なる導電型の不純物どお
しが打ち消される結果、不純物濃度の値（和）が該ＰＮ
接合部にて極小となっている。

【００４０】ここで、従来の同じ構成における固体撮像
素子の場合における濃度の状態を、図１に対応する図１
３に示している。

【００４１】このように構成した固体撮像素子は、その
フォトダイオードあるいはＣＣＤ素子を構成する拡散層
からその拡散層が形成される半導体層（拡散層の場合も
あり）にかけて不純物濃度の値がそれらＰＮ接合部にて
極小となっているものである。

【００４２】このため、該接合部から発生する空乏層の
幅が厚くなり、低電界となって、いわゆる暗電流、白点
の発生を防止することができるようになる。

【００４３】次に、このような構成からなる固体撮像素
子の製造方法の一実施例を図５ないし図１２を用いて説
明する。なお、この説明では半導体基板の主表面に拡散
層を形成する工程のみを示し、また該拡散層を周知のフ
ォトリソグラフィで形成するがその際のフォトレジスト
等の記載は省略している。

【００４４】工程１．（図５） Ｎ型半導体基板２１の主表面の全域にＰ型不純物をイオ
ン打ち込みする。この際のイオン打ち込みに要するエネ
ルギーは比較的大きく、結果として該Ｐ型不純物はＮ型
半導体基板２１の表面から若干の深さの個所にて集中す
るようにして打ち込む。

【００４５】工程２．（図６） Ｎ型半導体基板２１に熱処理を施すことにより、該半導
体基板２１内で前記Ｐ型不純物を拡散させ、これにより
Ｐウェル層２２を形成する。

【００４６】この場合のＰウェル層２２の不純物濃度は
図１の不純物Ｂに示す分布となる。

【００４７】工程３．（図７） Ｐウェル層２２の表面の一領域に濃度の濃いＰ型不純物
をイオン打ち込みする。この際のイオン打ち込みに要す
るエネルギーは比較的大きく、結果として該Ｐ型不純物
はＰ型ウェル層２２の表面から若干の深さの個所にて集
中するようにして打ち込む。

【００４８】工程４．（図８） Ｎ型半導体基板２１に熱処理を施すことにより、該Ｐ型
ウェル層２２内で前記Ｐ型不純物を拡散させ、これによ
り濃度の濃いＰ型拡散層２６を形成する。

【００４９】この場合のＰウェル層２２の不純物濃度は
図１の不純物Ｂに示す分布となる。

【００５０】工程５．（図９） Ｐウェル層２２の表面の一領域に濃度の濃いＮ型不純物
をイオン打ち込みする。この際のイオン打ち込みに要す
るエネルギーは比較的大きく、結果として該Ｎ型不純物
はＰ型ウェル層２２の表面から若干の深さの個所にて集
中するようにして打ち込む。

【００５１】工程６．（図１０） Ｎ型半導体基板２１に熱処理を施すことにより、該Ｐ型
ウェル層２２内で前記Ｎ型不純物を拡散させ、これによ
りＮ型拡散層２３を形成する。

【００５２】この場合のＮ型拡散層２３の不純物濃度は
図１の不純物Ｂに示す分布となる。

【００５３】工程７．（図１１） Ｎ型拡散層２３の表面にその周辺部を除いて濃度の濃い
Ｐ型不純物をイオン打ち込みする。この際のイオン打ち
込みに要するエネルギーは比較的大きく、結果として該
Ｐ型不純物はＮ型拡散層２３の表面から若干の深さの個
所にて集中するようにして打ち込む。

【００５４】なお、この場合において、前記Ｐ型不純物
はＮ型拡散層２３の表面の個所にて集中するようにして
打ち込むようにしてもよい。

【００５５】工程８．（図１２） Ｎ型半導体基板２１に熱処理を施すことにより、該Ｎ型
拡散層２３内で前記Ｐ型不純物を拡散させ、これにより
Ｐ型拡散層を形成する。

【００５６】Ｐ型不純物がＮ型拡散層２３の表面の個所
にて集中するようにして打ち込まれた場合、Ｐ型拡散層
２４の不純物濃度は図１の不純物Ａに示す分布となり、
このＰ型拡散層２４が形成されているＮ型拡散層２３の
不純物濃度は図１の不純物Ｂに示す分布となる。

【００５７】また、Ｐ型拡散層２６の表面にその周辺部
を除く領域にＮ型拡散層２５を形成するが、この際には
Ｎ型不純物のイオン打ち込みは、該Ｎ型拡散層２５の表
面の個所に集中して打ち込むようにしてもよい。この場
合においても、Ｎ型拡散層２５とこのＮ型拡散層２５が
形成されているＰ型拡散層との濃度分布は図１に示した
ようになる。

【００５８】以上説明したような製造方法によれば、フ
ォトダイオードおよびＣＣＤ素子を構成する全ての拡散
層において、それら拡散層からその拡散層が形成される
半導体層にかけて不純物濃度の値がそれらＰＮ接合部に
て極小となるようになる。

【００５９】上述した実施例は、フォトダイオードおよ
びＣＣＤ素子を構成する全ての拡散層において、それら
拡散層からその拡散層が形成される半導体層にかけて不
純物濃度の値がそれらＰＮ接合部にて極小となるように
したものである。しかし、全ての拡散層に適用させる必
要はなく、必要となる拡散層に適用させるようにしても
よいことはいうまでもない。

【００６０】上述した実施例は、光電変換素子がマトリ
ックス状に配列されたいわゆるエリアセンサについて説
明したものである。しかし、これに限定されることはな
く、該光電変換素子をライン状に配列させたいわゆるラ
インセンサについても本発明を適用できることはいうま
でもない。

【００６１】

【発明の効果】以上説明したことから明らかなように、
本発明による固体撮像素子によれば、いわゆる暗電流、
白点の発生を防止することができるようになる。

【図面の簡単な説明】

【図１】本発明による固体撮像素子の一実施例を示す説
明図である。

【図２】本発明による固体撮像素子の一実施例を示す全
体の概略を示す構成図である。

【図３】図２のIII−III線における断面図である。

【図４】（ａ）、（ｂ）は、図２に示す水平シフトレジ
スタと出力回路の動作を示す説明図である。

【図５】本発明による固体撮像素子の製造方法の一実施
例を示す工程１．の断面図である。

【図６】本発明による固体撮像素子の製造方法の一実施
例を示す工程２．の断面図である。

【図７】本発明による固体撮像素子の製造方法の一実施
例を示す工程３．の断面図である。

【図８】本発明による固体撮像素子の製造方法の一実施
例を示す工程４．の断面図である。

【図９】本発明による固体撮像素子の製造方法の一実施
例を示す工程５．の断面図である。

【図１０】本発明による固体撮像素子の製造方法の一実
施例を示す工程６．の断面図である。

【図１１】本発明による固体撮像素子の製造方法の一実
施例を示す工程７．の断面図である。

【図１２】本発明による固体撮像素子の製造方法の一実
施例を示す工程８．の断面図である。

【図１３】従来の固体撮像素子の一例を示す説明図であ
る。

【符号の説明】

１ フォトダイオード ２ 垂直シフトレジスタ ４ 水平シフトレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹本 一八男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 田中 清 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 木村 勝高 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 安藤 治久 東京都千代田区丸の内１丁目５番１号 株 式会社日立製作所内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板の主表面に、光電変換素子と
   この光電変換素子で発生した電荷を転送する電荷転送素
   子とを備えるものであって、前記光電変換素子および電
   荷転送素子はそれぞれ半導体基板面に形成された拡散層
   によって形成されている固体撮像素子において、少なく
   とも一の拡散層からその拡散層が形成される半導体層に
   かけて不純物濃度の値がそれらＰＮ接合部にて極小とな
   っていることを特徴とする固体撮像素子。