JPH07225568A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07225568A JPH07225568A JP1827494A JP1827494A JPH07225568A JP H07225568 A JPH07225568 A JP H07225568A JP 1827494 A JP1827494 A JP 1827494A JP 1827494 A JP1827494 A JP 1827494A JP H07225568 A JPH07225568 A JP H07225568A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- image signal
- value
- input image
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 デジタル画像データを扱う液晶表示装置にお
いて、画像の表示品位を低下させること無く画像データ
のビット数を減少し、小型・低コストの液晶表示装置を
提供する。 【構成】 ＭビットのＲ、Ｇ、Ｂ入力画像信号１フレー
ムを複数フレームに分散して表示する事により１フレー
ムあたりの画像データのビット数を減少させる際、Ｒ、
Ｇ、Ｂ画像信号それぞれに対し補正値算出回路（１０
７）、（１０８）、（１０９）及びデータ補正回路（１
１０）、（１１１）、（１１２）を設け、それぞれ異な
るビット数にビット変換する事により表示品位の低下な
くして画像データを減少し、画像信号駆動回路の小型
化、低コスト化を可能とする。
いて、画像の表示品位を低下させること無く画像データ
のビット数を減少し、小型・低コストの液晶表示装置を
提供する。 【構成】 ＭビットのＲ、Ｇ、Ｂ入力画像信号１フレー
ムを複数フレームに分散して表示する事により１フレー
ムあたりの画像データのビット数を減少させる際、Ｒ、
Ｇ、Ｂ画像信号それぞれに対し補正値算出回路（１０
７）、（１０８）、（１０９）及びデータ補正回路（１
１０）、（１１１）、（１１２）を設け、それぞれ異な
るビット数にビット変換する事により表示品位の低下な
くして画像データを減少し、画像信号駆動回路の小型
化、低コスト化を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示素子を駆動する
液晶表示回路に関して、特に多階調表示を行う駆動回路
を備えた液晶表示装置に関するものである。
液晶表示回路に関して、特に多階調表示を行う駆動回路
を備えた液晶表示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置において、多階調表示を行
う方法として、Ｍビットのディジタル入力画像信号１フ
レームの情報を２(M-N)フィールドに分散し、各フィー
ルドにおいてＮビット（Ｍ＞Ｎ）の画像信号を表示する
よう制御を行い、人の眼のパルス光に対する積分効果を
利用して疑似的にＭビットの画像として人の眼に知覚さ
せる方法が知られている。このような液晶表示装置とし
ては、例えば特開昭６３−１８２６９５号公報に示され
ている。
う方法として、Ｍビットのディジタル入力画像信号１フ
レームの情報を２(M-N)フィールドに分散し、各フィー
ルドにおいてＮビット（Ｍ＞Ｎ）の画像信号を表示する
よう制御を行い、人の眼のパルス光に対する積分効果を
利用して疑似的にＭビットの画像として人の眼に知覚さ
せる方法が知られている。このような液晶表示装置とし
ては、例えば特開昭６３−１８２６９５号公報に示され
ている。
【０００３】図２は従来の液晶表示装置の一般的な構成
例を示すものである。２０１〜２０３はそれぞれＭ＝５
ビットのＲ、Ｇ、Ｂ入力画像信号、２０４はフレーム数
のカウントに使用する画像信号のフレーム信号、２０５
はフレーム信号２０４の周波数を２逓倍する周波数２逓
倍回路、２０６は周波数２逓倍回路２０５の出力をカウ
ントするフレームカウント回路、２０７〜２０９はＲ、
Ｇ、Ｂ入力画像信号２０１〜２０３の下位（Ｍ−Ｎ）ビ
ットとフレームカウント回路２０６の出力値に応じて補
正値Ｈを算出し出力する補正値算出回路、２１０〜２１
２はそれぞれＲ、Ｇ、Ｂ補正値算出回路２０７〜２０９
の出力を入力画像信号２０１〜２０３の上位ｎビットの
値に加算するＲ、Ｇ、Ｂデータ補正回路、２１３はデー
タ補正回路の出力画像信号に応じて画像を表示する液晶
モジュールである。
例を示すものである。２０１〜２０３はそれぞれＭ＝５
ビットのＲ、Ｇ、Ｂ入力画像信号、２０４はフレーム数
のカウントに使用する画像信号のフレーム信号、２０５
はフレーム信号２０４の周波数を２逓倍する周波数２逓
倍回路、２０６は周波数２逓倍回路２０５の出力をカウ
ントするフレームカウント回路、２０７〜２０９はＲ、
Ｇ、Ｂ入力画像信号２０１〜２０３の下位（Ｍ−Ｎ）ビ
ットとフレームカウント回路２０６の出力値に応じて補
正値Ｈを算出し出力する補正値算出回路、２１０〜２１
２はそれぞれＲ、Ｇ、Ｂ補正値算出回路２０７〜２０９
の出力を入力画像信号２０１〜２０３の上位ｎビットの
値に加算するＲ、Ｇ、Ｂデータ補正回路、２１３はデー
タ補正回路の出力画像信号に応じて画像を表示する液晶
モジュールである。
【０００４】以上のように構成された従来例の液晶表示
装置において、以下その動作を図２を用いて説明する。
装置において、以下その動作を図２を用いて説明する。
【０００５】
【表１】
【０００６】この例では５ビットのＲ、Ｇ、Ｂ入力画像
信号２０１〜２０３のうち、上位４ビットをそれぞれ
Ｒ、Ｇ、Ｂデータ補正回路２１０〜２１２に、下位１ビ
ットをＲ、Ｇ、Ｂ補正値算出回路２０７〜２０９に入力
している。ここで、周波数２逓倍回路２０５に入力され
たフレーム信号の周波数は２逓倍され、フレームカウン
ト回路２０６にクロックとして出力される。フレームカ
ウント回路２０６は１フレームを１周期とする１ビット
のカウンタであり、クロックの変化とともにフィールド
カウント値Ｆ＝０からＦ＝１の値まで１ずつ加算し出力
する。Ｒ、Ｇ、Ｂ補正値算出回路２０７〜２０９は、
Ｒ、Ｇ、Ｂ入力画像信号２０１〜２０３の下位１ビット
の値とフィールドカウント値Ｆに応じて補正値ＨをＲ、
Ｇ、Ｂデータ補正回路２１０〜２１２に出力する。
信号２０１〜２０３のうち、上位４ビットをそれぞれ
Ｒ、Ｇ、Ｂデータ補正回路２１０〜２１２に、下位１ビ
ットをＲ、Ｇ、Ｂ補正値算出回路２０７〜２０９に入力
している。ここで、周波数２逓倍回路２０５に入力され
たフレーム信号の周波数は２逓倍され、フレームカウン
ト回路２０６にクロックとして出力される。フレームカ
ウント回路２０６は１フレームを１周期とする１ビット
のカウンタであり、クロックの変化とともにフィールド
カウント値Ｆ＝０からＦ＝１の値まで１ずつ加算し出力
する。Ｒ、Ｇ、Ｂ補正値算出回路２０７〜２０９は、
Ｒ、Ｇ、Ｂ入力画像信号２０１〜２０３の下位１ビット
の値とフィールドカウント値Ｆに応じて補正値ＨをＲ、
Ｇ、Ｂデータ補正回路２１０〜２１２に出力する。
【０００７】ここで（表１）は、Ｒ、Ｇ、Ｂ入力画像信
号２０１〜２０３の値とその電圧値の例、Ｒ、Ｇ、Ｂ入
力画像信号２０１〜２０３の下位１ビットとフィールド
カウント値Ｆの値に応じた補正値Ｈ、Ｒ、Ｇ、Ｂデータ
補正回路２１０〜２１２により補正処理を加えられた
Ｒ、Ｇ、Ｂ出力画像信号とその電圧値、２フレームの平
均出力電圧値の例を示したものである。すなわちＲ、
Ｇ、Ｂ入力画像信号２０１〜２０３の下位１ビットの値
が０の時はフィールドカウント回路２０６の出力Ｆ＝
０、Ｆ＝１フィールドそれぞれに対し補正値Ｈ＝０を、
入力画像信号３０１の下位１ビットの値が１の時はＦ＝
０〜１フィールドのうち任意の１フィールドに対し補正
値Ｈ＝１をその他の１フィールドに対し補正値Ｈ＝０を
出力するものである。Ｒ、Ｇ、Ｂ補正値算出回路２０７
〜２０９の出力値Ｈは、Ｒ、Ｇ、Ｂデータ補正回路２１
０〜２１２に入力されＲ、Ｇ、Ｂ入力画像信号２０１〜
２０３の上位３ビットの値に加算される。
号２０１〜２０３の値とその電圧値の例、Ｒ、Ｇ、Ｂ入
力画像信号２０１〜２０３の下位１ビットとフィールド
カウント値Ｆの値に応じた補正値Ｈ、Ｒ、Ｇ、Ｂデータ
補正回路２１０〜２１２により補正処理を加えられた
Ｒ、Ｇ、Ｂ出力画像信号とその電圧値、２フレームの平
均出力電圧値の例を示したものである。すなわちＲ、
Ｇ、Ｂ入力画像信号２０１〜２０３の下位１ビットの値
が０の時はフィールドカウント回路２０６の出力Ｆ＝
０、Ｆ＝１フィールドそれぞれに対し補正値Ｈ＝０を、
入力画像信号３０１の下位１ビットの値が１の時はＦ＝
０〜１フィールドのうち任意の１フィールドに対し補正
値Ｈ＝１をその他の１フィールドに対し補正値Ｈ＝０を
出力するものである。Ｒ、Ｇ、Ｂ補正値算出回路２０７
〜２０９の出力値Ｈは、Ｒ、Ｇ、Ｂデータ補正回路２１
０〜２１２に入力されＲ、Ｇ、Ｂ入力画像信号２０１〜
２０３の上位３ビットの値に加算される。
【０００８】その結果、５ビットのＲ、Ｇ、Ｂ入力画像
信号２０１〜２０３の１フレームは、４ビットのＲ、
Ｇ、Ｂ画像信号２フィールドに分散され、その平均値を
とることにより、表現できる階調数Ｋは見かけ上３１階
調となる。つまり４ビットの画像信号で５ビット相当の
階調の疑似的な表現を実現している。
信号２０１〜２０３の１フレームは、４ビットのＲ、
Ｇ、Ｂ画像信号２フィールドに分散され、その平均値を
とることにより、表現できる階調数Ｋは見かけ上３１階
調となる。つまり４ビットの画像信号で５ビット相当の
階調の疑似的な表現を実現している。
【０００９】
【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、Ｒ、Ｇ、Ｂそれぞれの画像信号に対して
同じ処理により階調表示を行っているため、フルカラー
表示のような多階調表示を行う場合には、補正処理の為
の回路規模の増大に対してその効果は大きなものでは
く、更に少ないビット数のデータにより多階調を表示す
る技術が求められている。
うな構成では、Ｒ、Ｇ、Ｂそれぞれの画像信号に対して
同じ処理により階調表示を行っているため、フルカラー
表示のような多階調表示を行う場合には、補正処理の為
の回路規模の増大に対してその効果は大きなものでは
く、更に少ないビット数のデータにより多階調を表示す
る技術が求められている。
【００１０】本発明はかかる点に鑑みより簡単な画像信
号処理装置を用いて、画像の表示品位を損なわずに多階
調表示を行う液晶表示装置を提供することを目的とす
る。
号処理装置を用いて、画像の表示品位を損なわずに多階
調表示を行う液晶表示装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明は、ＭビットのＲ
入力画像信号を上位ＮRビットと下位（Ｍ−ＮR）ビット
に、ＭビットのＧ入力画像信号を上位ＮGビットと下位
（Ｍ−ＮG）ビットに、ＭビットのＢ入力画像信号を上
位ＮBビットと下位（Ｍ−ＮB）ビットに区別したとき、
フレーム信号を２(M-NB)逓倍する周波数逓倍回路と、２
(M-NB)逓倍されたフレーム信号のフレーム数を１フレー
ムごとにカウントするフレームカウント手段と、Ｒ入力
画像信号の下位（Ｍ−ＮR）ビットの信号及びフレーム
カウント手段の出力に応じて補正値を出力するＲ補正値
算出回路と、Ｇ入力画像信号の下位（Ｍ−ＮG）ビット
の信号及びフレームカウント手段の出力に応じて補正値
を出力するＧ補正値算出回路と、Ｂ入力画像信号の下位
（Ｍ−ＮB）ビットの信号及びフレームカウント手段の
出力に応じて補正値を出力するＢ補正値算出回路と、Ｂ
補正値算出回路の出力をＲ入力画像信号の上位ＮRビッ
トの値に加算または減算するＲ補正回路と、Ｇ補正値算
出回路の出力をＧ入力画像信号の上位ＮGビットの値に
加算または減算するＧ補正回路と、Ｂ補正値算出回路の
出力をＢ入力画像信号の上位ＮBビットの値に加算また
は減算するＢ補正回路とを具備することを特徴とする液
晶表示装置である。
入力画像信号を上位ＮRビットと下位（Ｍ−ＮR）ビット
に、ＭビットのＧ入力画像信号を上位ＮGビットと下位
（Ｍ−ＮG）ビットに、ＭビットのＢ入力画像信号を上
位ＮBビットと下位（Ｍ−ＮB）ビットに区別したとき、
フレーム信号を２(M-NB)逓倍する周波数逓倍回路と、２
(M-NB)逓倍されたフレーム信号のフレーム数を１フレー
ムごとにカウントするフレームカウント手段と、Ｒ入力
画像信号の下位（Ｍ−ＮR）ビットの信号及びフレーム
カウント手段の出力に応じて補正値を出力するＲ補正値
算出回路と、Ｇ入力画像信号の下位（Ｍ−ＮG）ビット
の信号及びフレームカウント手段の出力に応じて補正値
を出力するＧ補正値算出回路と、Ｂ入力画像信号の下位
（Ｍ−ＮB）ビットの信号及びフレームカウント手段の
出力に応じて補正値を出力するＢ補正値算出回路と、Ｂ
補正値算出回路の出力をＲ入力画像信号の上位ＮRビッ
トの値に加算または減算するＲ補正回路と、Ｇ補正値算
出回路の出力をＧ入力画像信号の上位ＮGビットの値に
加算または減算するＧ補正回路と、Ｂ補正値算出回路の
出力をＢ入力画像信号の上位ＮBビットの値に加算また
は減算するＢ補正回路とを具備することを特徴とする液
晶表示装置である。
【００１２】
【作用】本発明は前記した構成により、ＭビットのＲ入
力画像信号１フレーム分の情報をＮRビットの画像信号
２(M-NR)フレームに、ＭビットのＧ入力画像信号１フレ
ーム分の情報をＮGビットの画像信号２(M-NG)フレーム
に、ＭビットのＢ入力画像信号１フレーム分の情報をＮ
Bビットの画像信号２(M-NB)フレームに分散するもので
ある。つまりＲ入力画像信号の上位ＮR（Ｍ＞ＮR）ビッ
トに、Ｒ入力画像信号の下位（Ｍ−ＮR）ビットの値と
フレームカウント値により定まる補正値Ｈを加算または
減算し、Ｇ入力画像信号の上位ＮG（Ｍ＞ＮG）ビット
に、Ｇ入力画像信号の下位（Ｍ−ＮG）ビットの値とフ
レームカウント値により定まる補正値Ｈを加算または減
算し、Ｂ入力画像信号の上位ＮB（Ｍ＞ＮB）ビットに、
Ｂ入力画像信号の下位（Ｍ−ＮB）ビットの値とフレー
ムカウント値により定まる補正値Ｈを加算または減算
し、ＭビットのＲ入力画像信号１フレームをＮRビット
の画像信号２(M-NR)フレームに、ＭビットのＧ入力画像
信号１フレームをＮGビットの画像信号２(M-NG)フレー
ムに、ＭビットのＢ入力画像信号１フレームをＮBビッ
トの画像信号２(M-NB)フレームに分散するため、簡単な
構成の装置でＭビット相当の画像を、人の眼のパルス光
に対する積分効果により疑似的に知覚させることができ
る。
力画像信号１フレーム分の情報をＮRビットの画像信号
２(M-NR)フレームに、ＭビットのＧ入力画像信号１フレ
ーム分の情報をＮGビットの画像信号２(M-NG)フレーム
に、ＭビットのＢ入力画像信号１フレーム分の情報をＮ
Bビットの画像信号２(M-NB)フレームに分散するもので
ある。つまりＲ入力画像信号の上位ＮR（Ｍ＞ＮR）ビッ
トに、Ｒ入力画像信号の下位（Ｍ−ＮR）ビットの値と
フレームカウント値により定まる補正値Ｈを加算または
減算し、Ｇ入力画像信号の上位ＮG（Ｍ＞ＮG）ビット
に、Ｇ入力画像信号の下位（Ｍ−ＮG）ビットの値とフ
レームカウント値により定まる補正値Ｈを加算または減
算し、Ｂ入力画像信号の上位ＮB（Ｍ＞ＮB）ビットに、
Ｂ入力画像信号の下位（Ｍ−ＮB）ビットの値とフレー
ムカウント値により定まる補正値Ｈを加算または減算
し、ＭビットのＲ入力画像信号１フレームをＮRビット
の画像信号２(M-NR)フレームに、ＭビットのＧ入力画像
信号１フレームをＮGビットの画像信号２(M-NG)フレー
ムに、ＭビットのＢ入力画像信号１フレームをＮBビッ
トの画像信号２(M-NB)フレームに分散するため、簡単な
構成の装置でＭビット相当の画像を、人の眼のパルス光
に対する積分効果により疑似的に知覚させることができ
る。
【００１３】
【実施例】図１は本発明の第１の実施例における液晶表
示装置のブロック図を示すものである。図１において、
１０１、１０２、１０３はそれぞれ５ビットのＲ、Ｇ、
Ｂ入力画像信号、１０４はＲ、Ｇ、Ｂ入力画像信号１０
１〜１０３のフレーム信号、１０５はフレーム信号１０
４の周波数を８逓倍する周波数８逓倍回路、１０６はフ
レーム信号をカウントするフレームカウント回路、１０
７はＲ入力画像信号１０１の下位２ビットとフレームカ
ウント回路１０６の出力値Ｆに応じて補正値Ｈを算出し
出力するＲ補正値算出回路、１０８はＧ入力画像信号１
０２の下位１ビットとフレームカウント回路１０６の出
力値Ｆに応じて補正値Ｈを算出し出力するＧ補正値算出
回路、１０９はＢ入力画像信号１０３の下位３ビットと
フレームカウント回路１０６の出力値Ｆに応じて補正値
Ｈを算出し出力するＢ補正値算出回路、１１０はＲ補正
値算出回路１０７の出力をＲ入力画像信号１０１の上位
３ビットに加算するＲデータ補正回路、１１１はＧ補正
値算出回路１０８の出力をＧ入力画像信号１０２の上位
４ビットに加算するＧデータ補正回路、１１２はＢ補正
値算出回路１０９の出力をＢ入力画像信号１０３の上位
２ビットに加算するＢデータ補正回路、１１３はＲ、
Ｇ、Ｂデータ補正回路１１０〜１１２のＲ、Ｇ、Ｂ出力
画像信号に応じて画像を表示する液晶モジュールであ
る。
示装置のブロック図を示すものである。図１において、
１０１、１０２、１０３はそれぞれ５ビットのＲ、Ｇ、
Ｂ入力画像信号、１０４はＲ、Ｇ、Ｂ入力画像信号１０
１〜１０３のフレーム信号、１０５はフレーム信号１０
４の周波数を８逓倍する周波数８逓倍回路、１０６はフ
レーム信号をカウントするフレームカウント回路、１０
７はＲ入力画像信号１０１の下位２ビットとフレームカ
ウント回路１０６の出力値Ｆに応じて補正値Ｈを算出し
出力するＲ補正値算出回路、１０８はＧ入力画像信号１
０２の下位１ビットとフレームカウント回路１０６の出
力値Ｆに応じて補正値Ｈを算出し出力するＧ補正値算出
回路、１０９はＢ入力画像信号１０３の下位３ビットと
フレームカウント回路１０６の出力値Ｆに応じて補正値
Ｈを算出し出力するＢ補正値算出回路、１１０はＲ補正
値算出回路１０７の出力をＲ入力画像信号１０１の上位
３ビットに加算するＲデータ補正回路、１１１はＧ補正
値算出回路１０８の出力をＧ入力画像信号１０２の上位
４ビットに加算するＧデータ補正回路、１１２はＢ補正
値算出回路１０９の出力をＢ入力画像信号１０３の上位
２ビットに加算するＢデータ補正回路、１１３はＲ、
Ｇ、Ｂデータ補正回路１１０〜１１２のＲ、Ｇ、Ｂ出力
画像信号に応じて画像を表示する液晶モジュールであ
る。
【００１４】（表２）はＲ入力画像信号１０１に関し
て、入力信号とその電圧値の例、フレームカウント回路
１０６の出力値Ｆ、フレームカウント回路１０６の出力
値ＦとＲ入力画像信号の下位２ビットの値に応じた補正
値Ｈの値、Ｒ入力画像信号１０１の上位３ビットの値に
補正値Ｈを加算した出力画像信号とその電圧値の例、及
び４フレームの平均出力電圧値の例を示したものであ
る。
て、入力信号とその電圧値の例、フレームカウント回路
１０６の出力値Ｆ、フレームカウント回路１０６の出力
値ＦとＲ入力画像信号の下位２ビットの値に応じた補正
値Ｈの値、Ｒ入力画像信号１０１の上位３ビットの値に
補正値Ｈを加算した出力画像信号とその電圧値の例、及
び４フレームの平均出力電圧値の例を示したものであ
る。
【００１５】（表３）はＧ入力画像信号１０２に関し
て、入力信号とその電圧値の例、フレームカウント回路
１０６の出力値Ｆ、フレームカウント回路１０６の出力
値ＦとＧ入力画像信号１０２の下位１ビットの値に応じ
た補正値Ｈの値、Ｇ入力画像信号の上位４ビットの値に
補正値Ｈを加算した出力画像信号とその電圧値の例、及
び２フレームの平均出力電圧値の例を示したものであ
る。
て、入力信号とその電圧値の例、フレームカウント回路
１０６の出力値Ｆ、フレームカウント回路１０６の出力
値ＦとＧ入力画像信号１０２の下位１ビットの値に応じ
た補正値Ｈの値、Ｇ入力画像信号の上位４ビットの値に
補正値Ｈを加算した出力画像信号とその電圧値の例、及
び２フレームの平均出力電圧値の例を示したものであ
る。
【００１６】（表４）はＢ入力画像信号１０３に関し
て、入力信号とその電圧値の例、フレームカウント回路
１０６の出力値Ｆ、フレームカウント回路１０６の出力
値ＦとＢ入力画像信号１０３の下位３ビットの値に応じ
た補正値Ｈの値、Ｂ入力画像信号の上位２ビットの値に
補正値Ｈを加算した出力画像信号とその電圧値の例、及
び８フレームの平均出力電圧値の例を示したものであ
る。
て、入力信号とその電圧値の例、フレームカウント回路
１０６の出力値Ｆ、フレームカウント回路１０６の出力
値ＦとＢ入力画像信号１０３の下位３ビットの値に応じ
た補正値Ｈの値、Ｂ入力画像信号の上位２ビットの値に
補正値Ｈを加算した出力画像信号とその電圧値の例、及
び８フレームの平均出力電圧値の例を示したものであ
る。
【００１７】以上のように構成されたこの実施例の液晶
表示装置において、以下その動作を図１、（表２）、
（表３）、（表４）を用いて説明する。
表示装置において、以下その動作を図１、（表２）、
（表３）、（表４）を用いて説明する。
【００１８】
【表２】
【００１９】
【表３】
【００２０】
【表４】
【００２１】５ビットのＲ入力画像信号１０１は、上位
３ビットと下位２ビットの画像信号に分割される。上位
３ビットはＲデータ補正回路１１０に入力され、下位２
ビットはＲ補正値算出回路１０７に入力される。５ビッ
トのＧ入力画像信号１０２は、上位４ビットと下位１ビ
ットの画像信号に分割される。上位４ビットはＧデータ
補正回路１１１に入力され、下位１ビットはＧ補正値算
出回路１０８に入力される。５ビットのＢ入力画像信号
１０３は、上位２ビットと下位３ビットの画像信号に分
割される。上位２ビットはＢデータ補正回路１１２に入
力され、下位３ビットはＢ補正値算出回路１０９に入力
される。
３ビットと下位２ビットの画像信号に分割される。上位
３ビットはＲデータ補正回路１１０に入力され、下位２
ビットはＲ補正値算出回路１０７に入力される。５ビッ
トのＧ入力画像信号１０２は、上位４ビットと下位１ビ
ットの画像信号に分割される。上位４ビットはＧデータ
補正回路１１１に入力され、下位１ビットはＧ補正値算
出回路１０８に入力される。５ビットのＢ入力画像信号
１０３は、上位２ビットと下位３ビットの画像信号に分
割される。上位２ビットはＢデータ補正回路１１２に入
力され、下位３ビットはＢ補正値算出回路１０９に入力
される。
【００２２】フレーム信号１０４は周波数８逓倍回路１
０５に入力され８逓倍される。８逓倍されたフレーム信
号はフレームカウント回路１０６に入力される。フレー
ムカウント回路１０６は４ビットのカウンタでありフレ
ームの変化と共にフレームカウント値Ｆ＝０からＦ＝７
の値まで１ずつ加算しフレームカウント値Ｆとして出力
する。このフレームカウント値ＦがＲ、Ｇ、Ｂ補正値算
出回路１０７、１０８、１０９に供給される。Ｒ補正値
算出回路１０７においては、Ｒ入力画像信号１０１の下
位２ビットの値及びフレームカウント値Ｆに応じて補正
値Ｈを算出しＲデータ補正回路１１０に出力する。
０５に入力され８逓倍される。８逓倍されたフレーム信
号はフレームカウント回路１０６に入力される。フレー
ムカウント回路１０６は４ビットのカウンタでありフレ
ームの変化と共にフレームカウント値Ｆ＝０からＦ＝７
の値まで１ずつ加算しフレームカウント値Ｆとして出力
する。このフレームカウント値ＦがＲ、Ｇ、Ｂ補正値算
出回路１０７、１０８、１０９に供給される。Ｒ補正値
算出回路１０７においては、Ｒ入力画像信号１０１の下
位２ビットの値及びフレームカウント値Ｆに応じて補正
値Ｈを算出しＲデータ補正回路１１０に出力する。
【００２３】（表２）に補正値Ｈの算出手順を示した。
すなわちＲ入力画像信号１０１の下位２ビットの値が０
の時はフレームカウント回路１０６の出力値Ｆの値にか
かわらず補正値Ｈ＝０を、入力画像信号１０１の下位２
ビットの値が１の時はフレームカウント値Ｆ＝０〜７の
うち任意の２フレームに対しＨ＝１を、それ以外のフレ
ームに対しＨ＝０を出力し、入力画像信号１０１の下位
２ビットの値が２の時はフレームカウント値Ｆ＝０〜７
のうち任意の４フレームに対しＨ＝１を、それ以外のフ
レームに対しＨ＝０を出力し、入力画像信号１０１の下
位２ビットの値が３の時はフレームカウント値Ｆ＝０〜
７のうち任意の６フレームに対しＨ＝１を、それ以外の
フレームに対しＨ＝０を出力するものである。Ｇ補正値
算出回路１０８においては、Ｇ入力画像信号１０２の下
位１ビットの値及びフレームカウント値Ｆに応じて補正
値Ｈを算出しＧデータ補正回路１１１に出力する。
すなわちＲ入力画像信号１０１の下位２ビットの値が０
の時はフレームカウント回路１０６の出力値Ｆの値にか
かわらず補正値Ｈ＝０を、入力画像信号１０１の下位２
ビットの値が１の時はフレームカウント値Ｆ＝０〜７の
うち任意の２フレームに対しＨ＝１を、それ以外のフレ
ームに対しＨ＝０を出力し、入力画像信号１０１の下位
２ビットの値が２の時はフレームカウント値Ｆ＝０〜７
のうち任意の４フレームに対しＨ＝１を、それ以外のフ
レームに対しＨ＝０を出力し、入力画像信号１０１の下
位２ビットの値が３の時はフレームカウント値Ｆ＝０〜
７のうち任意の６フレームに対しＨ＝１を、それ以外の
フレームに対しＨ＝０を出力するものである。Ｇ補正値
算出回路１０８においては、Ｇ入力画像信号１０２の下
位１ビットの値及びフレームカウント値Ｆに応じて補正
値Ｈを算出しＧデータ補正回路１１１に出力する。
【００２４】（表３）に補正値Ｈの算出手順を示した。
すなわちＧ入力画像信号１０２の下位１ビットの値が０
の時はフレームカウント回路１０６の出力値Ｆの値にか
かわらず補正値Ｈ＝０を、Ｇ入力画像信号１０２の下位
１ビットの値が１の時はフレームカウント値Ｆ＝０〜７
のうち任意の４フレームに対しＨ＝１を、それ以外のフ
レームに対しＨ＝０を出力するものである。Ｂ補正値算
出回路１０９においては、Ｂ入力画像信号１０３の下位
３ビットの値及びフレームカウント値Ｆに応じて補正値
Ｈを算出しＢデータ補正回路１１２に出力する。
すなわちＧ入力画像信号１０２の下位１ビットの値が０
の時はフレームカウント回路１０６の出力値Ｆの値にか
かわらず補正値Ｈ＝０を、Ｇ入力画像信号１０２の下位
１ビットの値が１の時はフレームカウント値Ｆ＝０〜７
のうち任意の４フレームに対しＨ＝１を、それ以外のフ
レームに対しＨ＝０を出力するものである。Ｂ補正値算
出回路１０９においては、Ｂ入力画像信号１０３の下位
３ビットの値及びフレームカウント値Ｆに応じて補正値
Ｈを算出しＢデータ補正回路１１２に出力する。
【００２５】（表３）に補正値Ｈの算出手順を示した。
すなわちＢ入力画像信号１０３の下位３ビット（Ｄ２〜
Ｄ０）の値が０の時はフレームカウント回路１０６の出
力値Ｆの値にかかわらず補正値Ｈ＝０を、Ｂ入力画像信
号１０３の下位３ビットの値が１の時はフレームカウン
ト値Ｆ＝０〜７のうち任意の１フレームに対しＨ＝１
を、それ以外のフレームに対しＨ＝０を出力し、Ｂ入力
画像信号１０３の下位３ビットの値が２の時はフレーム
カウント値Ｆ＝０〜７のうち任意の２フレームに対しＨ
＝１を、それ以外のフレームに対しＨ＝０を出力し、Ｂ
入力画像信号１０３の下位３ビットの値が３の時はフレ
ームカウント値Ｆ＝０〜７のうち任意の３フレームに対
しＨ＝１を、それ以外のフレームに対しＨ＝０を出力
し、Ｂ入力画像信号１０３の下位３ビットの値が４の時
はフレームカウント回路１０６の出力値Ｆ＝０〜７のう
ち任意の４フレームに対し補正値Ｈ＝１を、それ以外の
フレームに対し補正値Ｈ＝０を出力し、Ｂ入力画像信号
１０３の下位３ビットの値が５の時はフレームカウント
値Ｆ＝０〜７のうち任意の５フレームに対しＨ＝１を、
それ以外のフレームに対しＨ＝０を出力し、Ｂ入力画像
信号１０３の下位３ビットの値が６の時はフレームカウ
ント値Ｆ＝０〜７のうち任意の６フレームに対しＨ＝１
を、それ以外のフレームに対しＨ＝０を出力し、Ｂ入力
画像信号１０３の下位３ビットの値が７の時はフレーム
カウント値Ｆ＝０〜７のうち任意の７フレームに対しＨ
＝１を、それ以外のフレームに対しＨ＝０を出力するも
のである。
すなわちＢ入力画像信号１０３の下位３ビット（Ｄ２〜
Ｄ０）の値が０の時はフレームカウント回路１０６の出
力値Ｆの値にかかわらず補正値Ｈ＝０を、Ｂ入力画像信
号１０３の下位３ビットの値が１の時はフレームカウン
ト値Ｆ＝０〜７のうち任意の１フレームに対しＨ＝１
を、それ以外のフレームに対しＨ＝０を出力し、Ｂ入力
画像信号１０３の下位３ビットの値が２の時はフレーム
カウント値Ｆ＝０〜７のうち任意の２フレームに対しＨ
＝１を、それ以外のフレームに対しＨ＝０を出力し、Ｂ
入力画像信号１０３の下位３ビットの値が３の時はフレ
ームカウント値Ｆ＝０〜７のうち任意の３フレームに対
しＨ＝１を、それ以外のフレームに対しＨ＝０を出力
し、Ｂ入力画像信号１０３の下位３ビットの値が４の時
はフレームカウント回路１０６の出力値Ｆ＝０〜７のう
ち任意の４フレームに対し補正値Ｈ＝１を、それ以外の
フレームに対し補正値Ｈ＝０を出力し、Ｂ入力画像信号
１０３の下位３ビットの値が５の時はフレームカウント
値Ｆ＝０〜７のうち任意の５フレームに対しＨ＝１を、
それ以外のフレームに対しＨ＝０を出力し、Ｂ入力画像
信号１０３の下位３ビットの値が６の時はフレームカウ
ント値Ｆ＝０〜７のうち任意の６フレームに対しＨ＝１
を、それ以外のフレームに対しＨ＝０を出力し、Ｂ入力
画像信号１０３の下位３ビットの値が７の時はフレーム
カウント値Ｆ＝０〜７のうち任意の７フレームに対しＨ
＝１を、それ以外のフレームに対しＨ＝０を出力するも
のである。
【００２６】さらにＲデータ補正回路１１０において、
Ｒ入力画像信号１０１の上位３ビットの値にＲ補正値算
出回路１０７により算出された補正値Ｈが加算され、３
ビットのＲ画像信号として、又Ｇデータ補正回路１１１
において、Ｇ入力画像信号１０２の上位４ビットの値に
Ｇ補正値算出回路１０８により算出された補正値Ｈが加
算され、４ビットのＧ画像信号として、Ｂデータ補正回
路１１２において、Ｂ入力画像信号１０３の上位２ビッ
トの値にＢ補正値算出回路１０９により算出された補正
値Ｈが加算され、２ビットのＢ画像信号として液晶モジ
ュール１１３へ供給される。
Ｒ入力画像信号１０１の上位３ビットの値にＲ補正値算
出回路１０７により算出された補正値Ｈが加算され、３
ビットのＲ画像信号として、又Ｇデータ補正回路１１１
において、Ｇ入力画像信号１０２の上位４ビットの値に
Ｇ補正値算出回路１０８により算出された補正値Ｈが加
算され、４ビットのＧ画像信号として、Ｂデータ補正回
路１１２において、Ｂ入力画像信号１０３の上位２ビッ
トの値にＢ補正値算出回路１０９により算出された補正
値Ｈが加算され、２ビットのＢ画像信号として液晶モジ
ュール１１３へ供給される。
【００２７】以上のようにこの実施例によれば、５ビッ
トのＲ入力画像信号１０１の１フレームは、Ｒ入力画像
信号１０１の下位２ビットの値及びフレームカウント値
Ｆによって求められる補正値Ｈを加算された、３ビット
の画像信号４フレームに、５ビットのＧ入力画像信号１
０２の１フレームは、Ｇ入力画像信号１０２の下位１ビ
ットの値及びフレームカウント値Ｆによって求められる
補正値Ｈを加算された、４ビットの画像信号２フレーム
に、５ビットのＢ入力画像信号１０３の１フレームは、
Ｂ入力画像信号１０３の下位３ビットの値及びフレーム
カウント値Ｆによって求められる補正値Ｈを加算され
た、２ビットの画像信号８フレームに変換される。
トのＲ入力画像信号１０１の１フレームは、Ｒ入力画像
信号１０１の下位２ビットの値及びフレームカウント値
Ｆによって求められる補正値Ｈを加算された、３ビット
の画像信号４フレームに、５ビットのＧ入力画像信号１
０２の１フレームは、Ｇ入力画像信号１０２の下位１ビ
ットの値及びフレームカウント値Ｆによって求められる
補正値Ｈを加算された、４ビットの画像信号２フレーム
に、５ビットのＢ入力画像信号１０３の１フレームは、
Ｂ入力画像信号１０３の下位３ビットの値及びフレーム
カウント値Ｆによって求められる補正値Ｈを加算され
た、２ビットの画像信号８フレームに変換される。
【００２８】以上述べたような補正処理を行ったＲ画像
信号１フレームは３ビット、Ｇ画像信号１フレームは４
ビット、Ｂ画像信号１フレームは２ビットの情報しか持
たないが、８フレーム連続表示する事により５ビット相
当の情報を表現可能である。
信号１フレームは３ビット、Ｇ画像信号１フレームは４
ビット、Ｂ画像信号１フレームは２ビットの情報しか持
たないが、８フレーム連続表示する事により５ビット相
当の情報を表現可能である。
【００２９】なお、Ｒ、Ｇ、Ｂデータ補正回路１１０〜
１１２において補正値Ｈを加算しているが、減算しても
同じ効果が得られる。また、第１の実施例においてＲ、
Ｇ、Ｂ入力画像信号１０１〜１０３のビット数を５ビッ
ト以外の数にしても成り立つことはいうまでもない。
１１２において補正値Ｈを加算しているが、減算しても
同じ効果が得られる。また、第１の実施例においてＲ、
Ｇ、Ｂ入力画像信号１０１〜１０３のビット数を５ビッ
ト以外の数にしても成り立つことはいうまでもない。
【００３０】
【発明の効果】以上説明したように、本発明によれば画
像信号処理回路が複雑化することなくＭビットの画像信
号をＮビット（Ｍ＞Ｎ）の画像信号で表現することが可
能となり、その実用的効果は大きい。特にＭとＮの差が
大きくなるほど、またＭの値が大きくなるほど、その有
効性は増加する。
像信号処理回路が複雑化することなくＭビットの画像信
号をＮビット（Ｍ＞Ｎ）の画像信号で表現することが可
能となり、その実用的効果は大きい。特にＭとＮの差が
大きくなるほど、またＭの値が大きくなるほど、その有
効性は増加する。
【図１】本発明の第１の実施例における液晶表示装置の
ブロック図
ブロック図
【図２】従来の液晶表示装置のブロック図
１０１ Ｒ入力画像信号 １０２ Ｇ入力画像信号 １０３ Ｂ入力画像信号 １０４ フレーム信号 １０５ 周波数８逓倍回路 １０６ フレームカウント回路 １０７ Ｒ補正値算出回路 １０８ Ｇ補正値算出回路 １０９ Ｂ補正値算出回路 １１０ Ｒデータ補正回路 １１１ Ｇデータ補正回路 １１２ Ｂデータ補正回路 １１３ 液晶モジュール
Claims (1)
- 【請求項１】ＭビットのＲ入力画像信号を上位ＮRビッ
トと下位（Ｍ−ＮR）ビットに、ＭビットのＧ入力画像
信号を上位ＮGビットと下位（Ｍ−ＮG）ビットに、Ｍビ
ットのＢ入力画像信号を上位ＮBビットと下位（Ｍ−
ＮB）ビットに区別したとき、フレーム信号を２(M-NB)
逓倍する周波数逓倍回路と、２(M-NB)逓倍されたフレー
ム信号のフレーム数を１フレームごとにカウントするフ
レームカウント手段と、Ｒ入力画像信号の下位（Ｍ−Ｎ
R）ビットの信号とフレームカウント手段の出力に応じ
て補正値を出力するＲ補正値算出回路と、Ｇ入力画像信
号の下位（Ｍ−ＮG）ビットの信号とフレームカウント
手段の出力に応じて補正値を出力するＧ補正値算出回路
と、Ｂ入力画像信号の下位（Ｍ−ＮB）ビットの信号と
フレームカウント手段の出力に応じて補正値を出力する
Ｂ補正値算出回路と、Ｒ補正値算出回路の出力をＲ入力
画像信号の上位ＮRビットの値に加算または減算するＲ
補正回路と、Ｇ補正値算出回路の出力をＧ入力画像信号
の上位ＮGビットの値に加算または減算するＧ補正回路
と、Ｂ補正値算出回路の出力をＢ入力画像信号の上位Ｎ
Bビットの値に加算または減算するＢ補正回路とを具備
することを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1827494A JPH07225568A (ja) | 1994-02-15 | 1994-02-15 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1827494A JPH07225568A (ja) | 1994-02-15 | 1994-02-15 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07225568A true JPH07225568A (ja) | 1995-08-22 |
Family
ID=11967074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1827494A Pending JPH07225568A (ja) | 1994-02-15 | 1994-02-15 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07225568A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100390855C (zh) * | 2004-04-28 | 2008-05-28 | 富士通株式会社 | 液晶显示器及其处理方法 |
-
1994
- 1994-02-15 JP JP1827494A patent/JPH07225568A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100390855C (zh) * | 2004-04-28 | 2008-05-28 | 富士通株式会社 | 液晶显示器及其处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069609A (en) | Image processor using both dither and error diffusion to produce halftone images with less flicker and patterns | |
| JP2575594B2 (ja) | 表示装置の駆動方法 | |
| JP4869422B2 (ja) | フレームレート制御方法 | |
| WO2019083016A1 (ja) | 表示制御装置、液晶表示装置およびテレビジョン受像機 | |
| US9024964B2 (en) | System and method for dithering video data | |
| JP2000200073A (ja) | 多階調表示装置 | |
| WO2009066882A2 (en) | Offset compensation gamma buffer and gray scale voltage generation circuit using the same | |
| KR100387202B1 (ko) | 디스플레이장치의오차확산처리장치 | |
| US20030025664A1 (en) | Liquid crystal display device | |
| JP3660273B2 (ja) | 表示装置 | |
| JP2008122635A (ja) | 表示方法及びこの方法を用いた表示装置 | |
| TWI479474B (zh) | 顯示裝置及其資料驅動電路、顯示面板的驅動方法與顯示系統 | |
| CN111161164B (zh) | 图像处理装置、方法及显示装置 | |
| JPH07225568A (ja) | 液晶表示装置 | |
| US20200064688A1 (en) | Local dimming system and method adaptable to a backlight of a display | |
| JP3282703B2 (ja) | 液晶表示装置の駆動回路 | |
| JP2008016893A (ja) | Ｄ／ａ変換回路、液晶駆動回路及び液晶表示装置 | |
| JP5542864B2 (ja) | 画像表示装置、画像処理装置及び画像表示方法 | |
| JPH07160224A (ja) | 液晶表示装置 | |
| JP2005043859A (ja) | パルス幅変調駆動方式を利用した多階調の画像表示装置 | |
| JPH11272236A (ja) | 液晶表示装置及びその中間調制御方法 | |
| KR20030075319A (ko) | 액정 표시 장치의 디더링 장치 및 디더링 방법 | |
| JPH08292742A (ja) | 液晶表示装置 | |
| JP2011227375A (ja) | 表示装置 | |
| JPH06161391A (ja) | 液晶駆動回路 |