JPH0722203A - チップ型サーミスタとその製造方法 - Google Patents
チップ型サーミスタとその製造方法Info
- Publication number
- JPH0722203A JPH0722203A JP16231493A JP16231493A JPH0722203A JP H0722203 A JPH0722203 A JP H0722203A JP 16231493 A JP16231493 A JP 16231493A JP 16231493 A JP16231493 A JP 16231493A JP H0722203 A JPH0722203 A JP H0722203A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- electrode
- main surface
- main
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高いチップ型サーミスタの製造工程
を簡略化する。 【構成】 シート状のサーミスタ素体１の第１面２及び
第２面４にそれぞれ、互いに位相をずらせて少なくとも
一部をオーバーラップさせた第１及び第２主面電極パタ
ーン３，５を形成し、第１面２，第２面４をガラスペー
スト６でコートした後、第１主面電極パターン３と第２
主面電極パターン５との間の間隔δでサーミスタ素体１
を帯状に切断し、切断面にそれぞれ第１主面電極パター
ン３に導通させた第１側面電極パターンと、第２主面電
極パターン５に導通させた第２側面電極パターンとを付
し、これを分断してチップ型サーミスタを得る。
を簡略化する。 【構成】 シート状のサーミスタ素体１の第１面２及び
第２面４にそれぞれ、互いに位相をずらせて少なくとも
一部をオーバーラップさせた第１及び第２主面電極パタ
ーン３，５を形成し、第１面２，第２面４をガラスペー
スト６でコートした後、第１主面電極パターン３と第２
主面電極パターン５との間の間隔δでサーミスタ素体１
を帯状に切断し、切断面にそれぞれ第１主面電極パター
ン３に導通させた第１側面電極パターンと、第２主面電
極パターン５に導通させた第２側面電極パターンとを付
し、これを分断してチップ型サーミスタを得る。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、正特性，負特性サーミ
スタ素子、特にチップ型サーミスタ素子とその製造方法
に関する。
スタ素子、特にチップ型サーミスタ素子とその製造方法
に関する。
【０００２】
【従来の技術】サーミスタ素子、特にチップ型正特性サ
ーミスタ素子の構造について、平板状正特性サーミスタ
素体の板厚方向にとられた両主面に電極を形成して電気
抵抗値を減少させる試みは知られている（実公平５−１
２９６１号，特開昭５６−１５０８０２号参照）。
ーミスタ素子の構造について、平板状正特性サーミスタ
素体の板厚方向にとられた両主面に電極を形成して電気
抵抗値を減少させる試みは知られている（実公平５−１
２９６１号，特開昭５６−１５０８０２号参照）。
【０００３】また、その製造方法に関しては、上記特開
昭５６−１５０８０２号公報に開示されている。この方
法は、サーミスタ素体シートの両面にスルーホールを基
準として分割溝を格子状に設け、縦溝，横溝に囲まれた
領域に電極パターンを形成し、焼成後、パターンの表面
に保護層を設け、次に縦溝に沿って分割し、端部電極と
なる導電層を塗布，焼付けた後、サーミスタ集合体を横
溝に沿って個々の要素に分割するというものである。
昭５６−１５０８０２号公報に開示されている。この方
法は、サーミスタ素体シートの両面にスルーホールを基
準として分割溝を格子状に設け、縦溝，横溝に囲まれた
領域に電極パターンを形成し、焼成後、パターンの表面
に保護層を設け、次に縦溝に沿って分割し、端部電極と
なる導電層を塗布，焼付けた後、サーミスタ集合体を横
溝に沿って個々の要素に分割するというものである。
【０００４】
【発明が解決しようとする課題】上記方法によるときに
は、予め分割溝がサーミスタ素体に付されているから、
個々の要素に分割することは容易であると思われるが、
主面に対する電極パターンの形成は、格子状に囲まれた
区画の個々について行なわれ、また、主面の電極パター
ンと端部電極との導通や、主面の電極パターンを覆う保
護層の形成領域の設定に極めて微細な作業を要するので
はないかと思われる。また、両面の主面電極形成領域の
設定に用いられたスルーホールは、後にサーミスタ要素
相互間の干渉をなくすための切欠部に利用することが特
徴となっているが、いずれにしてもスルーホールの形成
は工数を増すことになって製造工程を簡略化するうえに
は有利なことではない。
は、予め分割溝がサーミスタ素体に付されているから、
個々の要素に分割することは容易であると思われるが、
主面に対する電極パターンの形成は、格子状に囲まれた
区画の個々について行なわれ、また、主面の電極パター
ンと端部電極との導通や、主面の電極パターンを覆う保
護層の形成領域の設定に極めて微細な作業を要するので
はないかと思われる。また、両面の主面電極形成領域の
設定に用いられたスルーホールは、後にサーミスタ要素
相互間の干渉をなくすための切欠部に利用することが特
徴となっているが、いずれにしてもスルーホールの形成
は工数を増すことになって製造工程を簡略化するうえに
は有利なことではない。
【０００５】本発明の目的は、信頼性の高いチップ型サ
ーミスタを提供し、製造の自動化に適したチップ型サー
ミスタとその製造方法を提供することにある。
ーミスタを提供し、製造の自動化に適したチップ型サー
ミスタとその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるチップ型サーミスタにおいては、主面
電極と、側面電極と、ガラスコートとを角型のサーミス
タ素体に有するチップ型サーミスタであって、主面電極
は、サーミスタ素体の表面一部を露出させてサーミスタ
素子の主面の厚み方向の第１面と第２面とに、少なくと
も一部をオーバーラップさせて形成されたものであり、
第１面のサーミスタ素体の露出面は、第１面の一側であ
り、第２面のサーミスタ素体の露出面は、第１面に露出
するサーミスタ素体の露出面に対向する第２面の他側で
あり、側面電極は、サーミスタ素体の対向両側面に付さ
れ、一方の側面電極は第１面の主面電極に、他方の側面
電極は第２面の主面電極に導通し、ガラスコートは、少
なくとも第１面，第２面のサーミスタ素体の露出面を覆
うものである。
め、本発明によるチップ型サーミスタにおいては、主面
電極と、側面電極と、ガラスコートとを角型のサーミス
タ素体に有するチップ型サーミスタであって、主面電極
は、サーミスタ素体の表面一部を露出させてサーミスタ
素子の主面の厚み方向の第１面と第２面とに、少なくと
も一部をオーバーラップさせて形成されたものであり、
第１面のサーミスタ素体の露出面は、第１面の一側であ
り、第２面のサーミスタ素体の露出面は、第１面に露出
するサーミスタ素体の露出面に対向する第２面の他側で
あり、側面電極は、サーミスタ素体の対向両側面に付さ
れ、一方の側面電極は第１面の主面電極に、他方の側面
電極は第２面の主面電極に導通し、ガラスコートは、少
なくとも第１面，第２面のサーミスタ素体の露出面を覆
うものである。
【０００７】また、本発明によるチップ型サーミスタの
製造方法においては、主面電極形成処理と、ガラスコー
ト処理と、一次分割処理と、側面電極形成処理と、側面
電極形成処理と、二次分割処理とを有するチップ型サー
ミスタの製造方法であって、主面電極形成処理は、サー
ミスタ素体シートの主面の第１面と第２面とにそれぞれ
主面電極を印刷して焼付ける処理であり、主面の電極
は、一定間隔を置いて一定の幅で平行な列状に印刷され
た主面電極であり、第１面の主面電極と第２面の主面電
極とは、一部をオーバーラップさせて互いに位相をずら
せて形成するものであり、ガラスコート処理は、第１面
及び第２面上に、ガラスペーストを印刷し、これを素体
に焼付ける処理であり、一次分割処理は、第１面の主面
電極と第２面の主面電極との間の間隔で素体を短冊状に
切断し、各面の主面電極の側縁を短冊状素体の切断面に
表わす処理であり、側面電極形成処理は、切断された短
冊状素体の側面に側面電極を印刷して焼付ける処理であ
り、側面電極の一方は、第１面の主面電極に、他方は、
第２面の主面電極に導通され、二次分割処理は、短冊状
素体を、所要の大きさのチップに分断する処理である。
製造方法においては、主面電極形成処理と、ガラスコー
ト処理と、一次分割処理と、側面電極形成処理と、側面
電極形成処理と、二次分割処理とを有するチップ型サー
ミスタの製造方法であって、主面電極形成処理は、サー
ミスタ素体シートの主面の第１面と第２面とにそれぞれ
主面電極を印刷して焼付ける処理であり、主面の電極
は、一定間隔を置いて一定の幅で平行な列状に印刷され
た主面電極であり、第１面の主面電極と第２面の主面電
極とは、一部をオーバーラップさせて互いに位相をずら
せて形成するものであり、ガラスコート処理は、第１面
及び第２面上に、ガラスペーストを印刷し、これを素体
に焼付ける処理であり、一次分割処理は、第１面の主面
電極と第２面の主面電極との間の間隔で素体を短冊状に
切断し、各面の主面電極の側縁を短冊状素体の切断面に
表わす処理であり、側面電極形成処理は、切断された短
冊状素体の側面に側面電極を印刷して焼付ける処理であ
り、側面電極の一方は、第１面の主面電極に、他方は、
第２面の主面電極に導通され、二次分割処理は、短冊状
素体を、所要の大きさのチップに分断する処理である。
【０００８】また、ガラスコート処理は、各列の主面電
極と同一ピッチで位相をずらせて少なくとも主面電極の
一部とサーミスタ素体の露出面とを覆って第１面及び第
２面上にガラスペーストを印刷する処理を含むものであ
る。
極と同一ピッチで位相をずらせて少なくとも主面電極の
一部とサーミスタ素体の露出面とを覆って第１面及び第
２面上にガラスペーストを印刷する処理を含むものであ
る。
【０００９】
【作用】サーミスタ素体シートの第１面，第２面に対し
て形成する主面電極及びガラスペーストの印刷は、一定
間隔で平行な列状に行なう。第１面の主面電極の列と、
第２面の主面電極の列とは、位相のずれを主面電極の幅
の範囲に止めて一部がオーバーラップしており、両面の
主電極の主面電極がオーバーラップしない電極間サーミ
スタ素体の露出部分の幅で切離すことによって得られた
短冊状素体の一側面には、第１面の主面電極端面が同一
平面に表われ、他側面には第２面の主面電極端面が同一
平面に表わされることになって、側面電極の導通が容易
となる。なお、主面電極を除く第１面，第２面上のサー
ミスタ素体の露出面は、ガラスコートにより被覆される
ため、両側面電極の付着によって両主面電極間の短絡は
生じない。
て形成する主面電極及びガラスペーストの印刷は、一定
間隔で平行な列状に行なう。第１面の主面電極の列と、
第２面の主面電極の列とは、位相のずれを主面電極の幅
の範囲に止めて一部がオーバーラップしており、両面の
主電極の主面電極がオーバーラップしない電極間サーミ
スタ素体の露出部分の幅で切離すことによって得られた
短冊状素体の一側面には、第１面の主面電極端面が同一
平面に表われ、他側面には第２面の主面電極端面が同一
平面に表わされることになって、側面電極の導通が容易
となる。なお、主面電極を除く第１面，第２面上のサー
ミスタ素体の露出面は、ガラスコートにより被覆される
ため、両側面電極の付着によって両主面電極間の短絡は
生じない。
【００１０】
【実施例】以下に本発明の実施例を図によって説明す
る。
る。
【００１１】図１（ａ）において、１は、矩形のシート
に形成されたサーミスタ素体である。サーミスタ素体
（以下、素体と略称する）は、正特性，負特性のいずれ
のサーミスタであってもよい。
に形成されたサーミスタ素体である。サーミスタ素体
（以下、素体と略称する）は、正特性，負特性のいずれ
のサーミスタであってもよい。
【００１２】素体１の直交する２辺を基準として厚み方
向の両主面に付す主面電極として第１面２に第１主面電
極パターン３を一定間隔を置いて一定の幅で平行な列状
に印刷し、これを乾燥させる。次に、素体１を裏返し、
図１（ｂ）のように素体１の第２面４に第２主面電極パ
ターン５を一定間隔を置いて一定の幅で平行な列状に印
刷する。第２主面電極パターン５の印刷に際しては、位
相をずらせて第１主面電極パターン３の一部と、第２主
面電極パターン５の一部とをオーバーラップさせる。
向の両主面に付す主面電極として第１面２に第１主面電
極パターン３を一定間隔を置いて一定の幅で平行な列状
に印刷し、これを乾燥させる。次に、素体１を裏返し、
図１（ｂ）のように素体１の第２面４に第２主面電極パ
ターン５を一定間隔を置いて一定の幅で平行な列状に印
刷する。第２主面電極パターン５の印刷に際しては、位
相をずらせて第１主面電極パターン３の一部と、第２主
面電極パターン５の一部とをオーバーラップさせる。
【００１３】図中、両パターン３，５のいずれもが印刷
されずに素体１が表面に露出する部分の幅δが後に切断
すべき幅となるものである。第２主面電極パターン５を
乾燥後、パターンの焼付けを行なう。
されずに素体１が表面に露出する部分の幅δが後に切断
すべき幅となるものである。第２主面電極パターン５を
乾燥後、パターンの焼付けを行なう。
【００１４】図１（ｃ）において、次に、第１面２，第
２面４に対し、ガラスペースト６の印刷並び乾燥処理を
順次行なう。ガラスペースト６の印刷に際しては、各面
の主面電極パターン３，５と同一ピッチで位相をややず
らせ、パターン間に露出する素体表面とパターンの一部
とに跨ってガラスペースト６を付着させ、第１及び第２
主面電極パターン３，５の一側縁をそれぞれ露出させ
る。第１及び第２主面電極パターン３，５の露出部分
は、第１面２と第２面４とについてその位置を一側（左
側）と他側（右側）とに異ならせる。
２面４に対し、ガラスペースト６の印刷並び乾燥処理を
順次行なう。ガラスペースト６の印刷に際しては、各面
の主面電極パターン３，５と同一ピッチで位相をややず
らせ、パターン間に露出する素体表面とパターンの一部
とに跨ってガラスペースト６を付着させ、第１及び第２
主面電極パターン３，５の一側縁をそれぞれ露出させ
る。第１及び第２主面電極パターン３，５の露出部分
は、第１面２と第２面４とについてその位置を一側（左
側）と他側（右側）とに異ならせる。
【００１５】次にガラスペースト６の焼付けを行なう。
図１（ｄ）において、素体１の両パターン間を前記δの
間隔で切断し、図２（ａ）に示す短冊状の素体７に分割
する。短冊状の素体７の左側切断面には、第１主面電極
パターン３の一端面が同一平面に表われ、第２主面電極
パターン５の一端面が素体の右側切断端面と同一平面に
表われる。
図１（ｄ）において、素体１の両パターン間を前記δの
間隔で切断し、図２（ａ）に示す短冊状の素体７に分割
する。短冊状の素体７の左側切断面には、第１主面電極
パターン３の一端面が同一平面に表われ、第２主面電極
パターン５の一端面が素体の右側切断端面と同一平面に
表われる。
【００１６】また、素体１の第１面２上の右端には、第
１主面電極パターン３が付されず、素体１が露出し、そ
の表面は、ペースト６の焼付けによるガラスコート８に
て覆われ、第２面４上には、逆に左端に素体１が露出し
てその表面がガラスコート８にて覆われる。
１主面電極パターン３が付されず、素体１が露出し、そ
の表面は、ペースト６の焼付けによるガラスコート８に
て覆われ、第２面４上には、逆に左端に素体１が露出し
てその表面がガラスコート８にて覆われる。
【００１７】図２（ｂ）において、短冊状素体７の両側
面に対し、第１，第２側面電極パターン９，１０を印刷
し、乾燥後焼付けを行ない、その表面にＮｉメッキを施
し、これを下地としてＳｂ−Ｐｂメッキ処理を行ない、
次いで短冊状素体７を必要な長さ毎に分断して図３のよ
うに所要の大きさのチップ型サーミスタ１１を得る。
面に対し、第１，第２側面電極パターン９，１０を印刷
し、乾燥後焼付けを行ない、その表面にＮｉメッキを施
し、これを下地としてＳｂ−Ｐｂメッキ処理を行ない、
次いで短冊状素体７を必要な長さ毎に分断して図３のよ
うに所要の大きさのチップ型サーミスタ１１を得る。
【００１８】得られたチップ型サーミスタ１１は、第１
主面電極パターン３が第１側面電極パターン９に導通
し、第２主面電極パターン５が第２側面電極パターン１
０に導通して素体１の両主面間の厚み方向のバルク抵抗
を利用したサーミスタとなる。なお、第１主面電極パタ
ーン３と第２側面電極パターン１０間及び第２主面電極
パターン５と第１側面電極パターン９間は、ガラスコー
ト８に遮られて短絡しない。
主面電極パターン３が第１側面電極パターン９に導通
し、第２主面電極パターン５が第２側面電極パターン１
０に導通して素体１の両主面間の厚み方向のバルク抵抗
を利用したサーミスタとなる。なお、第１主面電極パタ
ーン３と第２側面電極パターン１０間及び第２主面電極
パターン５と第１側面電極パターン９間は、ガラスコー
ト８に遮られて短絡しない。
【００１９】以上実施例では、主面電極パターンとガラ
スペーストとの印刷位置の位相をずらせてガラスペース
トを列状のパターンに印刷する例を示した。この例によ
れば、側面電極パターンに導通させるべき主面電極パタ
ーンの表面が露出してその接続が容易となるが、必ずし
もこの例に限らず、第１及び第２主面電極パターンの全
表面を覆ってそれぞれ第１面，第２面の全面にガラスペ
ーストを印刷してもよい。もっとも、この例によれば、
主面電極パターンと側面電極パターンとは、主面電極パ
ターンの側面に露出した端面を通してのみ導通すること
になる。
スペーストとの印刷位置の位相をずらせてガラスペース
トを列状のパターンに印刷する例を示した。この例によ
れば、側面電極パターンに導通させるべき主面電極パタ
ーンの表面が露出してその接続が容易となるが、必ずし
もこの例に限らず、第１及び第２主面電極パターンの全
表面を覆ってそれぞれ第１面，第２面の全面にガラスペ
ーストを印刷してもよい。もっとも、この例によれば、
主面電極パターンと側面電極パターンとは、主面電極パ
ターンの側面に露出した端面を通してのみ導通すること
になる。
【００２０】
【発明の効果】本発明は、サーミスタ素体シートの両面
に互いに位相をずらせて主面電極パターンを付し、これ
をガラスコートした後、短冊状に切断し、得られた短冊
状素体の両側面に側面電極を付して所要寸法に分断する
ものであり、本発明によれば、第１主面電極パターンと
第２主面電極パターンとの位相ずれを素体の切断すべき
幅に合わせることにより、第１及び第２主面電極パター
ンのそれぞれの端を短冊状素体の切断面に表わして側面
電極パターンと容易に導通させることができ、併せて両
主面電極パターンの位相ずれによって両主面電極パター
ン間の短絡を有効に防止して信頼性を高めることができ
る。
に互いに位相をずらせて主面電極パターンを付し、これ
をガラスコートした後、短冊状に切断し、得られた短冊
状素体の両側面に側面電極を付して所要寸法に分断する
ものであり、本発明によれば、第１主面電極パターンと
第２主面電極パターンとの位相ずれを素体の切断すべき
幅に合わせることにより、第１及び第２主面電極パター
ンのそれぞれの端を短冊状素体の切断面に表わして側面
電極パターンと容易に導通させることができ、併せて両
主面電極パターンの位相ずれによって両主面電極パター
ン間の短絡を有効に防止して信頼性を高めることができ
る。
【００２１】本発明によれば、パターンの印刷に関して
は、基本的にサーミスタ素体シートの平行出し操作のみ
でよいため、製造工程の自動化が容易であり、大量生産
に適した方法を提供するものである。
は、基本的にサーミスタ素体シートの平行出し操作のみ
でよいため、製造工程の自動化が容易であり、大量生産
に適した方法を提供するものである。
【図１】本発明の製造方法の前段工程を工程順に示す図
であり、（ａ）は、サーミスタ素体シートの平面図、
（ｂ）〜（ｄ）は同正面図である。
であり、（ａ）は、サーミスタ素体シートの平面図、
（ｂ）〜（ｄ）は同正面図である。
【図２】本発明の製造方法の後段工程を工程順に示す図
であり、（ａ）は短冊状サーミスタ素体の斜視図、
（ｂ）は、側面電極を付した状態を示す図である。
であり、（ａ）は短冊状サーミスタ素体の斜視図、
（ｂ）は、側面電極を付した状態を示す図である。
【図３】本発明の方法によって得られたチップ型サーミ
スタの拡大斜視図である。
スタの拡大斜視図である。
１ サーミスタ素体 ２ 第１面 ３ 第１主面電極パターン ４ 第２面 ５ 第２主面電極パターン ６ ガラスペースト ７ 短冊状素体 ８ ガラスコート ９ 第１側面電極パターン １０ 第２側面電極パターン １１ チップ型サーミスタ
Claims (3)
- 【請求項１】 主面電極と、側面電極と、ガラスコート
とを角型のサーミスタ素体に有するチップ型サーミスタ
であって、 主面電極は、サーミスタ素体の表面一部を露出させてサ
ーミスタ素子の主面の厚み方向の第１面と第２面とに、
少なくとも一部をオーバーラップさせて形成されたもの
であり、 第１面のサーミスタ素体の露出面は、第１面の一側であ
り、 第２面のサーミスタ素体の露出面は、第１面に露出する
サーミスタ素体の露出面に対向する第２面の他側であ
り、 側面電極は、サーミスタ素体の対向両側面に付され、一
方の側面電極は第１面の主面電極に、他方の側面電極は
第２面の主面電極に導通し、 ガラスコートは、少なくとも第１面，第２面のサーミス
タ素体の露出面を覆うものであることを特徴とするチッ
プ型サーミスタ。 - 【請求項２】 主面電極形成処理と、ガラスコート処理
と、一次分割処理と、側面電極形成処理と、側面電極形
成処理と、二次分割処理とを有するチップ型サーミスタ
の製造方法であって、 主面電極形成処理は、サーミスタ素体シートの主面の第
１面と第２面とにそれぞれ主面電極を印刷して焼付ける
処理であり、 主面の電極は、一定間隔を置いて一定の幅で平行な列状
に印刷された主面電極であり、 第１面の主面電極と第２面の主面電極とは、一部をオー
バーラップさせて互いに位相をずらせて形成するもので
あり、 ガラスコート処理は、第１面及び第２面上に、ガラスペ
ーストを印刷し、これを素体に焼付ける処理であり、 一次分割処理は、第１面の主面電極と第２面の主面電極
との間の間隔で素体を短冊状に切断し、各面の主面電極
の側縁を短冊状素体の切断面に表わす処理であり、 側面電極形成処理は、切断された短冊状素体の側面に側
面電極を印刷して焼付ける処理であり、 側面電極の一方は、第１面の主面電極に、他方は、第２
面の主面電極に導通され、 二次分割処理は、短冊状素体を、所要の大きさのチップ
に分断する処理であることを特徴とするチップ型サーミ
スタの製造方法。 - 【請求項３】 ガラスコート処理は、各列の主面電極と
同一ピッチで位相をずらせて少なくとも主面電極の一部
とサーミスタ素体の露出面とを覆って第１面及び第２面
上にガラスペーストを印刷する処理を含むものであるこ
とを特徴とする請求項２に記載のチップ型サーミスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16231493A JP2876447B2 (ja) | 1993-06-30 | 1993-06-30 | チップ型サーミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16231493A JP2876447B2 (ja) | 1993-06-30 | 1993-06-30 | チップ型サーミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722203A true JPH0722203A (ja) | 1995-01-24 |
| JP2876447B2 JP2876447B2 (ja) | 1999-03-31 |
Family
ID=15752172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16231493A Expired - Fee Related JP2876447B2 (ja) | 1993-06-30 | 1993-06-30 | チップ型サーミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876447B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495129B1 (ko) * | 2002-11-19 | 2005-06-14 | 엘에스전선 주식회사 | 도선을 이용한 표면실장형 전기장치 제조방법 |
-
1993
- 1993-06-30 JP JP16231493A patent/JP2876447B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495129B1 (ko) * | 2002-11-19 | 2005-06-14 | 엘에스전선 주식회사 | 도선을 이용한 표면실장형 전기장치 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2876447B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1018750A1 (en) | Resistor and method of producing the same | |
| JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| JPH0722203A (ja) | チップ型サーミスタとその製造方法 | |
| JPS6233401A (ja) | 負特性サ−ミスタの製造方法 | |
| JP3753252B2 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPH0347289Y2 (ja) | ||
| JPH03215901A (ja) | 角板型チップ抵抗器 | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JP3846311B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH07230905A (ja) | チップ抵抗器の製造方法 | |
| JPH0645118A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JP4389325B2 (ja) | 薄膜多連チップ抵抗器 | |
| JP3766663B2 (ja) | チップ部品の製造方法 | |
| JP3812442B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP3608570B2 (ja) | 抵抗器の製造方法 | |
| JPH06120013A (ja) | 電子部品の製造方法 | |
| JP2004146859A (ja) | 抵抗器の製造方法 | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 | |
| JPH0335505A (ja) | チップｒネットワークの製造方法 | |
| JPH09320803A (ja) | 抵抗器 | |
| JPH0335506A (ja) | チップｒネットワークの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |