JPH07221617A - 過電流防止回路 - Google Patents

Abstract

(57)【要約】 【目的】 電界効果型トランジスタのドレイン端子側に
抵抗を設けずに過電流を防止することを目的とする。 【構成】 電界効果型トランジスタ１のゲート電圧に十
分な負電圧が印可されていない場合において、電圧検出
部１０は、出力電圧はほぼ０（Ｖ）となる。ＮＰＮトラ
ンジスタ１６は、ベース、エミッタ間に十分な電圧が印
可されないためにオフ状態となり、ＰＮＰトランジスタ
１７にベース電流が流さない。ＰＮＰトランジスタ１７
は、ベース端子に電流が流れないためにオフ状態とな
り、エミッタ電流は流れない。電界効果型トランジスタ
１は、ＰＮＰトランジスタ１７のコレクタ電流、つまり
ドレイン電流が流れない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信機器等に使用され
る電界効果型トランジスタに対する過電流防止回路に関
するものである。

【０００２】

【従来の技術】第３図は電界効果型トランジスタに対す
る従来の過電流防止回路の回路図を示す。第３図におい
て、電界効果型トランジスタ１において、ゲート端子で
電圧を供給され、ソース端子はアースされている。ＰＮ
Ｐトランジスタ２において、ベース端子は電界効果型ト
ランジスタ１のドレイン端子と接続し、エミッタ端子は
抵抗３を介して電界効果型トランジスタ１のドレイン端
子と接続し、コレクタ端子は抵抗４を介してアースされ
ている。ＮＰＮトランジスタ５において、ベース端子
は、ＰＮＰトランジスタ２のコレクタ電流を入力し、エ
ミッタ端子は抵抗７を介して定電圧源と接続し、コレク
タ端子は抵抗６を介してアースされている。ＮＰＮトラ
ンジスタ８において、ベース端子はＮＰＮトランジスタ
５のエミッタ端子に接続し、エミッタ端子は定電圧源に
接続し、コレクタ端子はＰＮＰトランジスタ２のエミッ
タ端子と接続している。ツェナーダイオード９は、アー
スから抵抗７の方向に順方向に設置されている。

【０００３】次に上記実施例の動作について説明する。
電界効果型トランジスタ１はゲート電圧が印可されてい
ない状態でドレイン電圧が印可されると、電界効果型ト
ランジスタ１のドレイン電流は非常に大きな電流とな
り、電界効果型トランジスタ１は破損する。

【０００４】第３図において、ＮＰＮトランジスタ８の
ベース、エミッタ間の電圧は、ＮＰＮトランジスタ８の
コレクタ電圧とツェナーダイオード９のツェナー電圧に
よって印可される。ＮＰＮトランジスタ８は、この印可
された電圧によってＯＮとなり、ＮＰＮトランジスタ８
からエミッタ電流が流れる。このエミッタ電流がある程
度大きな電流となると、ＰＮＰトランジスタ２はＯＮす
る。ＰＮＰトランジスタ２のコレクタ端子からＮＰＮト
ランジスタ５のベース端子に対して電流が流れ、ＮＰＮ
トランジスタ５もＯＮする。ＮＰＮトランジスタ８のベ
ース、エミッタ電流は、ＮＰＮトランジスタ５のコレク
タ電流が流れると減少する。

【０００５】このように、上記従来の過電流防止回路に
おいては、ＮＰＮトランジスタ８のエミッタ電流は大き
な電流となることはなく、電界効果型トランジスタ１の
ゲート電圧が印可されていない状態で、この電界効果型
トランジスタ１のドレイン端子に対して過電流が流れな
いという効果を有する。

【０００６】

【発明が解決しようとする課題】しかしながら上記の従
来の過電流防止回路では、定電圧源と電界効果型トラン
ジスタ１のドレイン端子との間に抵抗３を介し、この抵
抗３が電力を消費するため、消費電力が大きくなってし
まうという問題を有していた。

【０００７】本発明は上記従来の問題を解決するもの
で、定電圧源と電界効果型トランジスタのドレイン端子
との間に抵抗を備えずに、ドレイン端子に対する過電流
を防止し、消費電力を減少させる優れた過電流防止回路
を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、過電流防止回路に、電界効果型トランジス
タと、この電界効果型トランジスタのゲート電圧を入力
し、この電圧値が一定の電圧値に対して低いと出力電圧
は略０ボルトの電圧値を出力し、上記電圧値が一定の電
圧値に対して高いと出力電圧は上記入力電圧に応じて出
力する電圧検出部と、この電圧検出部の出力電圧によっ
て、オン−オフの動作を行い、オンの場合に上記電界効
果型トランジスタのドレイン端子に電流を流すトランジ
スタを設けたものである。

【０００９】

【作用】本発明は上記手段により、電圧検出部が電界効
果型トランジスタのゲート電圧が一定の電圧値を越えな
い場合は、上記電界効果型トランジスタのドレイン端子
に接続したトランジスタに対して電圧を印可しないた
め、このトランジスタは上記電界効果型トランジスタに
ドレイン端子に電流を流さないこととなる。

【００１０】

【実施例】以下、本発明の一実施例について、図面を用
いて説明する。図１は本実施例の過電流防止回路におけ
る回路図である。図１において、電圧検出部１０はゲー
ト電圧を入力し、この入力電圧に対して図２の入出力電
圧特性に示す出力電圧を出力する。上記電圧検出部は３
つの端子を備え、アース部はアースされ、入力部は電界
効果型トランジスタ１のドレイン端子と接続し、かつコ
ンデンサ１１を介してアースされている。上記電圧検出
部１０の出力部は、電界効果型トランジスタ１のドレイ
ン端子とコンデンサ１２で介し、及び抵抗１３、１４で
介して接続され、抵抗１５を介してアースされている。

【００１１】ＮＰＮトランジスタ１６において、ベース
端子は抵抗１３を介して電圧検出部１０の出力部と接続
し、コレクタ端子は電界効果型トランジスタ１のドレイ
ン端子と接続している。

【００１２】ＰＮＰトランジスタ１７において、ベース
端子はＮＰＮトランジスタ１６のエミッタ端子と抵抗１
８を介して接続し、コンデンサ１９を介してアースさ
れ、抵抗２０とコンデンサ２１を介してアースされてい
る。上記ＰＮＰトランジスタ１７のエミッタ端子は、定
電圧源と接続し、コンデンサ２２を介してアースされて
いる。上記ＰＮＰトランジスタ１７のコレクタ端子は、
電界効果型トランジスタ１のドレイン端子と接続し、コ
ンデンサ２１を介してアースされている。

【００１３】次に、電圧効果型トランジスタ１のゲート
端子に十分な負電圧が印可され、ドレイン電圧が印可さ
れた場合の過電流防止回路の動作について説明する。電
圧検出部１０は、図２で示した入出力特性によって、入
力した電界効果型トランジスタ１のゲート電圧に対する
出力電圧が決まる。ここでは、電圧効果型トランジスタ
１のゲート端子は十分な負電圧が印可された状態である
ので、この出力電圧は、図２の入出力特性によって入力
電圧であるゲート電圧に比例する。ＮＰＮトランジスタ
１６は、この電圧検出部１０の出力電圧によってオン
し、コレクタ電流が流れる。ＰＮＰトランジスタ１７
は、上記ＮＰＮトランジスタ１６にコレクタ電流が流れ
ることによって、オン状態になる。電界効果型トランジ
スタ１は、ＰＮＰトランジスタ１７がオン状態になるこ
とで、定電圧源からエミッタ電流が電界効果型トランジ
スタ１のドレイン端子に流れて動作する。

【００１４】本実施例の過電流防止回路を用いずに、電
界効果型トランジスタ１のゲート電圧に十分な負電圧が
印可されていない状態でドレイン電圧を印可すると、電
圧効果型トランジスタ１のドレイン電流は非常に大きな
電流となり、電界効果型トランジスタ１を破損する。

【００１５】次に、電界効果型トランジスタ１のゲート
電圧に、十分な負電圧が印可されていない場合における
過電流防止回路の動作について説明する。

【００１６】電圧検出部１０は、電界効果型トランジス
タ１のゲート電圧に十分な負電圧が印可されていない
と、図２の入出力特性から出力電圧はほぼ０（Ｖ）とな
る。ＮＰＮトランジスタ１６は、ベース、エミッタ間に
十分な電圧が印可されないため、オフ状態となりＰＮＰ
トランジスタ１７にベース電流が流れない。ＰＮＰトラ
ンジスタ１７は、ベース端子に電流が流れないためにオ
フ状態となり、エミッタ電流は流れない。電界効果型ト
ランジスタ１は、ＰＮＰトランジスタ１７のコレクタ電
流、つまりドレイン電流は流れない。

【００１７】このように、上記実施例によれば、電界効
果型トランジスタ１のゲート電圧に十分な負電圧が印可
されていない場合、この電界効果型トランジスタ１のゲ
ート端子に過電流が流れることを防止することができる
という利点を有する。

【００１８】

【発明の効果】本発明は上記実施例より明らかなよう
に、過電流防止回路に、電界効果型トランジスタと、こ
の電界効果型トランジスタのゲート電圧を入力し、この
電圧値が一定の電圧値に対して低いと出力電圧は略０ボ
ルトの電圧値を出力し、上記電圧値が一定の電圧値に対
して高いと出力電圧は上記入力電圧に応じて出力する電
圧検出部と、この電圧検出部の出力電圧によって、オン
−オフの動作を行い、オンの場合に上記電界効果型トラ
ンジスタのドレイン端子に電流を流すトランジスタとを
設け、電圧検出部が電界効果型トランジスタのゲート電
圧が一定の電圧値を越えない場合は、上記電界効果型ト
ランジスタのドレイン端子に接続したトランジスタに対
して電圧を印可しないため、このトランジスタは上記電
界効果型トランジスタにドレイン端子に電流を流さない
ため、電界型トランジスタのドレイン端子に過電流が流
れることを防止するとともに、電界型トランジスタのド
レイン端子側に抵抗を接続せずに防止するため、この抵
抗の消費電力を省くことで低消費電力化することができ
るという効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例における過電流防止回路の回路
図

【図２】本実施例における電圧検出部の入出力特性図

【図３】従来の過電流防止回路の回路図

【符号の説明】

１ 電界効果型トランジスタ １０ 電圧検出部 １６ ＮＰＮトランジスタ １７ ＰＮＰトランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電界効果型トランジスタと、オンの状態
   でこの電界効果型トランジスタのドレイン端子に対して
   定電圧源の電流を流すトランジスタと、上記電界効果型
   トランジスタのゲート電圧を検出し、ゲート電圧が一定
   値を越えた場合にオンし、越えない場合には上記トラン
   ジスタをオフする電圧検出部とを備えた過電流防止回
   路。
2. 【請求項２】 電界効果型トランジスタのゲート電圧を
   入力し、この電圧値が一定の電圧値に対して低いと出力
   電圧は略０ボルトの電圧値を出力し、上記電圧値が一定
   の電圧値に対して高いと出力電圧は上記入力電圧に応じ
   て出力する電圧検出部と、この電圧検出部の出力電圧に
   よって、オン−オフの動作を行い、オンの場合に上記電
   界効果型トランジスタのドレイン端子に電流を流すトラ
   ンジスタを備えた請求項１記載の過電流防止回路。