JPH0721807B2 - Wiring pattern error detector - Google Patents

Wiring pattern error detector

Info

Publication number
JPH0721807B2
JPH0721807B2 JP60258480A JP25848085A JPH0721807B2 JP H0721807 B2 JPH0721807 B2 JP H0721807B2 JP 60258480 A JP60258480 A JP 60258480A JP 25848085 A JP25848085 A JP 25848085A JP H0721807 B2 JPH0721807 B2 JP H0721807B2
Authority
JP
Japan
Prior art keywords
pattern
error
line segment
gap
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60258480A
Other languages
Japanese (ja)
Other versions
JPS62119692A (en
Inventor
常雄 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60258480A priority Critical patent/JPH0721807B2/en
Publication of JPS62119692A publication Critical patent/JPS62119692A/en
Publication of JPH0721807B2 publication Critical patent/JPH0721807B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Character Input (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 〔概要〕 配線パターンエラー検出装置であって、同一信号の配線
パターン間の導体接続関係を判断することにより所定の
間隙を満たしていないパターンについて間隙エラーとし
て検出しようとするものである。
DETAILED DESCRIPTION OF THE INVENTION [Outline] A wiring pattern error detection apparatus, which attempts to detect a pattern that does not satisfy a predetermined gap as a gap error by determining a conductor connection relationship between wiring patterns of the same signal. It is a thing.

〔産業上の利用分野〕[Industrial application field]

本発明は、配線パターンエラー検出方式に関する。 The present invention relates to a wiring pattern error detection method.

一般に、配線基板上には搭載部品のピン接続用の導体で
あるランドと、このランド間を電気的に接続する線分と
が、それぞれパターン状態で、形成されている。
Generally, on a wiring board, lands that are conductors for connecting pins of mounted components and line segments that electrically connect the lands are formed in a pattern state.

本発明は、かかる配線パターン間の関係を算出し、所定
の条件を満たしていない場合には間隙エラーとして検出
するエラー検出方式に関する。
The present invention relates to an error detection method for calculating the relationship between wiring patterns and detecting a gap error when a predetermined condition is not satisfied.

〔従来の技術〕[Conventional technology]

従来、同一信号に使用する配線パターンの間における間
隙エラーは、 作業員が目視で発見するようになっていた。
Hitherto, a gap error between wiring patterns used for the same signal has been visually detected by an operator.

すなわち、配線パターン設計段階において作成されたパ
ターンデータは製造過程でパターン作画用データとして
利用されるが、この製造過程では、上記パターン作画用
データからパターン原版(写真フィルム)が作成され、
その過程で混入するエラー(例えばフィルムの傷による
パターンショート等)の検出が行われる。
That is, the pattern data created in the wiring pattern design stage is used as pattern drawing data in the manufacturing process. In this manufacturing process, a pattern original plate (photographic film) is created from the pattern drawing data,
An error (for example, a pattern short circuit due to a scratch on the film) mixed in the process is detected.

この場合、作業員は、フィルム1枚(単一層、つまり同
じ層)毎に目視チェックを行い、配線パターン間に一定
の間隔が存在すればそれを間隔エラーとして処理してい
た。
In this case, the operator visually checks each film (single layer, that is, the same layer), and if there is a constant space between the wiring patterns, treats it as a space error.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかし、従来は目視チェックのため次のような問題点が
あった。
However, conventionally, there are the following problems due to the visual check.

即ち、第7図において、L1とL2をランドパターン、P1
第1層目の、P2を第2層目の線分パターンとする。この
場合、同一信号であるため、本来は、間隙エラーは実質
的には存在しない。
That is, in FIG. 7, L 1 and L 2 are land patterns, P 1 is the first layer, and P 2 is the line segment pattern of the second layer. In this case, since the signals are the same, originally, the gap error does not substantially exist.

しかし、第1層目の目視チェックのときに、第7図の場
合でも間隙エラーEとして検出されてしまう。そのため
当該基板には、本来間隙エラーが発生していないにも拘
らず、間隙エラーが発生しているものとして処理されて
しまうという問題点があった。なお、第7図に示すよう
に線分パターンP1とランドパターンL2の接続が他層のL1
〜L2間接続パターンを介して行われているような接続形
態を「間接接続」と称する。これに対して、同じ層の配
線パターン間の接続が、エラーと見做されない条件で、
直接行われているような接続形態を「直接(ダイレク
ト)接続」と称する。
However, in the visual check of the first layer, the gap error E is detected even in the case of FIG. Therefore, there is a problem that the substrate is processed as having a gap error even though the gap error should not have originally occurred. In addition, as shown in FIG. 7, the connection between the line segment pattern P 1 and the land pattern L 2 is L 1 of another layer.
A connection form that is performed via a connection pattern between L 2 and L 2 is referred to as “indirect connection”. On the other hand, the connection between the wiring patterns on the same layer is not regarded as an error,
A connection form that is directly performed is referred to as "direct connection".

〔問題点を解決するための手段〕[Means for solving problems]

本発明の目的は、上記問題点を解決し配線パターンの間
隙エラーを正確に検出することにあり、別の観点から
は、目視検査でエラーとなるパターンの場合を確実にエ
ラーとして検出し、設計者にパターン修正を促すことに
ある。
An object of the present invention is to solve the above-mentioned problems and to accurately detect a gap error in a wiring pattern. From another point of view, a pattern that causes an error by visual inspection can be reliably detected as an error and designed. To urge the person to correct the pattern.

その手段は、第1図に示すように、先ずパターン間隙を
計算し()、次にその値が所定の範囲内であれば、ダ
イレクト接続する線分か否かチェックし、パターンPと
ランドLが接続されておらず、且つパターンPとランド
の間隔dが規定値以内の時(第5図)や内角が90°以下
の細線パターン(第6図(A))などダイレクト接続と
みなされない場合は()、間隙エラーとしてエラーリ
ストやディスプイレ上に表示する()。従って本発明
によれば、同一信号のランドと線分のパターン間の間隙
エラーを検出する配線パターンエラー検出装置であっ
て、各層毎のランドと線分に関する情報により構成され
た各テーブルが予め格納されているパターンファイル
と、前記各テーブルに基づいて、配線パターンエラー検
出の対象となるランドパターンと線分パターンが直接に
接続されるダイレクト接続か否かの判断処理を行う演算
部とを具備し、該演算部は、ランドパターンと線分パタ
ーンの間隙を測定する手段と、該間隙が所定の値未満で
あった場合に当該ランドパターンと線分パターンがダイ
レクト接続されているか否か判断する手段と、ダイレク
ト接続でない場合に間隙エラーとして表示の指示を行う
手段とを有することを特徴とする配線パターンエラー検
出装置が提供される。
As shown in FIG. 1, the means first calculates the pattern gap (), then, if the value is within a predetermined range, checks whether or not it is a line segment for direct connection, and checks the pattern P and the land L. Is not connected and the distance d between the pattern P and the land is within the specified value (Fig. 5), or the thin line pattern with an interior angle of 90 ° or less (Fig. 6 (A)) is not considered as direct connection. Is displayed in the error list or display as a gap error (). Therefore, according to the present invention, there is provided a wiring pattern error detection device for detecting a gap error between a land and a line segment pattern of the same signal, in which each table configured by information about the land and the line segment for each layer is stored in advance. And a calculation unit for performing a determination process of whether or not the land pattern and the line segment pattern, which are the object of the wiring pattern error detection, are directly connected based on each table described above. The arithmetic unit is a unit that measures a gap between the land pattern and the line segment pattern, and a unit that determines whether the land pattern and the line segment pattern are directly connected when the gap is less than a predetermined value. And a wiring pattern error detection device having means for giving a display instruction as a gap error when the connection is not direct connection. It is subjected.

〔作用〕[Action]

上記のとおり、本発明によれば、同一信号パターン間の
接続関係を算出することにより一定の間隙条件を満たし
ていない場合はエラーとして表示することができるの
で、従来の目視チェックと比較して間隙エラーが一層正
確に検出できるようになった。つまり、別の観点から言
えば、目視チェックでひっかかってしまうようなパター
ンについては設計段階で未然に防ぐためにエラー表示を
行い、それによって設計者にパターン修正を促すことが
可能となる。
As described above, according to the present invention, it is possible to display an error when a certain gap condition is not satisfied by calculating the connection relationship between the same signal patterns. Errors can be detected more accurately. In other words, from another point of view, it is possible to prompt the designer to correct the pattern by displaying an error in order to prevent the pattern that is caught by the visual check in the design stage.

〔実施例〕〔Example〕

以下、本発明を、実施例により添付図面を参照して、説
明する。
Hereinafter, the present invention will be described by way of examples with reference to the accompanying drawings.

第2図は本発明の実施例を示す図である。第2図の装置
は、パターンファイル1、演算部2により構成されてい
る。
FIG. 2 is a diagram showing an embodiment of the present invention. The apparatus shown in FIG. 2 is composed of a pattern file 1 and a calculation unit 2.

パターンファイル1は、種々の配線パターン接続状態の
ランドと線分に関する情報のテーブルを格納している。
The pattern file 1 stores a table of information about lands and line segments in various wiring pattern connection states.

演算部2は、CPU21とメモリ22とチェック処理部23とか
ら構成されており、パターン間隙チェックを行ってパタ
ーン間隙エラーを検出する。
The calculation unit 2 is composed of a CPU 21, a memory 22, and a check processing unit 23, and performs a pattern gap check to detect a pattern gap error.

CPU21は、メモリ22のテーブルに基いて同一信号パター
ン間の導体間隙を算出し所定の間隙を満たしていないパ
ターンについては間隙エラーとして検出する。メモリ22
は上記パターンファイル1からランドテーブルと線分テ
ーブルを入力する。チェック処理部23は、上記演算に使
用するプログラムが格納されている。
The CPU 21 calculates the conductor gap between the same signal patterns based on the table of the memory 22 and detects a pattern error that does not satisfy the predetermined gap as a gap error. Memory 22
Inputs the land table and the line segment table from the pattern file 1. The check processing unit 23 stores a program used for the above calculation.

またエラーリスト3は、上記CPU21により検出された間
隙エラーをリストアップしたものである。
The error list 3 is a list of gap errors detected by the CPU 21.

次に、本発明に使用されるメモリの構成図即ち、上記パ
ターンファイル1からメモリ22へ入力されたテーブルの
構成を、第3図に基いて説明する。
Next, the configuration of the memory used in the present invention, that is, the configuration of the table input from the pattern file 1 to the memory 22 will be described with reference to FIG.

第3図(A)はランドテーブル、第3図(B)は線分テ
ーブル、第3図(C)は同層パターン線分テーブルを示
している。
3A shows a land table, FIG. 3B shows a line segment table, and FIG. 3C shows a same-layer pattern line segment table.

ランドテーブル(第3図(A))は、ランドL(第5
図)に関する情報であって、簡略化のため本実施例では
正方形となっている。座標は正方形の中心点の位置を示
し、またD1,D2,…は、正方形の中心点から各辺までの長
さを示す。
The land table (Fig. 3 (A)) is a land L (5th
Information) and is a square in this embodiment for simplification. The coordinates show the position of the center point of the square, and D 1 , D 2 , ... Show the length from the center point of the square to each side.

線分テーブル(第3図(B))は、線分パターンP(第
5図)に関する情報である。
The line segment table (FIG. 3 (B)) is information regarding the line segment pattern P (FIG. 5).

第3図(B)において、座標の第1番目のサフィックス
はテーブルの順序番号を、第2番目のサフィックスは線
分パターンの始点、終点を示している。例えば、(X11,
Y11)は、第1番目の始点の座標を、(X12,Y12)は、第
1番目の終点の座標を、それぞれ示している。
In FIG. 3 (B), the first suffix of the coordinate indicates the sequence number of the table, and the second suffix indicates the start point and end point of the line segment pattern. For example, (X 11 ,
Y 11 ) indicates the coordinates of the first start point, and (X 12 , Y 12 ) indicates the coordinates of the first end point.

W1,W2,W3…はそれぞれ第1,2,3,…番目にある線分パター
ンの幅を、L1,L2,L3…はそれぞれ第1,2,3,…番目のパタ
ーンの層番号であることを示している。同層パターン線
分テーブル(第3図(C))は、上記線分テーブル(第
3図(B))から同層分のみを編集したものである。
W 1 ,, W 2 , W 3 ... are the widths of the 1st , 2nd , 3rd , ... th line segment patterns, respectively, and L 1 , L 2 , L 3 ... It indicates that it is the layer number of the pattern. The same layer pattern line segment table (FIG. 3 (C)) is obtained by editing only the same layer segment from the line segment table (FIG. 3 (B)).

以下、上記構成を有する第2図の装置の動作を、第4図
乃至第6図に基いて、説明する。
The operation of the apparatus of FIG. 2 having the above structure will be described below with reference to FIGS. 4 to 6.

第4図に示すように、本発明の処理フローは第4A図(そ
の1)と第4B図(その2)に分かれている。
As shown in FIG. 4, the processing flow of the present invention is divided into FIG. 4A (No. 1) and FIG. 4B (No. 2).

先ず、パターンファイル1(第2図)からランドテーブ
ル(第3図(A))と線分テーブル(第3図(B))を
メモリ22に入力し、 各層について同層パターン線分テーブル(第3図
(C))を編集すると共に同層のランドと線分について
その間隙を計算する()。即ち、この実施例では、各
層ごとにランドテーブルは(第3図(A))共通に構成
されている。従って、ランドテーブルと各層ごとの同層
パターン線分テーブル(第3図(C))を比較しつつ、
それぞれの座標値からランドパターンと線分パターン間
の最短距離dを計算する。この最短距離dは、一例とし
てランドパターンLと線分パターンPに相互に直交する
線分の長さを計算することにより、求められる(第5
図)。
First, the land table (FIG. 3A) and the line segment table (FIG. 3B) from the pattern file 1 (FIG. 2) are input to the memory 22, and the same layer pattern line segment table (FIG. 3 (C)) is edited and the gap between the land and the line segment in the same layer is calculated (). That is, in this embodiment, the land table is common to each layer (FIG. 3 (A)). Therefore, while comparing the land table and the same layer pattern line segment table (FIG. 3C) for each layer,
The shortest distance d between the land pattern and the line segment pattern is calculated from each coordinate value. The shortest distance d is obtained, for example, by calculating the length of a line segment that is orthogonal to the land pattern L and the line segment pattern P (fifth aspect).
Figure).

尚、この場合、ダイレクト接続フラグDCFをリセットし
ておく(DCF=0)。
In this case, the direct connection flag DCF is reset (DCF = 0).

次に、間隙距離dが0より大で所定の規定値より小さい
場合、LINE1に接続される他の線分LINE2を探す()。
Next, if the gap distance d is larger than 0 and smaller than a predetermined specified value, another line segment LINE2 connected to LINE1 is searched ().

第4A図において、LINE1=LINE2の判定はLINE1自身との
接続チェックを避けるためのステップであり、ここで、
2つの線分パターンが等しい場合(LINE1=LINE2)、次
の処理()に移り、次のライン(LINE2=LINE2+1)
との接続チェックを行う。
In FIG. 4A, the determination of LINE1 = LINE2 is a step for avoiding the connection check with LINE1 itself.
If the two line segment patterns are equal (LINE1 = LINE2), move to the next process () and move to the next line (LINE2 = LINE2 + 1)
Check the connection with.

LINE1とLINE2が接続されている場合にはLINE2とランド
の接続チェックを行い、両者が接続されている場合には
ダイレクト接続フラグを1にセットする(DCF=1)。
そして、ランドテーブルと同層パターン線分テーブルと
により接続をチェックする。
If LINE1 and LINE2 are connected, check the connection between LINE2 and land, and if both are connected, set the direct connection flag to 1 (DCF = 1).
Then, the connection is checked by the land table and the same layer pattern line segment table.

この場合、2つの線分パターンの線幅を計算し両者とも
規定値を越えている場合はダイレクト接続とし()、
間隙エラーの表示がなされる(第4B図)。
In this case, the line widths of the two line segment patterns are calculated, and if both exceed the specified value, direct connection is made (),
A gap error is displayed (Fig. 4B).

少なくとも一方の線分パターンが規定の線幅以下の場
合、即ち第6図に示すように細線パターンの場合には、
2つの線分パターンのなす最小角を求め90°以下の場合
はダイレクト接続とみなさない(第6図(A))。ま
た、ランドパターンと線分パターンとのなす最小角が90
°以下の場合もダイレクト接続とみなさない。
If at least one of the line segment patterns has a prescribed line width or less, that is, if it is a thin line pattern as shown in FIG.
If the minimum angle formed by the two line segment patterns is calculated and it is less than 90 °, it is not considered as direct connection (Fig. 6 (A)). The minimum angle between the land pattern and line segment pattern is 90.
If it is less than °, it is not considered as a direct connection.

これらの場合は、角度エラー表示をなすと共に導体間隙
エラーとしてエラーリスト3上にリストアップし、DCF
=0とする()。しかし、その他の場合、例えば第6
図(B)に示すように2つの線分パターンのなす最小角
α4とランドと線分パターンとのなす最小角α5が、それ
ぞれ90°を越える場合は、ダイレクト接続と見做す。
In these cases, an angle error is displayed and a conductor gap error is listed on the error list 3 and the DCF
= 0 (). However, in other cases, for example, the sixth
If the minimum angle α 4 formed by the two line segment patterns and the minimum angle α 5 formed by the land and the line segment patterns exceed 90 °, as shown in FIG.

このようにして、第1層目の処理が終了すれば()、
次に第2層目以下の処理を、第4A図と第4B図のフローに
従って、メモリ22に入力された各テーブル(第3図)に
基いて行う。
In this way, if the processing of the first layer is completed (),
Next, the processing for the second layer and thereafter is performed based on each table (FIG. 3) input to the memory 22 according to the flow of FIGS. 4A and 4B.

〔発明の効果〕〔The invention's effect〕

上記のとおり、本発明によれば、同一信号パターン間の
接続関係を算出することにより一定の間隙条件を満たし
ていない場合はエラーとして表示することができるの
で、従来の目視チェックと比較して間隙エラーが一層正
確に検出できるようになった。つまり、別の観点から言
えば、目視チェックでひっかかってしまうようなパター
ンについては設計段階で未然に防ぐためにエラー表示を
行い、それによって設計者にパターン修正を促すことが
可能となる。
As described above, according to the present invention, it is possible to display an error when a certain gap condition is not satisfied by calculating the connection relationship between the same signal patterns. Errors can be detected more accurately. In other words, from another point of view, it is possible to prompt the designer to correct the pattern by displaying an error in order to prevent the pattern that is caught by the visual check in the design stage.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理図、第2図は本発明の実施例を示
す図、第3図は本発明に使用されるメモリの構成図、第
4図は本発明による処理フローの関係を示す図、第4A図
は本発明の処理フローを示す図(その1)、第4B図は本
発明の処理フローを示す図(その2)、第5図は本発明
の動作説明図(鋭角接続の場合)、第6図は本発明の動
作説明図(細線パターンの場合)、第7図は従来技術の
説明図である。 1……パターンメモリ、2……演算部、3……エラーリ
スト、21……CPU、22……メモリ、23……チェック処理
部。
FIG. 1 is a principle diagram of the present invention, FIG. 2 is a diagram showing an embodiment of the present invention, FIG. 3 is a configuration diagram of a memory used in the present invention, and FIG. 4 is a processing flow relationship according to the present invention. FIG. 4A is a diagram showing a processing flow of the present invention (No. 1), FIG. 4B is a diagram showing a processing flow of the present invention (No. 2), and FIG. 6) is an operation explanatory diagram of the present invention (in the case of a fine line pattern), and FIG. 7 is an explanatory diagram of a conventional technique. 1 ... Pattern memory, 2 ... Calculation section, 3 ... Error list, 21 ... CPU, 22 ... Memory, 23 ... Check processing section.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】同一信号のランドと線分のパターン間の間
隙エラーを検出する配線パターンエラー検出装置であっ
て、 各層毎のランドと線分に関する情報により構成された各
テーブルが予め格納されているパターンファイル(1)
と、 前記各テーブルに基づいて、配線パターンエラー検出の
対象となるランドパターンと線分パターンが直接に接続
されるダイレクト接続か否かの判断処理を行う演算部
(2)とを具備し、 該演算部は、ランドパターンと線分パターンの間隙を測
定する手段(21)と、該間隙が所定の値未満であった場
合に当該ランドパターンと線分パターンがダイレクト接
続されているか否か判断する手段(21)と、ダイレクト
接続でない場合に間隙エラーとして表示の指示を行う手
段(21)とを有することを特徴とする配線パターンエラ
ー検出装置。
1. A wiring pattern error detecting device for detecting a gap error between patterns of lands and line segments of the same signal, wherein each table constituted by information on lands and line segments for each layer is stored in advance. Pattern File (1)
And a computing unit (2) for performing a process of determining whether or not the land pattern and the line segment pattern, which are the objects of the wiring pattern error detection, are directly connected based on the respective tables. The calculation unit (21) for measuring the gap between the land pattern and the line segment pattern, and when the gap is less than a predetermined value, determines whether or not the land pattern and the line segment pattern are directly connected. A wiring pattern error detecting device comprising: means (21); and means (21) for giving a display instruction as a gap error when the connection is not direct.
JP60258480A 1985-11-20 1985-11-20 Wiring pattern error detector Expired - Lifetime JPH0721807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60258480A JPH0721807B2 (en) 1985-11-20 1985-11-20 Wiring pattern error detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60258480A JPH0721807B2 (en) 1985-11-20 1985-11-20 Wiring pattern error detector

Publications (2)

Publication Number Publication Date
JPS62119692A JPS62119692A (en) 1987-05-30
JPH0721807B2 true JPH0721807B2 (en) 1995-03-08

Family

ID=17320795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60258480A Expired - Lifetime JPH0721807B2 (en) 1985-11-20 1985-11-20 Wiring pattern error detector

Country Status (1)

Country Link
JP (1) JPH0721807B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256685A (en) * 1988-08-23 1990-02-26 Nec Corp Erroneous recognizing signal removing circuit

Also Published As

Publication number Publication date
JPS62119692A (en) 1987-05-30

Similar Documents

Publication Publication Date Title
JPH0721807B2 (en) Wiring pattern error detector
CN112985274B (en) Bonding pad distance measuring method and device and electronic equipment
US6914617B2 (en) Method for determining whether two rectangles of an electronic circuit structure overlap
JP2000020573A (en) System for processing printed board wiring and its method
JP3129026B2 (en) Inspection method of cream solder printing condition
JP2786792B2 (en) Component interference inspection device and CAD system
JP2858551B2 (en) Wiring inspection data creation method
JP2673843B2 (en) Loop pattern detector
JP3511756B2 (en) Method of determining probe position for printed wiring board inspection machine
JPH04566A (en) Conductive land position determining system
JPS59151156A (en) Mask designing sheet
JP2002334124A (en) Device and method for adjusting wiring width in printed wiring board
JP2978667B2 (en) Printed circuit board wiring method
JP3605822B2 (en) Jumper wiring method and apparatus for printed wiring board
JP7050543B2 (en) Inspection equipment, inspection methods and computer programs
JP2003216680A (en) Clearance check method in cad for printed circuit board and computer program
JPH02136975A (en) Erroneous input detecting method for loading data
JP2705469B2 (en) Mask data creation device
JPH0131231B2 (en)
JP2927319B2 (en) Wiring information processing method
JPH06324116A (en) Method for determining relay pad in manufacturing printed wiring board tester
CN118115439A (en) Golden finger defect rechecking method, device, equipment and storage medium
JPS62112397A (en) Apparatus for correcting wiring pattern
CN116758031A (en) Golden finger defect rechecking method, device, equipment and storage medium
JPH0287004A (en) Apparatus for measuring pattern width of printed wiring board