JPH07211837A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07211837A
JPH07211837A JP33787494A JP33787494A JPH07211837A JP H07211837 A JPH07211837 A JP H07211837A JP 33787494 A JP33787494 A JP 33787494A JP 33787494 A JP33787494 A JP 33787494A JP H07211837 A JPH07211837 A JP H07211837A
Authority
JP
Japan
Prior art keywords
finger
substrate
gold
connection
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33787494A
Other languages
English (en)
Other versions
JP2509882B2 (ja
Inventor
Hiroshi Shimazu
博士 嶋津
Yasuo Yamashita
康雄 山下
Masayoshi Suzuki
正義 鈴記
Eiji Sakata
栄二 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Maxell Holdings Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP33787494A priority Critical patent/JP2509882B2/ja
Publication of JPH07211837A publication Critical patent/JPH07211837A/ja
Application granted granted Critical
Publication of JP2509882B2 publication Critical patent/JP2509882B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 フィンガと半導体チップとの接合が確実で、
安価なリードフレームを用いた半導体装置を提供する。 【構成】 フィンガ(4)に、半導体チップ(1)の電
極と接続するバンプ状接続部(4a)を配し、該接続部
(4a)の上記接続面側を金,すず,半田等の接触材
(12)で被覆してなる半導体装置の製造方法におい
て、フィンガ(4)に相当する部分が露出するようレジ
スト層(9)を設けた電鋳用基板(8)の、上記接続部
(4a)に相当する部分に、予め上記接触材(12)を
施し、その上面にフィンガ(4)を電鋳形成し、その
後、前記基板(8)を剥離してなるので、バンプ全体を
高価な金を大量に使用せずにすみ、金−アルミニウム合
金により確実に接合を行うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、IC,LSI等の半導
体チップを固定するリードフレームに関する。
【0002】
【従来の技術】従来より半導体チップを樹脂モールドで
一体化して複数ピンを突設した半導体装置の組立てには
金属製のリードフレームが用いられている。このリード
フレームは薄い銅箔状金属板をプレスで撃ち抜いたり、
エッチングなどによって形成されており、その形状は図
11に示すように、半導体チップ1を取り付ける矩形の
タブ2をその4隅において支持するタブリードと、タブ
2の周縁に内端を臨ませる複数のフィンガ4と、これら
フィンガ4及びタブリード3の外端を支持する枠部5
と、枠部5の両端縁に沿って定間隔に設けられたスプロ
ケット孔6とからなっている。
【0003】このようなリードフレーム7を用いて半導
体装置を組立てるには、まずタブ2上に半導体チップ1
を取り付けた後、半導体チップ1の各電極とこれに対応
するフィンガ4の内端をワイヤあるいはワイヤを用いず
直接に接続し、その後矩形枠部5の内側領域を合成樹脂
でモールドし半導体チップ1を被覆し、次いで枠部5を
切除して半導体装置を得るのである。
【0004】
【発明が解決しようとする課題】ところで、リードフレ
ーム7のフィンガ4の先端は図12に示すように半導体
チップ1の電極1aに半田その他の手段を用いて接続さ
れるのであるが、一般に電極1aはシリコン1b上に薄
膜状に形成されたアルミニウムパッドからなり、周囲の
保護膜1cより凹んだ位置にある。
【0005】そこでフィンガ4の先端部には電極1aと
接続を容易にするためバンプのような接続部4aが形成
されるのであるが、フィンガ4及び接続部4aが銅箔状
金属板で形成されている場合、電極1aとの接続が不完
全なものとなる傾向にあり、このため接続部4a全体を
金で形成すれば接続は容易かつ確実になる反面、金素材
の使用量が増加し高価になることが予測される。
【0006】このために、接続部に金メッキをすること
により金の効率的使用が提案されているが、例えば特開
昭47−27675号公報に記載のものは、リードフレ
ーム素材に、予め部分的金メッキクラフドを施し、これ
をプレス加工してリードフレームを得るものであるが、
プレス精度を考慮してボンディングする先端部の金クラ
ッドは所望のリード幅よりも広目に施されることにな
り、金の無駄が生じるものである。
【0007】また特開昭55−6862号公報に記載の
ものはエッチングによりインナーリードを形成し、その
表面に金メッキを施したものであるが、インナーリード
全体をメッキするため、金の効率的使用にはやはり無駄
があるものである。
【0008】
【課題を解決するための手段】本発明は上記点に鑑みて
なされたもので、フィンガ(4)に、半導体チップ
(1)の電極と接続するバンプ状接続部(4a)を配
し、該接続部(4a)の上記接続面側を金,すず,半田
等の接触材(12)で被覆してなる半導体装置の製造方
法において、フィンガ(4)に相当する部分が露出する
ようレジスト層(9)を設けた電鋳用基板(8)の、上
記接続部(4a)に相当する部分に、予め上記接触材
(12)を施し、その上面にフィンガ(4)を電鋳形成
し、その後、前記基板(8)を剥離してなるものであ
る。
【0009】
【作用】このような半導体装置の製造方法によれば、例
えば銅箔状フィンガとアルミニウム電極との接合は、従
来と同じ金−アルミ合金となり、接続強度が従来より劣
化することがなく、無垢状金バンプを形成しないので、
製造コストを低減することができる。
【0010】しかも、接続部の接触材は、面精度の高い
基板に直接形成されるため、基板から剥離された接触材
面つまり半導体チップの電極と接続される面は精度の高
いものとなり、接続信頼性の高いものが得られる。
【0011】
【実施例】図1ないし図4は本発明の実施例におけるリ
ードフレームの成形工程を示す図である。まず図1の如
くステンレス等の導電性金属からなる基板8上に所望パ
ターンのレジスト層9を形成する。このレジスト層9は
リードフレーム7を形成しない位置にのみ積層されるも
のであって、非レジスト部分の形状は所望パターンのリ
ードフレーム形状である。
【0012】次にこの基板8上に、レジストがアルカリ
現像タイプではカセイソーダを、溶剤タイプの場合は塩
化メチレン等の溶剤を用いて剥離処理を行う。その後こ
の基板8の非レジスト部分上に塗布または電鋳により
金,すず,半田等の接触材12を施す。その後、この上
面に銅,ニッケル等の金属を電鋳により積層して金属層
10を形成する。
【0013】次に図2に示すように積層体全体にプレス
加工を施し、基板8を突出するようにフィンガ相当部分
を折り曲げる。折り曲げ形状はフィンガ基部4b、連結
部4c、先端部4dから構成されるものであるが、先端
部4dの下面には同様にバンプのような接続部4aをプ
レスにより形成する。
【0014】次いで金属層10上に第二次の電鋳加工を
施し、図3の如き銅,ニッケル等の第2の金属層11を
金属層10上に形成する。この電鋳加工においては、平
坦なフィンガ基部4b、先端部4dに対して連結部4c
は傾斜した位置にあるため、電鋳による金属層11は連
結部4cではその成長速度が遅い。
【0015】また、フィンガ4の先端部4dは細い頸部
によって連結部4cに連結されているため、電流密度が
大きくなり、金属はこの部分でより成長する。従って、
図からもわかるように連結部4cの肉厚はフィンガ基部
4bの肉厚より小さく最小で、先端部4dの肉厚は最大
となる。
【0016】最後に基板8を剥離すれば図4の如き形状
のフィンガ4を有するリードフレーム7が得られる。特
にこの場合には、フィンガ4の半導体チップと接合する
側が、基板8のプレス形状及び寸法そのままとなるた
め、プレス精度に応じてフィンガ4の精度を向上させる
ことができ、より一層多ピン化に対応できる。
【0017】また、レジスト層9を形成しただけの基板
8をまず所望形状にプレス加工し、次いで接触材12を
施し、その後一次電鋳、もしくは一次電鋳と二次電鋳を
し、基板8からこの電鋳による金属層を剥離してそのま
まリードフレームとすることも可能である。
【0018】このように上記実施例では、フィンガを含
むリードフレームは基本的に電鋳によって形成されるか
ら、プレス成形によって打ち抜き成形するのが困難な多
数フィンガをもつリードフレームであっても、エッチン
グ等の不安定な製造方法を用いることなく容易に成形す
ることができるとともに、フィンガ先端のバンプ及びバ
ンプを支持する可撓性を有する連結部を第二次の電鋳に
より同時にかつ容易に成形することができるものであ
る。
【0019】このようなフィンガを配したリードフレー
ム7を用いて半導体チップ1と接続する際には、まずリ
ードフレーム7のフィンガ先端のバンプ状接続部4aを
電極1aに対向するよう位置合わせを行い、次いで接続
部4aの背面側からボンディングツールで加熱加圧し金
−アルミニウム合金が形成され接続する。この加圧時、
この加圧力は接続部4aを加圧方向に押し曲げ変形する
よう作用し、この力がフィンガ基部1まで伝達し影響を
与えようとするが、接続部4aとフィンガ基部4bとの
間に連結部4cを配し、この連結部4cがフィンガ基部
4bより大きな可撓性を発揮するため、上記加圧力は柔
軟な連結部4cで緩和され、フィンガ基部4bへの影響
を軽減できる。これは相対的に、半導体チップ1側をフ
ィンガ4側へ押圧加工する場合でも同様である。なおバ
ンプ部分の接合された部分の周囲は金等で被覆されてい
るので、酸化防止が図られる。
【0020】したがって、接続部4aと電極1aとの接
合に傾きが発生しても、この接続部4aに続く連結部4
cがこの傾きを吸収し、フィンガ基部(一般に接続部よ
りも幅広くなっているが)までもが傾きあるいは、横ず
れを発生し隣接するフィンガとのピッチが乱れることも
なく、接続作業を容易にすることができる。
【0021】
【発明の効果】以上のように本発明によれば、フィンガ
(4)に、半導体チップ(1)の電極と接続するバンプ
状接続部(4a)を配し、該接続部(4a)の上記接続
面側を金,すず,半田等の接触材(12)で被覆してな
る半導体装置の製造方法において、フィンガ(4)に相
当する部分が露出するようレジスト層(9)を設けた電
鋳用基板(8)の、上記接続部(4a)に相当する部分
に、予め上記接触材(12)を施し、その上面にフィン
ガ(4)を電鋳形成し、その後、前記基板(8)を剥離
してなるので、半導体チップの電極1aとフィンガ先端
の接続部4aとの接続が確実に行なわれ、また接続部4
aは過剰に酸化することなく保護でき、しかもこれらの
ための金素材等の高価な接触材12の使用量を削減で
き、コストを低下させることができる。
【0022】特に接触材12は、基板8上に最初に形成
されるため、その精度は、基板8の精度そのままに再現
されるため、信頼性の高い接続が可能である。
【図面の簡単な説明】
【図1】本発明の実施例におけるリードフレームの製造
工程の説明図で金属層形成工程である。
【図2】同製造工程の折曲加工工程である。
【図3】同製造工程の第2金属形成工程である。
【図4】同製造工程により得られたリードフレームであ
る。
【図5】本発明を用いる一般的なリードフレームの平面
図である。
【図6】フィンガ先端のバンプと半導体チップの電極と
の関係を示す断面図である。
【符号の説明】
1 半導体チップ 1a 電極 4 フィンガ 4a 接続部 8 基板 9 レジスト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂田 栄二 福岡県田川郡方城町大字伊方4680番地 九 州日立マクセル株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 フィンガ(4)に、半導体チップ(1)
    の電極と接続するバンプ状接続部(4a)を配し、該接
    続部(4a)の上記接続面側を金,すず,半田等の接触
    材(12)で被覆してなる半導体装置の製造方法におい
    て、 フィンガ(4)に相当する部分が露出するようレジスト
    層(9)を設けた電鋳用基板(8)の、 上記接続部(4a)に相当する部分に、予め上記接触材
    (12)を施し、 その上面にフィンガ(4)を電鋳形成し、 その後、前記基板(8)を剥離してなる半導体装置の製
    造方法。
JP33787494A 1994-12-26 1994-12-26 半導体装置の製造方法 Expired - Lifetime JP2509882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33787494A JP2509882B2 (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33787494A JP2509882B2 (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4146513A Division JPH0817220B2 (ja) 1992-05-11 1992-05-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH07211837A true JPH07211837A (ja) 1995-08-11
JP2509882B2 JP2509882B2 (ja) 1996-06-26

Family

ID=18312809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33787494A Expired - Lifetime JP2509882B2 (ja) 1994-12-26 1994-12-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2509882B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012027645A (ja) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd 回路素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012027645A (ja) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd 回路素子

Also Published As

Publication number Publication date
JP2509882B2 (ja) 1996-06-26

Similar Documents

Publication Publication Date Title
JPH11186468A (ja) 半導体装置
JP2002009196A (ja) 半導体装置の製造方法
JPH10256416A (ja) 配線基板における導電バンプの構造
JP2573016B2 (ja) マイクロ入出力ピンおよびその製造方法
US5679194A (en) Fabrication of leads on semiconductor connection components
JP2004207275A (ja) 回路装置およびその製造方法
JP2000150702A (ja) 半導体装置の製造方法
US6763585B2 (en) Method for producing micro bump
JP2509882B2 (ja) 半導体装置の製造方法
JP3114926B2 (ja) 配線基板のメッキ用マスキング方法
JP2532075B2 (ja) バンプ付きフイルムキヤリアの製造方法
JPH0722191B2 (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH05267546A (ja) 半導体装置
JP2549277B2 (ja) 半導体装置
JPH07106481A (ja) 半導体装置
JPH0719865B2 (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2528766B2 (ja) 半導体装置
JPH0656872B2 (ja) 半導体装置のリ−ドフレ−ム
JPH0766954B2 (ja) 半導体装置
JP2528765B2 (ja) 半導体装置のリ―ドフレ―ム
JPH05308092A (ja) 半導体装置
JPH06104318A (ja) 半導体装置の製造中間体ならびにその製造方法
JP2567866B2 (ja) 半導体装置
JPH09246331A (ja) 半導体装置の製造方法及びこれに用いる配線パターンフィルム
JP2008010632A (ja) 半導体装置の製造方法、その製造方法で製造した半導体装置およびその製造方法に用いるシート

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term