JPH0721110A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 データ転送制御装置に関し、制御情報の授受
に要する時間を短縮することを目的とする。 【構成】 上位装置２０と共用メモリ６の間のデータ転
送を制御する第１の機能単位２３と、下位装置２２と共
用メモリ６の間で所定のギャップを備えたレコード単位
で行われるデータ転送を制御する第２の機能単位２４
と、第１又は第２の機能単位のアクセスを制御するメモ
リポート２５を備えた共用メモリ６とから構成され、第
２の機能単位２４がメモリポートとの間で、共用メモリ
６に対するデータ転送のためレコード毎に必要な制御情
報の授受を、ギャップの間に実行するデータ転送制御装
置２１であって、メモリポート２５に、一つの書込み又
は読出しコマンドに基づき、一つのレコードの転送完了
を検出して、レコードに付加された制御情報を分離する
か、レコードに制御情報を付加する制御手段２６を設け
た構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は上位装置と下位装置との
間に介在し、レコード間に設けられたギャップにおい
て、データ転送を行うための制御情報を授受することに
より、共用メモリを介して相互に非同期でデータ転送を
行う機能単位で構成されるデータ転送制御装置に係り、
特に前記制御情報の授受に要する時間を短縮し得るよう
にしたデータ転送制御装置に関する。

【０００２】共用メモリを介して相互に非同期でデータ
転送を行う機能単位で構成されるデータ転送制御装置に
は、例えばディスク制御装置がある。このディスク制御
装置は、上位装置とディスク装置との間のデータ転送を
制御するため、上位装置と共用メモリとの間のデータ転
送を制御するチャネルアダプタと称する機能単位と、デ
ィスク装置と共用メモリとの間のデータ転送を制御する
デバイスアダプタと称する機能単位とがあり、このチャ
ネルアダプタとデバイスアダプタとは相互に非同期で共
用メモリとの間のデータ転送を行っている。

【０００３】このため、データ転送を行う上で必要な制
御情報を共用メモリを介して授受しているが、特に、デ
バイスアダプタとディスク装置との間のデータ転送にお
いては、この制御情報の授受が、レコード間に設けられ
たギャップにおいて実行されている。

【０００４】即ち、ディスク装置のトラックのフォーマ
ットは、複数のレコードによってデータが記録されるよ
うになっており、このレコード間にギャップが設けられ
ている。そして、このギャップをヘッドが通過中に、次
のレコードをアクセスする準備が整えられるようになっ
ている。

【０００５】従って、ヘッドがギャップを通過し終わる
前に、前記の制御情報の授受が完了している必要がある
ため、この制御情報の授受に要する時間は短いことが必
要である。

【０００６】

【従来の技術】図５はディスク制御装置の一例を示すブ
ロック図で、図６は各機能単位の詳細ブロック図であ
る。

【０００７】ディスク制御装置２は、複数の機能単位で
構成されており、チャネルアダプタ４は、図６(A) に示
す如き構成で、プロセッサ１２は制御記憶１３に格納さ
れたプログラムを読出して動作し、インタフェース回路
１０を経て、チャネル１からのスタートＩ／Ｏ命令の受
領と、チャネル１との間のデータ転送を行うと共に、共
通バス制御回路１１を制御して、共通バス８を経て他の
機能単位との間のデータ転送を行う。

【０００８】デバイスアダプタ５は、図６(A) に示す如
き構成で、プロセッサ１２は制御記憶１３に格納された
プログラムを読出して動作し、インタフェース回路１０
を経て、ディスク装置３に命令を送出し、ディスク装置
３との間のデータ転送を行うと共に、共通バス制御回路
１１を制御して、共通バス８を経て他の機能単位との間
のデータ転送を行う。

【０００９】メモリポート７は、図６(B) に示す如き構
成で、プロセッサ１９は共通バス制御回路１８を経て入
力するチャネルアダプタ４又はデバイスアダプタ５から
の制御情報によって、共用メモリアクセス用ポインタ１
５には、データを共用メモリ６に書込む先頭アドレス又
は読出す先頭アドレスを記憶させ、転送ワード数カウン
タ１６には、転送すべきワード数を設定させ、ステータ
ス格納レジスタ１７には、データ転送に伴うエラー発生
等のステータスを格納させる。

【００１０】そして、バッファメモリ１４を経て共用メ
モリ６に書込みデータを送出し、共用メモリ６から読出
されたデータを共通バス制御回路１８を経てチャネルア
ダプタ４又はデバイスアダプタ５に転送する。

【００１１】例えば、チャネル１からディスク装置３に
対するデータの書込みを指示されたチャネルアダプタ４
は、チャネル１から受領したデータを共通バス８を経て
メモリポート７に送出し、共用メモリ６に書込む。

【００１２】そして、チャネルアダプタ４は、或るレコ
ードＮの転送が終了すると、共用メモリ６にレコードＮ
を書込んだことを示す制御情報を、共用メモリ６に設け
られた制御情報テーブルに書込む。

【００１３】デバイスアダプタ５は、この制御情報テー
ブルから読出した制御情報により、レコードＮが書込ま
れたことを知り、共用メモリ６からレコードＮを読出す
とディスク装置３に転送して書込ませる。

【００１４】この動作をチャネルアダプタ４とデバイス
アダプタ５は、チャネル１から転送されるレコード数に
対応して複数回繰り返す。上記の如く、チャネルアダプ
タ４とデバイスアダプタ５は相互に非同期で動作するた
め、お互いのオペレーションに必要な制御情報、即ち、
チャネルアダプタ４とデバイスアダプタ５が互いに共用
メモリ６に対してアクセスするためのポインタや、処理
すべきレコード数等を共用メモリ６の制御情報テーブル
に書込み、相手側に読取らせるようにしている。

【００１５】従って、チャネルアダプタ４とデバイスア
ダプタ５は、図６(B) に示す共用メモリアクセス用ポイ
ンタ１５に、共用メモリ６をアクセスする際の先頭アド
レスを設定し、転送ワード数カウンタ１６に、転送ワー
ド数を設定し、共用メモリ６をアクセスした後は、ステ
ータス格納レジスタ１７に格納されたメモリアクセスが
成功したか否かを示すメモリステータス（エラーが発生
したか否かを示すステータス）を読取らねばならない。

【００１６】

【発明が解決しようとする課題】図７はトラックのフォ
ーマットを説明する図である。ディスク装置３の各トラ
ックは、図示する如く、インデックスの間に複数のレ
コードと、この複数のレコードの各レコード間にＧＡＰ
で示すギャップが設けられている。

【００１７】レコードを転送中には制御情報の転送が出
来ないため、共用メモリ６とデバイスアダプタ５の間に
おける前記制御情報の授受は、このギャップをヘッドが
通過中に実施しなければならない。

【００１８】図８及び図９はデバイスアダプタの動作を
説明するフローチャートである。図８はディスク装置３
にデータを書込む動作を示し、図９はディスク装置３か
らデータを読出す動作を示す。

【００１９】図８において、デバイスアダプタ５はステ
ップ(1) で共用メモリ６から読出されるレコードＮをデ
ィスク装置３に書込む。レコードＮのディスク装置３に
対する書込みが完了すると、デバイスアダプタ５はステ
ップ(2) でメモリポート７のステータス格納レジスタ１
７からステータスを読取る。これは、共用メモリ６から
のレコードＮの読出しに関してエラーの発生があったか
否かのステータスである。

【００２０】続いて、デバイスアダプタ５は、ステップ
(3) で制御情報テーブルの制御情報を読取るための設定
を行う。即ち、共用メモリアクセス用ポインタ１５に制
御情報テーブルの先頭アドレスを設定し、転送ワード数
カウンタ１６に転送ワード数を設定する。

【００２１】デバイスアダプタ５は、ステップ(4) でメ
モリポート７のプロセッサ１９に読出しコマンドを発行
し、ステップ(5) で共用メモリ６の制御情報テーブルか
ら読出されるチャネルアダプタ４が書込んだ制御情報を
受領する。即ち、プロセッサ１９が共用メモリアクセス
用ポインタ１５に設定された先頭アドレスによって、制
御情報テーブルを指示し、転送ワード数カウンタ１６が
計数するワード数の制御情報をバッファメモリ１４と共
通バス制御回路１８を経て転送して来るので、この制御
情報を受領する。

【００２２】デバイスアダプタ５は、ステップ(6) でメ
モリポート７のステータス格納レジスタ１７からステー
タスを読取る。これは、制御情報テーブルの読出しに関
してエラーの発生があったか否かのステータスである。

【００２３】続いて、デバイスアダプタ５は、ステップ
(7) でレコードＮ＋１の読出しのための設定を行う。即
ち、ステップ(5) で受領した制御情報（前記の如くチャ
ネルアダプタ４がレコードＮ＋１を転送した際に書込ん
だもの）に基づき、共用メモリアクセス用ポインタ１５
にレコードＮ＋１を読出すための先頭アドレスを設定
し、転送ワード数カウンタ１６に転送すべき転送ワード
数を設定する。

【００２４】そして、デバイスアダプタ５は、ステップ
(8) でメモリポート７のプロセッサ１９に読出しコマン
ドを発行するが、直ちにデータ転送を開始しないように
待ち状態とする。

【００２５】そして、ディスク装置３のヘッドが図７に
示すギャップを通過し、次のレコードＮ＋１の書込み開
始位置に到達すると、ステップ(9) でメモリポート７の
プロセッサ１９の待ち状態を解除し、データ転送を開始
させる。

【００２６】従って、デバイスアダプタ５は、ステップ
(10)で共用メモリ６から読出されるレコードＮ＋１をデ
ィスク装置３に書込む。上記動作をチャネル１が転送す
るレコード数に対応して繰り返す。

【００２７】図９において、デバイスアダプタ５はステ
ップ(1) でディスク装置３から読出されるレコードＮを
共用メモリ６に書込む。レコードＮの共用メモリ６に対
する書込みが完了すると、デバイスアダプタ５はステッ
プ(2) でメモリポート７のステータス格納レジスタ１７
からステータスを読取る。これは、レコードＮの共用メ
モリ６に対する書込みに関してエラーの発生があったか
否かのステータスである。

【００２８】続いて、デバイスアダプタ５は、ステップ
(3) で制御情報テーブルに制御情報を書込むための設定
を行う。即ち、共用メモリアクセス用ポインタ１５に制
御情報テーブルの先頭アドレスを設定し、転送ワード数
カウンタ１６に転送ワード数を設定する。

【００２９】デバイスアダプタ５は、ステップ(4) でメ
モリポート７のプロセッサ１９に書込みコマンドを発行
し、ステップ(5) で共用メモリ６の制御情報テーブルに
書込む制御情報を送出する。従って、プロセッサ１９は
共用メモリアクセス用ポインタ１５に設定された先頭ア
ドレスによって、制御情報テーブル上のアドレスを指示
し、転送ワード数カウンタ１６が計数するワード数の制
御情報を共通バス制御回路１８とバッファメモリ１４を
経て共用メモリ６に転送して書込む。

【００３０】デバイスアダプタ５は、ステップ(6) でメ
モリポート７のステータス格納レジスタ１７からステー
タスを読取る。これは、制御情報テーブルへの書込みに
関してエラーの発生があったか否かのステータスであ
る。

【００３１】続いて、デバイスアダプタ５は、ステップ
(7) でレコードＮ＋１の書込みのための設定を行う。即
ち、共用メモリアクセス用ポインタ１５にレコードＮ＋
１を書込むための先頭アドレスを設定し、転送ワード数
カウンタ１６に転送ワード数を設定する。

【００３２】そして、デバイスアダプタ５は、ステップ
(8) でメモリポート７のプロセッサ１９に書込みコマン
ドを発行するが、直ちにデータ転送を開始しないように
待ち状態とする。

【００３３】そして、ディスク装置３のヘッドが図７に
示すギャップを通過し、次のレコードＮ＋１の書込み開
始位置に到達すると、ステップ(9) でメモリポート７の
プロセッサ１９の待ち状態を解除し、データ転送を開始
させる。

【００３４】従って、デバイスアダプタ５は、ステップ
(10)でディスク装置３から読出されるレコードＮ＋１を
メモリポート７に転送し、メモリポート７のプロセッサ
１９は、このレコードＮ＋１を共用メモリ６に書込む。

【００３５】上記動作をチャネル１へ転送するレコード
数に対応して繰り返す。デバイスアダプタ５は、図８及
び図９のステップ(2) 〜ステップ(8) の処理を前記の如
く、ヘッドがギャップを通過中に実施しなければならな
いが、処理すべきステップ数が多く、時間的に余裕が少
ない。

【００３６】若し、ヘッドがレコードＮ＋１の書込み又
は読出し位置に到達しても、上記ステップの一部が実行
されない場合、例えば、ステップ(8) が実行されない場
合には、レコードＮ＋１の書込み又は読出しは実行出来
ず、ディスクの回転待ちをする必要があり、ディスク制
御装置２の処理効率が低下するという問題がある。

【００３７】本発明はこのような問題点に鑑み、従来書
込みコマンド又は読出しコマンドが２回発行されている
のを１回にして、ギャップ中に処理するステップ数を少
なくし、処理時間に余裕を持たせることを目的としてい
る。

【００３８】

【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。データ転送制御装置２１は、
共通バス８を経て上位装置２０と共用メモリ６との間の
データ転送を制御する第１の機能単位２３と、下位装置
２２と前記共用メモリ６との間で共通バス８を経て所定
のギャップを備えたレコード単位で行われるデータ転送
を制御する第２の機能単位２４と、前記第１又は第２の
機能単位２３，２４の前記共用メモリ６に対するアクセ
スを制御するメモリポート２５を備えた共用メモリ６と
から構成され、前記第２の機能単位２４が前記メモリポ
ート２５との間で、前記共用メモリ６に対するデータ転
送のためレコード毎に必要な制御情報の授受を、前記ギ
ャップの間に実行する。

【００３９】そして、前記メモリポート２５に、一つの
書込み又は読出しコマンドに基づき、一つのレコードの
転送完了を検出して、この一つのレコードに付加された
前記制御情報を分離するか、又は、前記一つのレコード
に制御情報を付加する制御手段２６を設けており、前記
第２の機能単位２４が前記共用メモリ６に対してレコー
ドの書込みを行う際は、一つのレコードに付加された前
記制御情報を分離して受領し、前記第２の機能単位２４
が前記共用メモリ６からレコードの読出しを行う際は、
一つのレコードに前記制御情報を付加して前記第２の機
能単位２４に送出する。

【００４０】

【作用】上記の如く構成することにより、一つのレコー
ドを転送するために、書込み又は読出しコマンドの発行
を一回行うのみで良いため、ギャップ中に処理するステ
ップ数を減少させることが可能となる。

【００４１】従って、処理時間に余裕が生ずるため、次
のレコードの書込み又は読出しに回転待ちを発生させる
ことが無く、データ転送制御装置２１の処理効率低下を
防止することが出来る。

【００４２】

【実施例】図２は本発明の一実施例を示す回路のブロッ
ク図である。図２は図５に示すメモリポート７の代わり
に、図６(B) に示すメモリポート７に制御情報テーブル
用メモリ２７と、制御情報テーブル用ポインタ２８と、
制御情報テーブルへの転送ワード数カウンタ２９とを追
加したメモリポート２５を使用するものである。

【００４３】デバイスアダプタ５は、図５に示すディス
ク装置３にレコードを書込む場合、図５に示すチャネル
アダプタ４が図示省略した管理機能単位を経て通知する
アドレスに基づき、制御情報テーブル用メモリ２７にチ
ャネルアダプタ４が書込んだ制御情報を共通バス制御回
路１８を経て読出す。

【００４４】デバイスアダプタ５は、この読出した制御
情報に基づき、前記の如く、共用メモリアクセス用ポイ
ンタ１５にレコードＮを読出すための先頭アドレスを設
定し、転送ワード数カウンタ１６に転送ワード数を設定
する。

【００４５】又更に、デバイスアダプタ５は、前記読出
した制御情報に基づき、制御情報テーブル用ポインタ２
８には、レコードＮ＋１に関する制御情報を読出すため
の制御情報テーブル用メモリ２７の先頭アドレスを設定
し、制御情報テーブルへの転送ワード数カウンタ２９に
は、転送すべき制御情報のワード数を設定する。

【００４６】ここで、デバイスアダプタ５は読出しコマ
ンドをプロセッサ１９に送出し、プロセッサ１９は共用
メモリ６の共用メモリアクセス用ポインタ１５が指定す
るアドレスにより、レコードＮを読出してバッファメモ
リ１４と共通バス制御回路１８を経てデバイスアダプタ
５に転送する。

【００４７】転送ワード数カウンタ１６は、１ワード転
送される度に計数値を減算し、設定されたワード数が０
となると、プロセッサ１９に通知するため、プロセッサ
１９はレコードＮのデータ転送完了を認識し、制御情報
テーブル用メモリ２７から、レコードＮ＋１を読出すた
めの制御情報を、制御情報テーブル用ポインタ２８が指
示するアドレスにより読出すと、共通バス制御回路１８
を経て、レコードＮの後に付加して送出する。

【００４８】制御情報テーブルへの転送ワード数カウン
タ２９は制御情報が１ワード転送される度に、設定され
た計数値を減算し０となると、プロセッサ１９に通知す
るため、プロセッサ１９は制御情報の転送完了を認識す
る。

【００４９】デバイスアダプタ５は内部カウンタが計数
するワード数によって、レコードＮのみディスク装置３
に転送し、続いて受信される制御情報を保持すると共
に、ステータス格納レジスタ１７からステータスを読取
る。

【００５０】このステータスは、レコードＮの読出しが
正常であったか否かと、レコードＮ＋１用の制御情報読
出しが正常であったか否かの情報である。デバイスアダ
プタ５は、ステータスが正常であると、レコードＮ＋１
を読出すための設定を行う。即ち、先に読出したレコー
ドＮ＋１に関する制御情報に基づき、共用メモリアクセ
ス用ポインタ１５にレコードＮ＋１を読出すための先頭
アドレスを設定し、転送ワード数カウンタ１６に転送ワ
ード数を設定し、制御情報テーブル用ポインタ２８に
は、レコードＮ＋２に関する制御情報を読出すための制
御情報テーブル用メモリ２７の先頭アドレスを設定し、
制御情報テーブルへの転送ワード数カウンタ２９には、
転送すべき制御情報のワード数を設定する。

【００５１】ここで、デバイスアダプタ５は、プロセッ
サ１９に読出しコマンドを発行し、ディスク装置３のヘ
ッドがギャップを通過して、レコードＮ＋１を記録する
位置に到達するまで、データ転送は待ち状態とする。

【００５２】そして、ヘッドがギャップを通過し、レコ
ードＮ＋１の記録か可能となると、待ち状態を解除し
て、データの転送を行わせ、ディスク装置３に書込ませ
る。この繰り返しを行って、チャネルアダプタ４が共用
メモリ６に書込んだレコードを総てディスク装置３に書
込むと動作を終了する。

【００５３】図３及び図４は図２の動作を説明するフロ
ーチャートである。図３はディスク装置３にデータを書
込む動作を示し、図４はディスク装置３からデータを読
出す動作を示す。

【００５４】図３において、デバイスアダプタ５はステ
ップ(1) で共用メモリ６から読出されるレコードＮをデ
ィスク装置３に書込む。共用メモリ６からのレコードＮ
の読出しが完了すると、転送ワード数カウンタ１６の計
数値が０となるため、ステップ(2) でメモリポート２５
のプロセッサ１９は、制御情報テーブル用メモリ２７か
ら、レコードＮ＋１を読出すための制御情報を読出し、
レコードＮに付加して送出する。

【００５５】従って、デバイスアダプタ５は、レコード
Ｎ＋１を読出すための制御情報を受領することが出来
る。ここで、デバイスアダプタ５は、ステップ(3) でス
テータス格納レジスタ１７からステータスを読取る。こ
れは、共用メモリ６からのレコードＮの読出しに関して
エラーの発生があったか否かのステータスと、制御情報
テーブル用メモリ２７からレコードＮ＋１に関する制御
情報の読出しにエラーがあったか否かのステータスであ
る。

【００５６】続いて、デバイスアダプタ５は、ステップ
(4) で共用メモリ６からレコードＮ＋１を読出すための
設定と、レコードＮ＋２に関する制御情報を読出すため
の設定を行う。即ち、共用メモリアクセス用ポインタ１
５に共用メモリ６のレコードＮ＋１が記憶されている領
域の先頭アドレスを設定し、転送ワード数カウンタ１６
に転送ワード数を設定し、制御情報テーブル用ポインタ
２８には、レコードＮ＋２に関する制御情報を読出すた
めの制御情報テーブル用メモリ２７の先頭アドレスを設
定し、制御情報テーブルへの転送ワード数カウンタ２９
には、転送すべき制御情報のワード数を設定する。

【００５７】デバイスアダプタ５は、ステップ(5) でプ
ロセッサ１９に読出しコマンドを発行するが、直ちにデ
ータ転送を開始しないように待ち状態とする。そして、
ディスク装置３のヘッドが図７に示すギャップを通過
し、次のレコードＮ＋１の書込み開始位置に到達する
と、ステップ(6) でプロセッサ１９の待ち状態を解除
し、データ転送を開始させる。

【００５８】従って、デバイスアダプタ５は、ステップ
(7) で共用メモリ６から読出されるレコードＮ＋１をデ
ィスク装置３に書込む。上記動作をチャネル１が転送す
るレコード数に対応して繰り返す。

【００５９】図４において、デバイスアダプタ５はステ
ップ(1) でディスク装置３から読出されるレコードＮを
共用メモリ６に書込む。レコードＮの共用メモリ６に対
する書込みが完了すると、転送ワード数カウンタ１６の
計数値が０となるため、ステップ(2) でメモリポート２
５のプロセッサ１９は、レコードＮ＋１を書込むための
制御情報をレコードＮから分離し、制御情報テーブル用
メモリ２７に、レコードＮ＋１を書込むための制御情報
を書込ませる。

【００６０】即ち、共用メモリアクセス用ポインタ１５
をディセーブルとして、アドレスの送出を停止させ、制
御情報が共用メモリ６に書込まれることを阻止し、制御
情報テーブル用メモリ２７をイネーブルとする。

【００６１】従って、デバイスアダプタ５は、制御情報
テーブル用ポインタ２８が指示するアドレスにより、レ
コードＮ＋１を書込むための制御情報を制御情報テーブ
ル用メモリ２７に書込むことが出来る。

【００６２】デバイスアダプタ５は、ステップ(3) でス
テータス格納レジスタ１７からステータスを読取る。こ
れは、共用メモリ６へのレコードＮの書込みに関してエ
ラーの発生があったか否かのステータスと、制御情報テ
ーブル用メモリ２７へのレコードＮ＋１に関する制御情
報の書込みにエラーがあったか否かのステータスであ
る。

【００６３】続いて、デバイスアダプタ５は、ステップ
(4) で共用メモリ６にレコードＮ＋１を書込むための設
定と、レコードＮ＋２に関する制御情報を書込むための
設定を行う。即ち、共用メモリアクセス用ポインタ１５
に共用メモリ６のレコードＮ＋１を書込む領域の先頭ア
ドレスを設定し、転送ワード数カウンタ１６に転送ワー
ド数を設定し、制御情報テーブル用ポインタ２８には、
レコードＮ＋２に関する制御情報を書込むための制御情
報テーブル用メモリ２７の先頭アドレスを設定し、制御
情報テーブルへの転送ワード数カウンタ２９には、転送
すべき制御情報のワード数を設定する。

【００６４】デバイスアダプタ５は、ステップ(5) でプ
ロセッサ１９に書込みコマンドを発行するが、直ちにデ
ータ転送を開始しないように待ち状態とする。そして、
ディスク装置３のヘッドが図７に示すギャップを通過
し、次のレコードＮ＋１の読出し開始位置に到達する
と、ステップ(6) でプロセッサ１９の待ち状態を解除
し、データ転送を開始させる。

【００６５】従って、デバイスアダプタ５は、ステップ
(7) でディスク装置３から読出されるレコードＮ＋１を
共用メモリ６に書込む。上記動作をチャネル１に転送す
るレコード数に対応して繰り返す。

【００６６】図３及び図４のステップ(2) 〜(5) の処理
をギャップをヘッドが通過中に実施する必要があるが、
従来に比しステップ数が少なくて良いため、処理時間が
短縮される。

【００６７】尚、本実施例では、制御情報テーブル用メ
モリ２７をメモリポート２５に設けたが、従来と同様に
共用メモリ６内に設けても良いことは勿論である。

【００６８】

【発明の効果】以上説明した如く、本発明はヘッドがギ
ャップを通過中に処理すべきメモリポートとデバイスア
ダプタとの間の制御情報の転送時間を少なくすることが
可能となるため、ディスクの回転待ちが発生することが
無く、データ転送制御装置の処理効率低下を防止するこ
とが出来る。

【図面の簡単な説明】

【図１】 本発明の原理を説明するブロック図

【図２】 本発明の一実施例を示す回路のブロック図

【図３】 図２の動作を説明するフローチャート（その
１）

【図４】 図２の動作を説明するフローチャート（その
２）

【図５】 ディスク制御装置の一例を示すブロック図

【図６】 各機能単位の詳細ブロック図

【図７】 トラックのフォーマットを説明する図

【図８】 デバイスアダプタの動作を説明するフローチ
ャート（その１）

【図９】 デバイスアダプタの動作を説明するフローチ
ャート（その２）

【符号の説明】

１ チャネル ２ ディスク制御装置 ３ ディスク装置 ４ チャネルアダプタ ５ デバイスアダプタ ６ 共用メモリ ７、25 メモリポート ８ 共通バス 10 インタフェース回路 11、18 共通バス制御回路 12、19 プロセッサ 13 制御記憶 14 バッファメモリ 15 共用メモリアクセス用ポインタ 16 転送ワード数カウンタ 17 ステータス格納レジスタ 20 上位装置 21 データ転送制御装置 22 下位装置 23 第１の機能単位 24 第２の機能単位 26 制御手段 27 制御情報テーブル用メモリ 28 制御情報テーブル用ポインタ 29 制御情報テーブルへの転送ワード数カウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 上位装置(20)と共用メモリ(6) との間の
   データ転送を制御する第１の機能単位(23)と、下位装置
   (22)と前記共用メモリ(6) との間で所定のギャップを備
   えたレコード単位で行われるデータ転送を制御する第２
   の機能単位(24)と、前記第１又は第２の機能単位(23)(2
   4)の前記共用メモリ(6) に対するアクセスを制御するメ
   モリポート(25)を備えた共用メモリ(6) とから構成さ
   れ、前記第２の機能単位(24)が該メモリポート(25)との
   間で、前記共用メモリ(6) に対するデータ転送のためレ
   コード毎に必要な制御情報の授受を、前記ギャップの間
   に実行するデータ転送制御装置(21)であって、 前記メモリポート(25)に、一つの書込み又は読出しコマ
   ンドに基づき、一つのレコードの転送完了を検出して、
   該一つのレコードに付加された前記制御情報を分離する
   か、又は、前記一つのレコードに前記制御情報を付加す
   る制御手段(26)を設け、 前記第２の機能単位(24)が前記共用メモリ(6) に対して
   レコードの書込みを行う際は、一つのレコードに付加さ
   れた前記制御情報を分離して受領し、該第２の機能単位
   (24)が該共用メモリ(6) からレコードの読出しを行う際
   は、一つのレコードに該制御情報を付加して該第２の機
   能単位(24)に送出することを特徴とするデータ転送制御
   装置。