JPH07210422A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH07210422A
JPH07210422A JP6001953A JP195394A JPH07210422A JP H07210422 A JPH07210422 A JP H07210422A JP 6001953 A JP6001953 A JP 6001953A JP 195394 A JP195394 A JP 195394A JP H07210422 A JPH07210422 A JP H07210422A
Authority
JP
Japan
Prior art keywords
instruction
information
execution
branch
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6001953A
Other languages
English (en)
Other versions
JP3290280B2 (ja
Inventor
Takashi Miura
貴 三浦
Katsuto Fukuoka
克仁 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP00195394A priority Critical patent/JP3290280B2/ja
Priority to US08/371,692 priority patent/US5625785A/en
Publication of JPH07210422A publication Critical patent/JPH07210422A/ja
Application granted granted Critical
Publication of JP3290280B2 publication Critical patent/JP3290280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 分岐に関するデバッグ情報に加えてデータに
関するデバッグ情報を提供し、デバッグのための有力の
手掛かりを得ることができ、重要度の高い分岐命令の実
行アドレスをバッファ容量を増やすことなく外部デバッ
グユニットに出力可能で、取り残しがあった情報の判別
をつけることの可能な情報処理装置を提供することを目
的とする。 【構成】 命令実行ユニットＩＥＵと、命令実行ユニッ
トＩＥＵの動作単位を計数して該計数値を保持する命令
実行順序情報保持手段ＣＮＴと、命令実行ユニットＩＥ
Ｕの動作種別により分けられ、該対応種の動作時に実行
情報及び命令実行順序情報保持手段ＣＮＴの情報をそれ
ぞれ保持する複数個のバッファＦＪＡ，ＦＲＷ，及びま
たはＦＰＤと、所定の優先度に基づき複数個のバッファ
の内１つを選択して外部デバッグユニットＥＤＢに出力
する選択手段ＳＥＬとを有して構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は内部デバッグ支援機構を
持った情報処理装置に係り、特に、分岐に関するデバッ
グ情報、並びにデータに関するデバッグ情報を提供し、
デバッグのための有力の手掛かりを入手することが可能
で、また、命令実行装置の出力するデバッグ情報の内、
重要度の高い分岐命令の実行アドレスを、デバッグ用Ｆ
ＩＦＯ（First-In First-Out）バッファの容量を増やす
ことなく外部デバッグユニットに出力可能とし、更に、
取り残しがあった情報の判別をつけることの可能な情報
処理装置に関する。
【０００２】
【従来の技術】情報処理装置で動作するプログラムを開
発する際に、情報処理装置が動作した履歴を知ることは
デバッグ工程で大いに役立つ。このため、情報処理装置
の動作を、デバッグ情報として情報処理装置の外部に出
力して保存する方法は有益である。理想的には情報処理
装置の動作を全て外部に出力できればよいが、この方法
では出力すべきデータが多すぎて実用的ではない。そこ
で、情報処理装置が実行した分岐に関する情報をデバッ
グ情報として出力し、これを頼りに、情報処理装置の動
作履歴を知る方法が採られる。
【０００３】図４は従来の情報処理装置の構成図であ
る。命令実行装置ＩＥＵの出力するデバッグ情報を格納
するＦＩＦＯバッファがＦＢの１本による構成であり、
ＦＩＦＯバッファＦＢは４段のバッファ構成である。こ
こで、ＦＩＦＯバッファＦＢが全て満たされている時に
は、以降のデータは格納できないものとして、以下、ど
のようにして、デバッグ情報を外部デバッグユニツトＥ
ＤＢに出力しているかを説明する。
【０００４】分岐命令実行信号ＪＰまたはメモリアクセ
ス実行信号ＲＷがアクティブになると、ＦＩＦＯバッフ
ァＦＢ内のバッファに、デバッグ情報出力バスＤＡＴＡ
上のデータが記憶される。同時に、バッファ内には、格
納された該データが分岐命令であるか、メモリアクセス
命令によるものであるかを識別するコードが該データと
組になって格納される。
【０００５】次に、このようにしてＦＩＦＯバッファＦ
Ｂに格納された値は、外部デバッグユニットＥＤＢの要
求によりＦＩＦＯバッファＦＢから取り出され、外部デ
バッグユニツトＥＤＢにより読み出される。この時、Ｆ
ＩＦＯバッファＦＢから最初に取り出される値は、最も
古くＦＩＦＯバッファＦＢに格納された値である。
【０００６】外部デバッグユニットＥＤＢは、情報処理
装置ＩＰＡより出力される分岐アドレスとメモリ読み出
しのメモリデータより、情報処理装置ＩＰＡの内部状態
を補間してデバッグを行なう。
【０００７】外部デバッグユニットＥＤＢによるアプリ
ケーションプログラム（ＡＰＲＧ）のデバッグにおい
て、必要な情報は幾つかある。その中でも命令実行履歴
（ＴＲＡＣＥ）が重要である。何故なら、プログラマ
は、命令実行履歴（ＴＲＡＣＥ）によりアプリケーショ
ンプログラム（ＡＰＲＧ）の活性度を見ることで、バグ
を発見することができるからである。
【０００８】この命令実行履歴（ＴＲＡＣＥ）は、外部
メモリＥＸＭにあるアプリケーションプログラム（ＡＰ
ＲＧ）が、外部デバッグユニットＥＤＢに分かっていて
不変であるなら、分岐命令の実行の有無を辿ることで解
析することができる。従って、デバッグに最も重要な情
報は、アプリケーションプログラムＡＰＲＧのどの分岐
命令が実行されたかという情報である。
【０００９】次に、図５を参照して、分岐に関するデバ
ッグ情報を頼りに、情報処理装置ＩＰＡの動作履歴を知
る方法について具体的に説明する。図５（ａ）は情報処
理装置ＩＰＡがプログラムＰＲＧを実行している様子を
示しており、図中、矢印付きの実線は処理の流れを示し
ている。
【００１０】ある時点Ｔ１で、情報処理装置ＩＰＡが分
岐命令の１種であるサブルーチン呼出命令ＣＡＬＩを実
行したとすると、情報処理装置ＩＰＡは、分岐元アドレ
スＯＲＧＰＣ１を含む第１のデバッグ情報ＤＩＮＦ１を
出力する。
【００１１】次に、ある時点Ｔ２で、情報処理装置ＩＰ
Ａが分岐命令の１種であるサブルーチン復帰命令ＲＥＴ
Ｉを実行したとすると、情報処理装置ＩＰＡは分岐元ア
ドレスＯＲＧＰＣ２を含む第２のデバッグ情報ＤＩＮＦ
２を出力する。これらデバッグ情報ＤＩＮＦ（第１及び
第２のデバッグ情報ＤＩＮＦ１及びＤＩＮＦ２）を、図
５（ｂ）に示す。
【００１２】情報処理装置ＩＰＡに接続された外部デバ
ッグ装置ＥＤＢはデバッグ情報ＤＩＮＦを受け取って、
ソフトウェアにより解釈する。この様子を図５（ｃ）を
参照して説明する。
【００１３】先ず、第１のデバッグ情報ＤＩＮＦ１よ
り、情報処理装置ＩＰＡは分岐元アドレスＯＲＧＰＣ１
まで命令を実行してきて、分岐元アドレスＯＲＧＰＣ１
で分岐命令を実行したことが分かる。この時、プログラ
ムＰＲＧ中の分岐元アドレスＯＲＧＰＣ１の命令を調べ
るとサブルーチン呼出命令ＣＡＬＩであるので、この分
岐はサブルーチン呼出しであったことが分かる。分岐先
は、サブルーチン呼出命令ＣＡＬＩをデコードして知る
ことができる。このアドレスを分岐先アドレスＤＳＴＰ
Ｃとする。
【００１４】続いて、第２のデバッグ情報ＤＩＮＦ２よ
り、情報処理装置ＩＰＡは先の分岐先アドレスＤＳＴＰ
Ｃから順に命令を実行し、分岐元アドレスＯＲＧＰＣ２
まで命令を実行してきて、分岐元アドレスＯＲＧＰＣ２
で再び分岐を実行したことが分かる。プログラムＰＲＧ
中の分岐元アドレスＯＲＧＰＣ２の命令を調べるとサブ
ルーチン復帰命令ＲＥＴＩであるので、この分岐はサブ
ルーチン復帰であったことが分かる。サブルーチン復帰
命令では直前のサブルーチン呼出しの直後の命令に戻る
ことが知られているので、分岐先は先のサブルーチン呼
出命令ＣＡＬＩのあった分岐元アドレスＯＲＧＰＣ１の
次のアドレスである。このアドレスを分岐元アドレスＯ
ＲＧＰＣ１＋とする。
【００１５】このようにして、情報処理装置ＩＰＡが分
岐に関するデバッグ情報ＤＩＮＦを出力すれば、情報処
理総理ＩＰＡに接続された外部デバッグ装置ＥＤＢはデ
バッグ情報ＤＩＮＦとプログラムＰＲＧから、ソフトウ
ェア的な解析により情報処理装置ＩＰＡの動作履歴を再
現できる。
【００１６】しかしながら、以上説明した方法では、外
部デバッグ装置ＥＤＢはプログラムＰＲＧの実効履歴を
再現できるものの、プログラムＰＲＧを実行した時のデ
ータの値に関する情報は知りようがなく、デバッグのた
めの手掛かりが不足する。
【００１７】一方、図３に示す従来のＦＩＦＯバッファ
ＦＢでは、情報の優先度が考慮されずに全ての情報が格
納されていたため、重要な分岐命令に関する情報が失わ
れ易いという欠点もある。
【００１８】例えば、初期状態としてＦＩＦＯバッファ
ＦＢが空であった状況を考えてみる。先ず初めに、１つ
の分岐命令が実行され、続けて４つのメモリアクセス命
令が連続したとする。この場合、４つ目のメモリアクセ
ス命令が発生した時点で、外部デバッグユニットＥＤＢ
の要求により２段分の情報が読み出されていなければ、
ＦＩＦＯバッファＦＢに空きがなくなってしまう。この
時点で分岐命令が実行されると、重要度の高い分岐命令
アドレスが格納されず、デバッグができないという状況
が発生する。
【００１９】
【発明が解決しようとする課題】以上のように、従来の
情報処理装置では、 (1) プログラムを実行した時のデータの値に関する情報
がなく、デバッグのための手掛かりが不足する、 (2) 情報の優先度が考慮されずに全ての情報が格納され
ていたため、重要な分岐命令に関する情報が失われ易
い、という問題があった。
【００２０】本発明は、上記問題点を解決するもので、
分岐に関するデバッグ情報に加えてデータに関するデバ
ッグ情報を提供し、デバッグのための有力の手掛かりを
得ることのできる情報処理装置を提供することを目的と
する。
【００２１】また本発明の他の目的は、命令実行装置の
出力するデバッグ情報のうち重要度の高い分岐命令の実
行アドレスを、ＦＩＦＯバッファの容量を増やすことな
く外部デバッグユニットに出力可能で、また、取り残し
があった情報の判別をつけることの可能な情報処理装置
を提供することである。
【００２２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、図１または図２に示す如
く、命令実行ユニットＩＥＵと、前記命令実行ユニット
ＩＥＵの動作単位を計数して該計数値を保持する命令実
行順序情報保持手段ＣＮＴと、前記命令実行ユニットＩ
ＥＵの動作種別により分けられ、該対応種の動作時に実
行情報及び前記命令実行順序情報保持手段ＣＮＴの情報
をそれぞれ保持する複数個のバッファＦＪＡ，ＦＲＷ，
及びまたはＦＰＤと、所定の優先度に基づき前記複数個
のバッファＦＪＡ，ＦＲＷ，及びまたはＦＰＤの内１つ
を選択して外部デバッグユニットＥＤＢに出力する選択
手段ＳＥＬとを具備することである。
【００２３】また、本発明の第２の特徴は、図１または
図２に示す如く、プログラム実行中に分岐命令が実行さ
れた場合には、分岐命令実行信号ＪＰをアクティブに
し、分岐元アドレスをデバッグ情報出力バスＤＡＴＡに
出力し、前記プログラム実行中にメモリアクセス命令が
実行された場合には、メモリアクセス実行信号ＲＷをア
クティブにし、該アクセスされたメモリの内容をデバッ
グ情報出力バスＤＡＴＡに出力し、前記プログラム実行
中にスタックプッシュ命令が実行された場合には、スタ
ックプッシュ実行信号ＥＴＣをアクティブにし、該プッ
シュしたデータをデバッグ情報出力バスＤＡＴＡに出力
する命令実行装置ＩＥＵと、前記分岐命令実行信号Ｊ
Ｐ、前記メモリアクセス実行信号ＲＷ、またはスタック
プッシュ実行信号ＥＴＣがアクティブになった時に計数
するカウンタＣＮＴと、複数個のＦＩＦＯバッファと、
外部デバッグユニットＥＤＢの要求により、前記複数個
のＦＩＦＯバッファに格納された値を外部デバッグユニ
ットＥＤＢに出力するセレクタＳＥＬとを具備し、前記
複数個のバッファは、前記分岐命令実行信号ＪＰがアク
ティブになった時にデバッグ情報出力バスＤＡＴＡの値
と前記カウンタＣＮＴの値を格納する分岐命令アドレス
ＦＩＦＯバッファＦＪＡ、前記メモリアクセス実行信号
ＲＷがアクティブになった時にデバッグ情報出力バスＤ
ＡＴＡの値と前記カウンタＣＮＴの値を格納するメモリ
データＦＩＦＯバッファＦＲＷ、及びまたは、前記スタ
ックプッシュ実行信号ＥＴＣがアクティブになった時に
デバッグ情報出力バスＤＡＴＡの値と前記カウンタＣＮ
Ｔの値を格納するプッシュデータＦＩＦＯバッファＦＰ
Ｄを具備し、前記セレクタＳＥＬは、前記複数個のバッ
ファＦＪＡ，ＦＲＷ，及びまたはＦＰＤの内、分岐命令
アドレスＦＩＦＯバッファＦＪＡを優先して読み出すこ
とである。
【００２４】
【作用】本発明の第１及び第２の特徴の情報処理装置で
は、図１または図２に示す如く、命令実行装置ＩＥＵに
おいて、プログラム実行中に分岐命令が実行された場合
には、分岐命令実行信号ＪＰをアクティブにし、分岐元
アドレスをデバッグ情報出力バスＤＡＴＡに出力し、プ
ログラム実行中にメモリアクセス命令が実行された場合
には、メモリアクセス実行信号ＲＷをアクティブにし、
該アクセスされたメモリの内容をデバッグ情報出力バス
ＤＡＴＡに出力し、プログラム実行中にスタックプッシ
ュ命令が実行された場合には、スタックプッシュ実行信
号ＥＴＣをアクティブにし、該プッシュしたデータをデ
バッグ情報出力バスＤＡＴＡに出力する。
【００２５】またカウンタＣＮＴにおいては、分岐命令
実行信号ＪＰ、メモリアクセス実行信号ＲＷ、またはス
タックプッシュ実行信号ＥＴＣがアクティブになった時
に計数して該命令の実行順序を生成する。
【００２６】複数個のバッファにおいては、分岐命令実
行信号ＪＰがアクティブになった時には、分岐元アドレ
スと命令実行順序情報を分岐命令アドレスＦＩＦＯバッ
ファＦＪＡに格納し、メモリアクセス実行信号ＲＷがア
クティブになった時には、アクセスされたメモリの内容
と命令実行順序情報をメモリデータＦＩＦＯバッファＦ
ＲＷに格納し、更に、スタックプッシュ実行信号ＥＴＣ
がアクティブになった時には、プッシュしたデータと命
令実行順序情報をプッシュデータＦＩＦＯバッファＦＰ
Ｄに格納する。
【００２７】更に、セレクタＳＥＬにおいては、外部デ
バッグユニットＥＤＢの要求に応じて、複数個のバッフ
ァＦＪＡ，ＦＲＷ，及びまたはＦＰＤの内、分岐命令ア
ドレスＦＩＦＯバッファＦＪＡを優先して読み出すよう
にしている。
【００２８】従って、本発明の第１及び第２の情報処理
装置では、命令実行装置ＩＥＵの出力するデバッグ情報
の内、重要度の高い分岐命令の実行アドレスをＦＩＦＯ
バッファの容量を増やすことなく外部デバッグユニット
ＥＤＢに出力でき、また、取り残しがあった情報の判別
をつけることが可能となる。
【００２９】更に、分岐命令に関するデバッグ情報に加
えて、データに関するデバッグ情報を提供し、デバッグ
のための有力の手掛かりを得ることが可能となる。
【００３０】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。 （第１の実施例）図１に本発明の第１の実施例に係る情
報処理装置の構成図を示す。
【００３１】図１において、本実施例の情報処理装置Ｉ
ＰＡ１は、バスＢＵＳを介して接続される外部メモリＥ
ＸＭ上の命令を読み込んで実行する命令実行装置ＩＥＵ
と、分岐命令実行信号ＪＰまたはメモリアクセス実行信
号ＲＷの何れかがアクティブになった時にカウントアッ
プするカウンタＣＮＴと、２個のＦＩＦＯバッファと、
外部デバッグユニットＥＤＢの要求により、２個のＦＩ
ＦＯバッファに格納された値を外部デバッグユニットＥ
ＤＢに選択出力するセレクタＳＥＬとを備えて構成され
ている。
【００３２】命令実行装置ＩＥＵは、プログラム実行中
に分岐命令が実行された場合には、分岐命令実行信号Ｊ
Ｐをアクティブにし、分岐元アドレスをデバッグ情報出
力バスＤＡＴＡに出力し、また、プログラム実行中にメ
モリアクセス命令が実行された場合には、メモリアクセ
ス実行信号ＲＷをアクティブにし、該アクセスされたメ
モリの内容をデバッグ情報出力バスＤＡＴＡに出力す
る。
【００３３】カウンタＣＮＴは、分岐命令実行信号ＪＰ
かメモリアクセス実行信号ＲＷの何れかがアクティブに
なるとカウンタＣＮＴの値を＋１する。つまり、このカ
ウンタＣＮＴの値は、分岐命令とメモリアクセス命令の
命令発生順序を示している。
【００３４】バッファとしては、分岐命令実行信号ＪＰ
がアクティブになった時にデバッグ情報出力バスＤＡＴ
Ａの値とカウンタＣＮＴの値とを格納する分岐命令アド
レスＦＩＦＯバッファＦＪＡ、並びに、メモリアクセス
実行信号ＲＷがアクティブになった時にデバッグ情報出
力バスＤＡＴＡの値とカウンタＣＮＴの値を格納するメ
モリデータＦＩＦＯバッファＦＲＷを具備している。
【００３５】つまり、分岐命令アドレスＦＩＦＯバッフ
ァＦＪＡには、分岐命令実行時の命令発生順序情報とデ
バッグ情報出力バスＤＡＴＡ上に出力された分岐元アド
レスだけが保存されることになり、一方、メモリデータ
ＦＩＦＯバッファＦＲＷには、メモリアクセス命令によ
るメモリ内容が、該命令の命令発生順序情報と共に保存
されることとなる。
【００３６】またセレクタＳＥＬは、分岐命令アドレス
ＦＩＦＯバッファＦＪＡとメモリデータＦＩＦＯバッフ
ァＦＲＷに接続している。外部デバッグユニットＥＤＢ
より読み出し要求があり、何れかのＦＩＦＯバッファに
値が格納されている場合は、その値を取り出して外部デ
バッグユニットＥＤＢに出力する。双方のＦＩＦＯバッ
ファに値が格納されている場合には、分岐命令アドレス
ＦＩＦＯバッファＦＪＡを優先して読み出し外部デバッ
グユニットＥＤＢに出力する。ここで、分岐命令アドレ
スＦＩＦＯバッファＦＪＡとメモリデータＦＩＦＯバッ
ファＦＲＷは、各々２段のバッファを持っているものと
する。
【００３７】ここで、従来技術において例示した分岐命
令にて分岐元アドレスを取りこぼした例を考えてみる。
【００３８】先ず、１つ目の分岐命令の分岐元アドレス
は、分岐命令アドレスＦＩＦＯバッファＦＪＡに格納さ
れる。次の４つのメモリアクセス命令の内、２つめ以降
はメモリデータＦＩＦＯバッファＦＲＷに格納されな
い。しかし、その後の分岐命令の分岐元アドレスは、正
常に分岐命令アドレスＦＩＦＯバッファＦＪＡに格納さ
れる。
【００３９】さてこの時、分岐命令アドレスＦＩＦＯバ
ッファＦＪＡが優先されるので、外部デバッグユニット
ＥＤＢには分岐命令アドレスＦＩＦＯバッファＦＪＡの
アドレスが連続して読出されることとになる。この場
合、その命令順序を示すカウンタＣＮＴが不連続とな
り、途中で分岐命令アドレスＦＩＦＯバッファＦＪＡが
メモリデータＦＩＦＯバッファＦＲＷに優先して読み出
されたことは、外部デバッグユニットＥＤＢにより判別
することができる。更に、カウンタＣＮＴの抜けを調べ
れば、どの命令がＦＩＦＯバッファに格納されなかった
かを判別することができる。
【００４０】このように、本実施例の情報処理装置ＩＰ
Ａ１ではＦＩＦＯバッファ全体としての容量を増やすこ
となく、より多くの分岐命令分岐元アドレスを得ること
ができる。更に、メモリアクセス命令のメモリ内容の
内、取りこぼした情報を判別するのに必要な情報も得る
ことができる。
【００４１】（第２の実施例）本実施例の情報処理装置
においても第１の実施例の構成と同様の構成を備える。
図２に本発明の第２の実施例に係る情報処理装置の構成
図を示す。
【００４２】図２において、本実施例の情報処理装置Ｉ
ＰＡ２は、バスＢＵＳを介して接続される外部メモリＥ
ＸＭ上の命令を読み込んで実行する命令実行装置ＩＥＵ
と、分岐命令実行信号ＪＰまたはメモリアクセス実行信
号ＲＷの何れかがアクティブになった時にカウントアッ
プするカウンタＣＮＴと、２個のＦＩＦＯバッファと、
外部デバッグユニットＥＤＢの要求により、２個のＦＩ
ＦＯバッファに格納された値を外部デバッグユニットＥ
ＤＢに選択出力するセレクタＳＥＬとを備えて構成され
ている。
【００４３】命令実行装置ＩＥＵは、プログラム実行中
に分岐命令が実行された場合には、分岐命令実行信号Ｊ
Ｐをアクティブにし、分岐元アドレスをデバッグ情報出
力バスＤＡＴＡに出力し、また、プログラム実行中にス
タックプッシュ命令が実行された場合には、スタックプ
ッシュ実行信号ＥＴＣをアクティブにし、プッシュした
データをデバッグ情報出力バスＤＡＴＡに出力する。
【００４４】カウンタＣＮＴは、分岐命令実行信号ＪＰ
かスタックプッシュ実行信号ＥＴＣの何れかがアクティ
ブになるとカウンタＣＮＴの値を＋１する。つまり、こ
のカウンタＣＮＴの値は、分岐命令とスタックプッシュ
命令の命令発生順序を示している。
【００４５】バッファとしては、分岐命令実行信号ＪＰ
がアクティブになった時にデバッグ情報出力バスＤＡＴ
Ａの値とカウンタＣＮＴの値とを格納する分岐命令アド
レスＦＩＦＯバッファＦＪＡ、並びに、スタックプッシ
ュ実行信号ＥＴＣがアクティブになった時にデバッグ情
報出力バスＤＡＴＡの値とカウンタＣＮＴの値を格納す
るプッシュデータＦＩＦＯバッファＦＰＤを具備してい
る。
【００４６】つまり、分岐命令アドレスＦＩＦＯバッフ
ァＦＪＡには、分岐命令実行時の命令発生順序情報とデ
バッグ情報出力バスＤＡＴＡ上に出力された分岐元アド
レスだけが保存されることになり、一方、プッシュデー
タＦＩＦＯバッファＦＰＤには、スタックプッシュ命令
によるプッシュデータが、該命令の命令発生順序情報と
共に保存されることとなる。
【００４７】またセレクタＳＥＬは、分岐命令アドレス
ＦＩＦＯバッファＦＪＡとプッシュデータＦＩＦＯバッ
ファＦＰＤに接続している。外部デバッグユニットＥＤ
Ｂより読み出し要求があり、何れかのＦＩＦＯバッファ
に値が格納されている場合は、その値を取り出して外部
デバッグユニットＥＤＢに出力する。双方のＦＩＦＯバ
ッファに値が格納されている場合には、分岐命令アドレ
スＦＩＦＯバッファＦＪＡを優先して読み出し外部デバ
ッグユニットＥＤＢに出力する。ここで、分岐命令アド
レスＦＩＦＯバッファＦＪＡとプッシュデータＦＩＦＯ
バッファＦＰＤは、各々２段のバッファを持っているも
のとする。
【００４８】次に、本実施例の情報処理装置におけるデ
バッグ動作を、図３に示す例を参照して具体的に説明す
る。図３（ａ）は情報処理装置ＩＰＡ２がプログラムＰ
ＲＧを実行している様子を示しており、図中、矢印付き
の実線は処理の流れを示している。
【００４９】ある時点Ｔ０で、情報処理装置ＩＰＡ２が
スタックプッシュ命令ＰＳＨＩを実行したとすると、情
報処理装置ＩＰＡ２は、プッシュしたデータＰＳＨＤＡ
Ｔ１を含むデバッグ情報を出力する。続くスタックプッ
シュ命令ＰＳＨＩに対しても、情報処理装置ＩＰＡ２
は、それぞれプッシュしたデータＰＳＨＤＡＴ２，ＰＳ
ＨＤＡＴ３を含むデバッグ情報を出力する。以上、３つ
のスタックプッシュ命令に関するデバッグ情報を第０の
デバッグ情報ＤＩＮＦ０とする。
【００５０】以後の時点Ｔ１及び時点Ｔ２における動作
は、従来例（図５（ａ）参照）と同様である。結果とし
て、情報処理装置ＩＰＡ２は３つのスタックプッシュ命
令に関するデバッグ情報と、２つの分岐命令に関するデ
バッグ情報を出力することとなる。これらデバッグ情報
ＤＩＮＦ（第０、第１、及び第２のデバッグ情報ＤＩＮ
Ｆ０〜ＤＩＮＦ２）を、図３（ｂ）に示す。
【００５１】情報処理装置ＩＰＡ２に接続された外部デ
バッグ装置ＥＤＢはデバッグ情報ＤＩＮＦを受け取っ
て、ソフトウェアにより解釈する。この様子を図３
（ｃ）を参照して説明する。
【００５２】先ず、第０のデバッグ情報ＤＩＮＦ０によ
り、スタック上のデータはプッシュしたデータＰＳＤＡ
Ｔ３，ＰＳＤＡＴ２，ＰＳＤＡＴ１の順に並んでいるこ
とが分かる。
【００５３】次に、第１のデバッグ情報ＤＩＮＦ１よ
り、情報処理装置ＩＰＡ２は分岐元アドレスＯＲＧＰＣ
１まで命令を実行してきて、分岐元アドレスＯＲＧＰＣ
１で分岐命令を実行したことが分かる。この時、プログ
ラムＰＲＧ中の分岐元アドレスＯＲＧＰＣ１の命令を調
べるとサブルーチン呼出命令ＣＡＬＩであるので、この
分岐はサブルーチン呼出しであったことが分かる。分岐
先は、サブルーチン呼出命令ＣＡＬＩをデコードして知
ることができる。このアドレスを分岐先アドレスＤＳＴ
ＰＣとする。
【００５４】次に、プログラムＰＲＧのソースプログラ
ムを参照して、分岐先アドレスＤＳＴＰＣをエントリと
するサブルーチンの引数の数を調べる。ここでは３個で
あるとする。既にスタック上には、プッシュしたデータ
ＰＳＤＡＴ３，ＰＳＤＡＴ２，ＰＳＤＡＴ１の順にデー
タが並んでいることが判明しているので、サブルーチン
呼出しの引数の値はプッシュしたデータＰＳＤＡＴ３，
ＰＳＤＡＴ２，ＰＳＤＡＴ１であったことが分かる。
【００５５】続いて、第２のデバッグ情報ＤＩＮＦ２よ
り、情報処理装置ＩＰＡ２は先の分岐先アドレスＤＳＴ
ＰＣから順に命令を実行し、分岐元アドレスＯＲＧＰＣ
２まで命令を実行してきて、分岐元アドレスＯＲＧＰＣ
２で再び分岐を実行したことが分かる。プログラムＰＲ
Ｇ中の分岐元アドレスＯＲＧＰＣ２の命令を調べるとサ
ブルーチン復帰命令ＲＥＴＩであるので、この分岐はサ
ブルーチン復帰であったことが分かる。サブルーチン復
帰命令では直前のサブルーチン呼出しの直後の命令に戻
ることが知られているので、分岐先は先のサブルーチン
呼出命令ＣＡＬＩのあった分岐元アドレスＯＲＧＰＣ１
の次のアドレスである。このアドレスを分岐元アドレス
ＯＲＧＰＣ１＋とする。
【００５６】このようにして、情報処理装置ＩＰＡ２が
分岐に関するデバッグ情報ＤＩＮＦを出力すれば、情報
処理総理ＩＰＡ２に接続された外部デバッグ装置ＥＤＢ
はデバッグ情報ＤＩＮＦとプログラムＰＲＧのソースプ
ログラムから、ソフトウェア的な解析により情報処理装
置ＩＰＡ２の動作履歴を再現でき、且つサブルーチン呼
出しに係る引数の値を知ることができる。
【００５７】以上のように、本実施例の情報処理装置Ｉ
ＰＡ２では、プログラムＰＲＧの実行履歴だけではな
く、サブルーチン呼出しの際の引数を含む、より詳細な
情報を知ることが可能となる。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
命令実行装置において、プログラム実行中に分岐命令が
実行された場合には、分岐命令実行信号をアクティブに
し、分岐元アドレスをデバッグ情報出力バスに出力し、
プログラム実行中にメモリアクセス命令が実行された場
合には、メモリアクセス実行信号をアクティブにし、該
アクセスされたメモリの内容をデバッグ情報出力バスに
出力し、プログラム実行中にスタックプッシュ命令が実
行された場合には、スタックプッシュ実行信号をアクテ
ィブにし、該プッシュしたデータをデバッグ情報出力バ
スに出力し、またカウンタにおいては、分岐命令実行信
号、メモリアクセス実行信号、またはスタックプッシュ
実行信号がアクティブになった時に計数して該命令の実
行順序を生成し、また、複数個のバッファにおいては、
分岐命令実行信号がアクティブになった時には、分岐元
アドレスと命令実行順序情報を分岐命令アドレスＦＩＦ
Ｏバッファに格納し、メモリアクセス実行信号がアクテ
ィブになった時には、アクセスされたメモリの内容と命
令実行順序情報をメモリデータＦＩＦＯバッファに格納
し、更に、スタックプッシュ実行信号がアクティブにな
った時には、プッシュしたデータと命令実行順序情報を
プッシュデータＦＩＦＯバッファに格納し、更に、セレ
クタにおいては、外部デバッグユニットの要求に応じ
て、複数個のバッファの内、分岐命令アドレスＦＩＦＯ
バッファを優先して読み出すこととしたので、命令実行
装置の出力するデバッグ情報の内、重要度の高い分岐命
令の実行アドレスをＦＩＦＯバッファの容量を増やすこ
となく外部デバッグユニットに出力でき、また、取り残
しがあった情報の判別をつけることが可能となり、更
に、分岐命令に関するデバッグ情報に加えて、データに
関するデバッグ情報を提供し、デバッグのための有力の
手掛かりを得ることの可能な情報処理装置を提供するこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る情報処理装置の構
成図である。
【図２】本発明の第２の実施例に係る情報処理装置の構
成図である。
【図３】図３（ａ）は第２の実施例の情報処理装置にお
けるプログラムの実行の説明図、図３（ｂ）は外部デバ
ッグ装置に出力されるデバッグ情報、図３（ｃ）は外部
デバッグ装置における解釈の説明図である。
【図４】従来の情報処理装置の構成図である。
【図５】図５（ａ）は情報処理装置におけるプログラム
の実行の説明図、図５（ｂ）は外部デバッグ装置に出力
されるデバッグ情報、図５（ｃ）は外部デバッグ装置に
おける解釈の説明図である。
【符号の説明】
ＩＰＡ，ＩＰＡ１，ＩＰＡ２ 情報処理装置 ＥＸＭ 外部メモリ ＥＤＢ 外部デバッグユニット ＩＥＵ 命令実行ユニット ＣＮＴ カウンタ（命令実行順序情報保持手段） ＳＥＬ セレクタ（選択手段） ＦＪＡ 分岐命令アドレスＦＩＦＯバッファ ＦＲＷ メモリデータＦＩＦＯバッファ ＦＰＤ プッシュデータＦＩＦＯバッファ ＤＡＴＡ デバッグ情報出力バス ＪＰ 分岐命令実行信号 ＲＷ メモリアクセス実行信号 ＥＴＣ スタックプッシュ実行信号 ＦＢ ＦＩＦＯバッファ ＰＲＧ プログラム Ｔ０，Ｔ１，Ｔ２ 時点 ＣＡＬＩ サブルーチン呼出命令 ＲＥＴＩ サブルーチン復帰命令 ＰＳＨＩ スタックプッシュ命令 ＯＲＧＰＣ１，ＯＲＧＰＣ２ 分岐元アドレス ＤＳＴＰＣ，ＯＲＧＰＣ１＋ 分岐先アドレス ＰＳＨＤＡＴ１〜ＰＳＨＤＡＴ３ プッシュデータ ＤＩＮＦ，ＤＩＮＦ０，ＤＩＮＦ１，ＤＩＮＦ２ デバ
ッグ情報

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 命令実行ユニットと、 前記命令実行ユニットの動作単位を計数して該計数値を
    保持する命令実行順序情報保持手段と、 前記命令実行ユニットの動作種別により分けられ、該対
    応種の動作時に実行情報及び前記命令実行順序情報保持
    手段の情報をそれぞれ保持する複数個のバッファと、 所定の優先度に基づき前記複数個のバッファの内１つを
    選択して外部デバッグユニットに出力する選択手段とを
    有することを特徴とする情報処理装置。
  2. 【請求項２】 プログラム実行中に分岐命令が実行され
    た場合には、分岐命令実行信号をアクティブにし、分岐
    元アドレスをデバッグ情報出力バスに出力し、前記プロ
    グラム実行中にメモリアクセス命令が実行された場合に
    は、メモリアクセス実行信号をアクティブにし、該アク
    セスされたメモリの内容をデバッグ情報出力バスに出力
    し、前記プログラム実行中にスタックプッシュ命令が実
    行された場合には、スタックプッシュ実行信号をアクテ
    ィブにし、該プッシュしたデータをデバッグ情報出力バ
    スに出力する命令実行装置と、 前記分岐命令実行信号、前記メモリアクセス実行信号、
    またはスタックプッシュ実行信号がアクティブになった
    時に計数するカウンタと、 複数個のＦＩＦＯバッファと、 外部デバッグユニットの要求により、前記複数個のＦＩ
    ＦＯバッファに格納された値を外部デバッグユニットに
    出力するセレクタとを有し、 前記複数個のバッファは、 前記分岐命令実行信号がアクティブになった時にデバッ
    グ情報出力バスの値と前記カウンタの値を格納する分岐
    命令アドレスＦＩＦＯバッファ、 前記メモリアクセス実行信号がアクティブになった時に
    デバッグ情報出力バスの値と前記カウンタの値を格納す
    るメモリデータＦＩＦＯバッファ、 及びまたは、前記スタックプッシュ実行信号がアクティ
    ブになった時にデバッグ情報出力バスの値と前記カウン
    タの値を格納するプッシュデータＦＩＦＯバッファを有
    し、 前記セレクタは、前記複数個のバッファの内、分岐命令
    アドレスＦＩＦＯバッファを優先して読み出すことを特
    徴とする情報処理装置。
JP00195394A 1994-01-13 1994-01-13 情報処理装置 Expired - Lifetime JP3290280B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00195394A JP3290280B2 (ja) 1994-01-13 1994-01-13 情報処理装置
US08/371,692 US5625785A (en) 1994-01-13 1995-01-12 Information processing apparatus having dual buffers for transmitting debug data to an external debug unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00195394A JP3290280B2 (ja) 1994-01-13 1994-01-13 情報処理装置

Publications (2)

Publication Number Publication Date
JPH07210422A true JPH07210422A (ja) 1995-08-11
JP3290280B2 JP3290280B2 (ja) 2002-06-10

Family

ID=11515970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00195394A Expired - Lifetime JP3290280B2 (ja) 1994-01-13 1994-01-13 情報処理装置

Country Status (2)

Country Link
US (1) US5625785A (ja)
JP (1) JP3290280B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467083B1 (en) 1998-09-30 2002-10-15 Nec Corporation Debugging system for computer program, method for checking target program and information storage medium for storing checking program
JP2012178155A (ja) * 2011-02-24 2012-09-13 Linde Aktiengesellschaft 圧力低下装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6112316A (en) * 1997-12-03 2000-08-29 Micron Electronics, Inc. System for use of bus parking states to communicate diagnostic information
US6092219A (en) * 1997-12-03 2000-07-18 Micron Technology, Inc. Method for use of bus parking states to communicate diagnostic information
JP3116901B2 (ja) * 1998-04-28 2000-12-11 日本電気株式会社 プログラム検査方法、プログラム検査装置及びプログラム検査プログラムを記録した記録媒体
US6223338B1 (en) 1998-09-30 2001-04-24 International Business Machines Corporation Method and system for software instruction level tracing in a data processing system
US6684348B1 (en) * 1999-10-01 2004-01-27 Hitachi, Ltd. Circuit for processing trace information
US6732307B1 (en) 1999-10-01 2004-05-04 Hitachi, Ltd. Apparatus and method for storing trace information
US6918065B1 (en) 1999-10-01 2005-07-12 Hitachi, Ltd. Method for compressing and decompressing trace information
JP2001184212A (ja) * 1999-12-24 2001-07-06 Mitsubishi Electric Corp トレース制御回路
JP2001195281A (ja) * 2000-01-07 2001-07-19 Sony Corp システム監視装置
US20040078690A1 (en) * 2000-05-30 2004-04-22 Yasuo Kohashi Program counter trace system, program counter trace method, and semiconductor device
US7287147B1 (en) * 2000-12-29 2007-10-23 Mips Technologies, Inc. Configurable co-processor interface
US7237090B1 (en) 2000-12-29 2007-06-26 Mips Technologies, Inc. Configurable out-of-order data transfer in a coprocessor interface
US7181728B1 (en) 2001-04-30 2007-02-20 Mips Technologies, Inc. User controlled trace records
US7134116B1 (en) 2001-04-30 2006-11-07 Mips Technologies, Inc. External trace synchronization via periodic sampling
US7069544B1 (en) * 2001-04-30 2006-06-27 Mips Technologies, Inc. Dynamic selection of a compression algorithm for trace data
US7178133B1 (en) 2001-04-30 2007-02-13 Mips Technologies, Inc. Trace control based on a characteristic of a processor's operating state
US7185234B1 (en) 2001-04-30 2007-02-27 Mips Technologies, Inc. Trace control from hardware and software
US7168066B1 (en) * 2001-04-30 2007-01-23 Mips Technologies, Inc. Tracing out-of order load data
US7124072B1 (en) 2001-04-30 2006-10-17 Mips Technologies, Inc. Program counter and data tracing from a multi-issue processor
US7065675B1 (en) 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
DE60100363T2 (de) * 2001-05-11 2004-05-06 Sospita A/S Sequenznummerierungsmechanismus zur sicherung der ausführungsordnungs-integrietät von untereinander abhängigen smart-card anwendungen
US7231551B1 (en) 2001-06-29 2007-06-12 Mips Technologies, Inc. Distributed tap controller
US7043668B1 (en) 2001-06-29 2006-05-09 Mips Technologies, Inc. Optimized external trace formats
DE10148109B4 (de) * 2001-09-28 2006-10-12 Infineon Technologies Ag Verfahren zum Speichern oder Weiterleiten von Daten
US7219333B2 (en) * 2002-11-22 2007-05-15 Texas Instruments Incorporated Maintaining coherent synchronization between data streams on detection of overflow
US7133821B2 (en) * 2002-11-22 2006-11-07 Texas Instruments Incorporated Read FIFO scheduling for multiple streams while maintaining coherency
US7159101B1 (en) 2003-05-28 2007-01-02 Mips Technologies, Inc. System and method to trace high performance multi-issue processors
US7437623B2 (en) * 2003-11-05 2008-10-14 Texas Instruments Incorporated Apparatus and method for performing speculative reads from a scan control unit using FIFO buffer units
JP4833907B2 (ja) * 2007-04-23 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
US7870436B2 (en) * 2007-04-25 2011-01-11 Broadcom Corporation System and method for tracing acceleration in an embedded device
US8099636B2 (en) * 2008-07-15 2012-01-17 Caterpillar Inc. System and method for protecting memory stacks using a debug unit
US8954809B2 (en) * 2012-07-25 2015-02-10 Texas Instruments Incorporated Method for generating descriptive trace gaps
US10396974B1 (en) 2018-07-20 2019-08-27 Nxp B.V. Self-testing of a phase-locked loop using a pseudo-random noise

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3707725A (en) * 1970-06-19 1972-12-26 Ibm Program execution tracing system improvements
US4205370A (en) * 1975-04-16 1980-05-27 Honeywell Information Systems Inc. Trace method and apparatus for use in a data processing system
JPS593651A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd フア−ムウエアによる性能測定システム
US4598364A (en) * 1983-06-29 1986-07-01 International Business Machines Corporation Efficient trace method adaptable to multiprocessors
US5146570A (en) * 1984-10-31 1992-09-08 International Business Machines Corporation System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution
US4714994A (en) * 1985-04-30 1987-12-22 International Business Machines Corp. Instruction prefetch buffer control
EP0396833A1 (en) * 1989-05-12 1990-11-14 International Business Machines Corporation Trace facility for use in a multiprocessing environment
US5410685A (en) * 1990-06-12 1995-04-25 Regents Of The University Of Michigan Non-intrinsive method and system for recovering the state of a computer system and non-intrusive debugging method and system utilizing same
JPH04148242A (ja) * 1990-10-08 1992-05-21 Fujitsu Ltd ロード・モジュール実行時トレース処理方法
US5265213A (en) * 1990-12-10 1993-11-23 Intel Corporation Pipeline system for executing predicted branch target instruction in a cycle concurrently with the execution of branch instruction
US5359608A (en) * 1992-11-24 1994-10-25 Amdahl Corporation Apparatus for activation and deactivation of instruction tracing through use of conditional trace field in branch instructions
US5463745A (en) * 1993-12-22 1995-10-31 Intel Corporation Methods and apparatus for determining the next instruction pointer in an out-of-order execution computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467083B1 (en) 1998-09-30 2002-10-15 Nec Corporation Debugging system for computer program, method for checking target program and information storage medium for storing checking program
JP2012178155A (ja) * 2011-02-24 2012-09-13 Linde Aktiengesellschaft 圧力低下装置

Also Published As

Publication number Publication date
US5625785A (en) 1997-04-29
JP3290280B2 (ja) 2002-06-10

Similar Documents

Publication Publication Date Title
JP3290280B2 (ja) 情報処理装置
US6279103B1 (en) Method and device for providing an instruction trace from an on-chip CPU using control signals from the CPU
US6253317B1 (en) Method and apparatus for providing and handling traps
US7200776B2 (en) System and method for generating trace data in a computing system
US5608867A (en) Debugging system using virtual storage means, a normal bus cycle and a debugging bus cycle
US20040078690A1 (en) Program counter trace system, program counter trace method, and semiconductor device
KR100313939B1 (ko) 인터럽트제어기
JP2006164185A (ja) デバッグ装置
CN113076233B (zh) 一种io性能检测方法、装置、设备及存储介质
US20180349267A1 (en) Asynchronous operation query
JP2005222446A (ja) オンボードデバッグ装置および半導体回路装置
JP2000215068A (ja) マルチタスクスケジュ―リング装置
WO2023036076A1 (zh) 一种软件监测方法以及相关装置
KR880001399B1 (ko) 정보 처리 장치
US7711096B2 (en) Telecommunication server apparatus
JP2000057012A (ja) トレース装置
US20030033552A1 (en) Apparatus and method for wait state analysis in a digital signal processing system
JPH04145544A (ja) デバッグ装置
JPS60105050A (ja) パイプライン制御方式
JP2743889B2 (ja) プログラム評価の方法および装置
JP3917079B2 (ja) 最適なアクセス戦略の決定方法
JP2666737B2 (ja) トレースメモリ内蔵マイクロプロセッサおよびトレース方法
CN114510197A (zh) 一种存储方法、装置及电子设备
JP3098501B2 (ja) ソースステップ実行方法およびその装置
JP2006318172A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120322

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130322

Year of fee payment: 11