JPH0720398B2 - ステツピングモ−タの定電流駆動回路 - Google Patents
ステツピングモ−タの定電流駆動回路Info
- Publication number
- JPH0720398B2 JPH0720398B2 JP61098684A JP9868486A JPH0720398B2 JP H0720398 B2 JPH0720398 B2 JP H0720398B2 JP 61098684 A JP61098684 A JP 61098684A JP 9868486 A JP9868486 A JP 9868486A JP H0720398 B2 JPH0720398 B2 JP H0720398B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- constant current
- stepping motor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】 〔概要〕 ステッピングモータの定電流駆動回路において，主トラ
ンジスタのターンオンを遅延させるために設けたコンデ
ンサの電荷を，ターンオフ時に，トランジスタスイッチ
により強制放電させ，雑音その他の特性を改善したもの
である。
ンジスタのターンオンを遅延させるために設けたコンデ
ンサの電荷を，ターンオフ時に，トランジスタスイッチ
により強制放電させ，雑音その他の特性を改善したもの
である。
本発明は，ステッピングモータの相巻線を励磁するため
の定電流駆動回路に関する。
の定電流駆動回路に関する。
第４図は，本発明が対象とするステッピングモータのチ
ョッパ型定電流駆動回路の１つの従来例について，その
回路構成を示したものである。また第５図は，第４図の
定電流駆動回路における各部の動作波形を示したもので
ある。
ョッパ型定電流駆動回路の１つの従来例について，その
回路構成を示したものである。また第５図は，第４図の
定電流駆動回路における各部の動作波形を示したもので
ある。
第４図に示されている回路は，パルス幅制御方式のチョ
ッパ型定電流駆動回路であり，主要な回路要素について
説明すると,Lはステッピングモータの相巻線,TR1および
TR2は相巻線Ｌを励磁するための制御用のトランジスタ,
TR3はTR駆動用のトランジスタ,D1は逆流阻止用のダイオ
ード,D2はTR1ターンオフ時におけるフライホイール制御
用のダイオード,ANDはAND回路,COMPは定電流駆動制御用
の比較器,CはTR1のスイッチング動作を遅らせるための
コンデンサ,Rは巻線電流検出用の抵抗,Vrefは基準電圧,
Vccは電源電圧である。
ッパ型定電流駆動回路であり，主要な回路要素について
説明すると,Lはステッピングモータの相巻線,TR1および
TR2は相巻線Ｌを励磁するための制御用のトランジスタ,
TR3はTR駆動用のトランジスタ,D1は逆流阻止用のダイオ
ード,D2はTR1ターンオフ時におけるフライホイール制御
用のダイオード,ANDはAND回路,COMPは定電流駆動制御用
の比較器,CはTR1のスイッチング動作を遅らせるための
コンデンサ,Rは巻線電流検出用の抵抗,Vrefは基準電圧,
Vccは電源電圧である。
また第４図中のないしは，第５図の各部動作波形と
の対応を示すための参照番号であり，はモータ励磁相
パルス，は定電流制御用のチョッパクロック，はTR
1ベース電位，はTR1コレクタ電位，は巻線電流を示
す。
の対応を示すための参照番号であり，はモータ励磁相
パルス，は定電流制御用のチョッパクロック，はTR
1ベース電位，はTR1コレクタ電位，は巻線電流を示
す。
なお，第５図において，下段の４つの波形は，上段の３
つの波形に対して，時間軸を拡大して示したものである
（図中の点線が，各波形間の対応する時点を表わしてい
る）。
つの波形に対して，時間軸を拡大して示したものである
（図中の点線が，各波形間の対応する時点を表わしてい
る）。
以下，第４図の回路の動作を第５図を参照して簡単に説
明すると， モータ励磁相パルスが０レベルから１レベルに変化す
ると,TR2はオン状態となる。しかし，巻線電流検出用の
抵抗Ｒを流れる電流は，はじめ殆んど０であるから，比
較器COMPの入力では，抵抗Ｒの降下電圧よりもVrefが大
きくなり，その出力であるチョッパクロックは１レベ
ルにある。そのためAND回路出力は１レベルとなり,TR3
はオン状態となる。この結果,TR1のベース電位は降下
する。しかし，その降下はコンデンサＣの充電時間のた
めに遅延し,TR1は，一定時間経過後にオン状態になる
（ターンオンする）。
明すると， モータ励磁相パルスが０レベルから１レベルに変化す
ると,TR2はオン状態となる。しかし，巻線電流検出用の
抵抗Ｒを流れる電流は，はじめ殆んど０であるから，比
較器COMPの入力では，抵抗Ｒの降下電圧よりもVrefが大
きくなり，その出力であるチョッパクロックは１レベ
ルにある。そのためAND回路出力は１レベルとなり,TR3
はオン状態となる。この結果,TR1のベース電位は降下
する。しかし，その降下はコンデンサＣの充電時間のた
めに遅延し,TR1は，一定時間経過後にオン状態になる
（ターンオンする）。
このようにしてTR1,TR2がオン状態になったことにより,
TR1のコレクタ電位は上昇し,TR1−Ｌ−D1−TR2の経路
で相巻線Ｌに励磁電流，すなわち巻線電流が流れ，次
第に増大する。この間，コンデンサＣの電圧は,TR1のV
BEに等しい値を保つ。
TR1のコレクタ電位は上昇し,TR1−Ｌ−D1−TR2の経路
で相巻線Ｌに励磁電流，すなわち巻線電流が流れ，次
第に増大する。この間，コンデンサＣの電圧は,TR1のV
BEに等しい値を保つ。
巻線電流が巻線電流検出用の抵抗Ｒを流れるときに生じ
る電圧降下は，比較器COMPによって基準電圧Vrefと比較
され,Vrefの値を超えたとき，比較出力であるチョッパ
クロックのレベルを０レベルに変化させる。この結
果,AND回路の出力は０レベルとなりTR3はオフ状態に移
る。
る電圧降下は，比較器COMPによって基準電圧Vrefと比較
され,Vrefの値を超えたとき，比較出力であるチョッパ
クロックのレベルを０レベルに変化させる。この結
果,AND回路の出力は０レベルとなりTR3はオフ状態に移
る。
TR3がオフ状態になったことにより,TR1のベース電位はV
ccに向って上昇するが，コンデンサＣがあるために急激
に立上ることができず，一定の遅延時間後に（この遅延
時間を，図中にtdで示す）,TR1をオフ状態に転移（ター
ンオフ）させる。
ccに向って上昇するが，コンデンサＣがあるために急激
に立上ることができず，一定の遅延時間後に（この遅延
時間を，図中にtdで示す）,TR1をオフ状態に転移（ター
ンオフ）させる。
TR1がターンオフされたことにより，相巻線Ｌへの電力
供給は遮断され,D2がオンとなって,TR1のコレクタ電位
は急激に接地電位へ低下し，相巻線Ｌを流れる巻線電
流は,L→D1→TR2→Ｒ→D2→Ｌのループ中を，フライ
ホイール電流となって流れ，次第に減衰する。このた
め，抵抗Ｒに生じる電圧降下も次第に小さくなり，その
値が基準電圧Vrefよりも小さくなったとき，比較器COMP
の出力は再び１レベルとなり,AND回路を介してTR3をオ
ン状態に変える。
供給は遮断され,D2がオンとなって,TR1のコレクタ電位
は急激に接地電位へ低下し，相巻線Ｌを流れる巻線電
流は,L→D1→TR2→Ｒ→D2→Ｌのループ中を，フライ
ホイール電流となって流れ，次第に減衰する。このた
め，抵抗Ｒに生じる電圧降下も次第に小さくなり，その
値が基準電圧Vrefよりも小さくなったとき，比較器COMP
の出力は再び１レベルとなり,AND回路を介してTR3をオ
ン状態に変える。
TR3がオン状態になると,TR1のベース電位は,Vccレベ
ルから上昇し，コンデンサＣの作用により一定の遅延時
間後にTR1をターンオンする値に達する。TR1がターンオ
ンすると，再び相巻線Ｌに電流が供給され，前回と同様
な動作が繰り返される。
ルから上昇し，コンデンサＣの作用により一定の遅延時
間後にTR1をターンオンする値に達する。TR1がターンオ
ンすると，再び相巻線Ｌに電流が供給され，前回と同様
な動作が繰り返される。
このようにして，モータ励磁相パルスが１レベルにあ
る期間中，相巻線Ｌを流れる巻線電流が一定のレベル
に保たれるように，チョッパ制御される。
る期間中，相巻線Ｌを流れる巻線電流が一定のレベル
に保たれるように，チョッパ制御される。
第４図に示した従来のステッピングモータのチョッパ型
定電流駆動回路では，相巻線がフライホイール状態（TR
2,D1,D2がそれぞれオン）から電力供給状態（TR1,TR2,D
1がそれぞれオン）に移行する際,TR1のターンオンのス
イッチング動作がコンデンサＣの作用で遅延されること
により,TR1のコレクタが接地電位から電源電圧電位に変
化するときに,TR1→Ｌ→D1→TR2→Ｒの経路で貫通電流
が流れるのが防止され，雑音の発生や，比較器COMPを含
む定電流制御ループの誤動作あるいは発振の可能性が抑
制されていた。
定電流駆動回路では，相巻線がフライホイール状態（TR
2,D1,D2がそれぞれオン）から電力供給状態（TR1,TR2,D
1がそれぞれオン）に移行する際,TR1のターンオンのス
イッチング動作がコンデンサＣの作用で遅延されること
により,TR1のコレクタが接地電位から電源電圧電位に変
化するときに,TR1→Ｌ→D1→TR2→Ｒの経路で貫通電流
が流れるのが防止され，雑音の発生や，比較器COMPを含
む定電流制御ループの誤動作あるいは発振の可能性が抑
制されていた。
しかし，コンデンサＣを用いてTR1のスイッチング動作
を遅らせたことにより,TR1をターンオフするタイミング
も遅れるため,TR1の発熱量が大きくなり，また回路の応
答性が低下して，電流の変動幅が大きくなるという問題
があった。
を遅らせたことにより,TR1をターンオフするタイミング
も遅れるため,TR1の発熱量が大きくなり，また回路の応
答性が低下して，電流の変動幅が大きくなるという問題
があった。
本発明は，ステッピングモータのチョッパ型定電流駆動
回路において，従来，相巻線に供給する電流をスイッチ
ングするトランジスタのターンオン動作を遅延させる目
的で，そのベース側に挿入されているコンデンサの電荷
を，ターンオフ時に強制放電させことによって，ターン
オフ動作を速め，トランジスタの発熱量を削減し，また
回路の応答性を改善するものである。
回路において，従来，相巻線に供給する電流をスイッチ
ングするトランジスタのターンオン動作を遅延させる目
的で，そのベース側に挿入されているコンデンサの電荷
を，ターンオフ時に強制放電させことによって，ターン
オフ動作を速め，トランジスタの発熱量を削減し，また
回路の応答性を改善するものである。
第１図に本発明の原理的構成を示す。
図は本発明によるステッピグモータのチョッパ型定電流
駆動回路を一部省略して示したもので,Lはステッピング
モータの相巻線,Cはスイッチング動作遅延用のコンデン
サ,TR1は相巻線Ｌに供給する電力をスイッチングする制
御用のトランジスタ,TR2は相巻線Ｌの相励磁期間中オン
状態に駆動されるトランジスタ,TR3はTR駆動用のトラン
ジスタ,TR4はTR駆動およびコンデンサ充放電制御用のト
ランジス,D1は逆流阻止用のダイオード,D2はフライホイ
ール制御用のダイオードである。
駆動回路を一部省略して示したもので,Lはステッピング
モータの相巻線,Cはスイッチング動作遅延用のコンデン
サ,TR1は相巻線Ｌに供給する電力をスイッチングする制
御用のトランジスタ,TR2は相巻線Ｌの相励磁期間中オン
状態に駆動されるトランジスタ,TR3はTR駆動用のトラン
ジスタ,TR4はTR駆動およびコンデンサ充放電制御用のト
ランジス,D1は逆流阻止用のダイオード,D2はフライホイ
ール制御用のダイオードである。
第１図において,TR3は入力パルスによってオン／オフ駆
動され,TR3がオンのとき,TR4もオン,TR1はオフに駆動さ
れる。またコンデンサＣは,TR1のベース・エミッタ間お
よびTR4のエミッタ・コレクタ間にそれぞれ同時にまた
がって接続されている。
動され,TR3がオンのとき,TR4もオン,TR1はオフに駆動さ
れる。またコンデンサＣは,TR1のベース・エミッタ間お
よびTR4のエミッタ・コレクタ間にそれぞれ同時にまた
がって接続されている。
このため、TR4がオン状態のときには，コンデンサＣはT
R4のエミッタ・コレクタ間によって短絡された状態とな
り,TR1のベース電位はほぼVccのレベルとなって,TR1の
オフ状態にある。次にTR4がオフ状態になると,TR4のエ
ミッタ・コレクタ間は開放となり，コンデンサＣの充電
が開始されて,TR1のベース電位は次第に下降する。そし
てTR1のベース電位が一定のレベルに達したある時間に,
TR1はターンオンする。
R4のエミッタ・コレクタ間によって短絡された状態とな
り,TR1のベース電位はほぼVccのレベルとなって,TR1の
オフ状態にある。次にTR4がオフ状態になると,TR4のエ
ミッタ・コレクタ間は開放となり，コンデンサＣの充電
が開始されて,TR1のベース電位は次第に下降する。そし
てTR1のベース電位が一定のレベルに達したある時間に,
TR1はターンオンする。
次に,TR4が再びオン状態になったときには，コンデンサ
Ｃに充電されていた電荷はTR4のエミッタ・コレクタ間
の経路で強制放電され,TR1のベース電位をVccのレベル
まで急速に立上げて,TR1を直ちにターンオフする。
Ｃに充電されていた電荷はTR4のエミッタ・コレクタ間
の経路で強制放電され,TR1のベース電位をVccのレベル
まで急速に立上げて,TR1を直ちにターンオフする。
これにより,TR1のターンオフタイミングにはほとんど影
響させることなく，ターンオンのタイミングのみを効果
的に遅延させることができる。
響させることなく，ターンオンのタイミングのみを効果
的に遅延させることができる。
第２図に，本発明によるステッピングモータのチョッパ
型定電流駆動回路の１実施例の回路構成を示す。また第
３図に，第２図に回路内各部の動作波形を示す。
型定電流駆動回路の１実施例の回路構成を示す。また第
３図に，第２図に回路内各部の動作波形を示す。
第２図において,Lはステッピグモータの相巻線,Cはスイ
ッチング動作遅延用のコンデンサ,TR1およびTR2は相巻
線Ｌに供給する電力をスイッチングするトランジスタ,T
R3はTR4駆動用のトランジスタ,TR4はTR1駆動およびコン
デンサ充放電制御用のトランジスタ,D1は逆流阻止用の
ダイオード,D2はフライホイール制御用のダイオード,NA
NDはNAND回路,COMPは定前流駆動制御用の比較器,R1は巻
線電流検出用の抵抗,R2はTR4のコレクタ負荷およびコン
デンサＣに対する充電電流供給用の抵抗,Vrefは電流検
出の閾値を規定する基準電圧,Vccは電源電圧を表わす。
ッチング動作遅延用のコンデンサ,TR1およびTR2は相巻
線Ｌに供給する電力をスイッチングするトランジスタ,T
R3はTR4駆動用のトランジスタ,TR4はTR1駆動およびコン
デンサ充放電制御用のトランジスタ,D1は逆流阻止用の
ダイオード,D2はフライホイール制御用のダイオード,NA
NDはNAND回路,COMPは定前流駆動制御用の比較器,R1は巻
線電流検出用の抵抗,R2はTR4のコレクタ負荷およびコン
デンサＣに対する充電電流供給用の抵抗,Vrefは電流検
出の閾値を規定する基準電圧,Vccは電源電圧を表わす。
また第２図中のないしは，第３図中の各動作波形と
の対応を示すための参照番号であり，はモータ励磁相
パルス，は定電流制御用のチョッパクロック，はTR
1ベース電位，はTR1コレクタ電位，は相巻線Ｌの巻
線電流を表わす。なお，第３図中の下段４つの波形は，
上段３つの波形に対して時間軸が拡大されている。以
下，第２図および第３図を参照して，概略的な動作を説
明する。
の対応を示すための参照番号であり，はモータ励磁相
パルス，は定電流制御用のチョッパクロック，はTR
1ベース電位，はTR1コレクタ電位，は相巻線Ｌの巻
線電流を表わす。なお，第３図中の下段４つの波形は，
上段３つの波形に対して時間軸が拡大されている。以
下，第２図および第３図を参照して，概略的な動作を説
明する。
なお，第２図に示されている実施例回路において，コン
デンサＣの充放電制御に関連する部分以外の構成および
機能は，第４図で説明した従来例回路のものと同じであ
る。
デンサＣの充放電制御に関連する部分以外の構成および
機能は，第４図で説明した従来例回路のものと同じであ
る。
（１） 第３図において，モータ励磁相パルスが０レ
ベルにある期間T0では,NAND回路の出力は１レベル,TR3,
TR4はオン状態，そしてTR1,TR2はオフ状態にある。また
巻線電流は０で，抵抗R1に生じる電圧も0,比較器COMP
の出力であるチョッパクロックは１レベルを呈してい
る。
ベルにある期間T0では,NAND回路の出力は１レベル,TR3,
TR4はオン状態，そしてTR1,TR2はオフ状態にある。また
巻線電流は０で，抵抗R1に生じる電圧も0,比較器COMP
の出力であるチョッパクロックは１レベルを呈してい
る。
（２） 次に，第３図において，モータ励磁相パルス
が１レベルとなる期間T1では,TR2はオン状態となり，抵
抗R1に巻線電流が流れ得る状態となる。期間T1の最初に
NAND回路の２つの入力はともに１レベルとなるため,TR3
のベースに０レベルが与えられ,TR3はオフ状態に変る。
この結果,TR4のベース電位は上昇し,TR4もオフ状態に変
る。
が１レベルとなる期間T1では,TR2はオン状態となり，抵
抗R1に巻線電流が流れ得る状態となる。期間T1の最初に
NAND回路の２つの入力はともに１レベルとなるため,TR3
のベースに０レベルが与えられ,TR3はオフ状態に変る。
この結果,TR4のベース電位は上昇し,TR4もオフ状態に変
る。
TR4がオフ状態になったことにより、抵抗R2を通じてコ
ンデンサＣの充電が開始され,TR1のベース電位は次第に
下降し，所定の時間後にTR1はオン状態に変る（ターン
オン）。
ンデンサＣの充電が開始され,TR1のベース電位は次第に
下降し，所定の時間後にTR1はオン状態に変る（ターン
オン）。
TR1がオン状態になったことにより，そのコレクタ電位
は上昇し，相巻線Ｌに対する電力供給状態となりTR1→
Ｌ→D1→TR2→R1の経路で，次第に増大する巻線電流
が流れる。
は上昇し，相巻線Ｌに対する電力供給状態となりTR1→
Ｌ→D1→TR2→R1の経路で，次第に増大する巻線電流
が流れる。
比較器COMPは，抵抗１に生じる電圧降下値により巻線電
流の大きさを監視し，その値が基準電圧Vrefを超えたと
き、出力を０レベルに変化させる。そしてその結果,NAN
D回路の出力は１レベルになり,TR3,TR4はそれぞれオン
状態に変る。
流の大きさを監視し，その値が基準電圧Vrefを超えたと
き、出力を０レベルに変化させる。そしてその結果,NAN
D回路の出力は１レベルになり,TR3,TR4はそれぞれオン
状態に変る。
このときTR4がオン状態になったことにより，それまで
コンデンサＣに蓄積されていた電荷は，強制放電され,T
R1のベース電位は，僅かな遅延時間tdで一気に上昇し
TR1はオフ状態に変り（ターンオフ），またダイオードD
2はオンとなって，相巻線Ｌを流れる電流は、Ｌ→D1→T
R2→R1→D2→Ｌのループを回るフライホイール状態に移
る。
コンデンサＣに蓄積されていた電荷は，強制放電され,T
R1のベース電位は，僅かな遅延時間tdで一気に上昇し
TR1はオフ状態に変り（ターンオフ），またダイオードD
2はオンとなって，相巻線Ｌを流れる電流は、Ｌ→D1→T
R2→R1→D2→Ｌのループを回るフライホイール状態に移
る。
フライホイール状態において，巻線電流は次第に減衰
し,R1の電圧降下値がVrefを下回ったとき，比較器COMP
の出力は再び１レベルとなり，これはNAND回路の出力を
０レベルに変化させ,TR3,TR4をそれぞれオフ状態にす
る。ここでコンデンサＣの充電が再び開始され，一定の
遅延時間後に,TR1がオン状態に変る。
し,R1の電圧降下値がVrefを下回ったとき，比較器COMP
の出力は再び１レベルとなり，これはNAND回路の出力を
０レベルに変化させ,TR3,TR4をそれぞれオフ状態にす
る。ここでコンデンサＣの充電が再び開始され，一定の
遅延時間後に,TR1がオン状態に変る。
以上の動作がT0期間中繰り返され，巻線電流は，鋸歯
状波の形で変化しながら所定の電流値に定電流制御され
る。
状波の形で変化しながら所定の電流値に定電流制御され
る。
本発明によれば，ステッピングモータの定電流駆動回路
において，コンデンサを用いた簡単な方法でトランジス
タのスイッチングにともなう雑音の発生を抑制すると同
時に，トランジスタの発熱も抑えることができ，かつ回
路の応答性を高め，安定な定電流動作が可能なる。
において，コンデンサを用いた簡単な方法でトランジス
タのスイッチングにともなう雑音の発生を抑制すると同
時に，トランジスタの発熱も抑えることができ，かつ回
路の応答性を高め，安定な定電流動作が可能なる。
第１図は本発明による定電流駆動回路の原理的構成を示
す説明図，第２図は本発明の１実施例回路の構成図，第
３図は第２図に示す実施例回路の動作波形図，第４図は
従来例回路の構成図，第５図は第４図に示す従来例回路
の動作波形図である。 第１図中、 TR1,TR2,TR3,TR4はそれぞれトランジスタ,Cはスイッチ
ング動作遅延用のコンデンサ,Lはステッピングモータの
相巻線,D1,D2はダイオードを表わす。
す説明図，第２図は本発明の１実施例回路の構成図，第
３図は第２図に示す実施例回路の動作波形図，第４図は
従来例回路の構成図，第５図は第４図に示す従来例回路
の動作波形図である。 第１図中、 TR1,TR2,TR3,TR4はそれぞれトランジスタ,Cはスイッチ
ング動作遅延用のコンデンサ,Lはステッピングモータの
相巻線,D1,D2はダイオードを表わす。
Claims (1)
- 【請求項１】ステッピングモータの相巻線に直列に接続
されて相巻線の励磁駆動を行う第１のトランジスタと，
相巻線を流れる電流を検出してチョッパ型の定電流駆動
制御を行う比較器と，第１のトランジスタを駆動するた
めに印加される励磁相パルスを比較器から出力されるチ
ョッパクロックによりゲート制御するゲート回路と，該
ゲート回路の出力パルスを遅延させるように設けられた
コンデンサと，オン状態の時にコンデンサの放電経路を
設定する第２のトランジスタとをそなえ， 第２のトランジスタは，上記ゲート回路の出力パルスが
第１のトランジスタをオン状態からオフ状態に切り替え
るレベルに変化したときオン状態に駆動れ，それによっ
てコンデンサの電荷が強制的に放電されるように構成し
たことを特徴とするステッピングモータの定電流駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61098684A JPH0720398B2 (ja) | 1986-04-28 | 1986-04-28 | ステツピングモ−タの定電流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61098684A JPH0720398B2 (ja) | 1986-04-28 | 1986-04-28 | ステツピングモ−タの定電流駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254694A JPS62254694A (ja) | 1987-11-06 |
| JPH0720398B2 true JPH0720398B2 (ja) | 1995-03-06 |
Family
ID=14226334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61098684A Expired - Fee Related JPH0720398B2 (ja) | 1986-04-28 | 1986-04-28 | ステツピングモ−タの定電流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720398B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380514A (en) * | 1976-12-24 | 1978-07-17 | Sony Corp | Motor drive unit |
| JPS60204295A (ja) * | 1984-03-28 | 1985-10-15 | Fuji Xerox Co Ltd | ステツピングモ−タ駆動方法 |
-
1986
- 1986-04-28 JP JP61098684A patent/JPH0720398B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62254694A (ja) | 1987-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0617501B2 (en) | Control circuit for maintaining high efficiency over broad current ranges in a switching regulator circuit | |
| US5408150A (en) | Circuit for driving two power mosfets in a half-bridge configuration | |
| US6057675A (en) | DC/DC converter | |
| US6815939B2 (en) | Switching power supply unit | |
| US5745352A (en) | DC-to-DC converter functioning in a pulse-skipping mode with low power consumption and PWM inhibit | |
| US5952856A (en) | Inductive load driving method and H-bridge circuit control device | |
| US5708578A (en) | PWM inductive load bridge driver for dynamically mixing four and two quadrant chopping during PWM period off time | |
| EP0833439B1 (en) | Synchronous driving method for inductive load and synchronous controller for h-bridge circuit | |
| US5914591A (en) | Switching power supply | |
| US4360855A (en) | Injector drive circuit | |
| EP0395558A2 (en) | DC/DC Converter | |
| EP0709948B1 (en) | DC-DC converter functioning in pulse skipping mode under low load conditions | |
| JPH0720398B2 (ja) | ステツピングモ−タの定電流駆動回路 | |
| US7218538B2 (en) | Power source device | |
| JP4325413B2 (ja) | 同期整流式ｄｃ／ｄｃコンバータ | |
| US5128553A (en) | Lateral PNP turn-off drive circuit | |
| JPH0147117B2 (ja) | ||
| JP3198215B2 (ja) | スイッチング電源装置およびその電力供給方法 | |
| JPH0382362A (ja) | ゲート駆動回路 | |
| JP3622018B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07240676A (ja) | 駆動回路 | |
| JP2661714B2 (ja) | ステッピングモータ駆動回路 | |
| JP2933326B2 (ja) | ステッピングモータ駆動回路 | |
| JPS58175997A (ja) | ステツピングモ−タ駆動回路 | |
| JP3613886B2 (ja) | Ｌ負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |