JPH0147117B2 - - Google Patents
Info
- Publication number
- JPH0147117B2 JPH0147117B2 JP57500126A JP50012682A JPH0147117B2 JP H0147117 B2 JPH0147117 B2 JP H0147117B2 JP 57500126 A JP57500126 A JP 57500126A JP 50012682 A JP50012682 A JP 50012682A JP H0147117 B2 JPH0147117 B2 JP H0147117B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- flyback
- transistor
- power supply
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000001965 increasing effect Effects 0.000 claims abstract description 5
- 238000004804 winding Methods 0.000 claims description 60
- 230000002401 inhibitory effect Effects 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 230000001276 controlling effect Effects 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 2
- 230000001105 regulatory effect Effects 0.000 claims 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000007599 discharging Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Details Of Television Scanning (AREA)
- Television Receiver Circuits (AREA)
Description
第1図は、自走フライバツク電源の回路図であ
る。 第2図は、本発明によるフライバツク電源ブー
スタ回路の回路図である。 第3a,3b,3c図は3つの異なつた自走負
荷状態のパワートランス一次巻線における電圧−
時間曲線を示す。 第3d図は、ブースタ回路が作動している状態
での第3c図に示す重負荷のときの一次巻線電流
を示す。 〔発明の開示〕 本発明は、広く言えば、自走フライバツク電源
のためのブースタ回路から成り、該回路は、電源
出力電圧がほぼ安定した状態の間は、重負荷のと
きに予想される自走間隔よりも短い最大フライバ
ツク間隔を達成する手段を有する。フライバツク
間隔のこのクロツクは全エネルギがパワートラン
スから送り出される前にパワートランジスタがオ
ンするのでクロツク・モード動作をもたらす。言
い換えれば、フライバツク期間が所定の最大値を
越えるとき、本発明によるブースタ回路が電源の
通常自走動作を停止させ、フライバツク期間を終
止してパワートランスの更充電サイクルを早く開
始させる。 ブースタ回路のこの動作の効果は、パワートラ
ンスの一次巻線を流れる電流を零よりも大きな最
小電流レベル(トランスに残つたエネルギ・レベ
ルによつて決まるレベル)から上昇を開始させ
る。その結果、トランスが完全に放電してしまう
場合よりも大きな電力量が所定の単位時間当りに
出力負荷に送られる。 〔実施例の説明〕 周知の自走フライバツク・スイツチング・レギ
ユレータの実施例が第1図に10として示され
る。正の電圧源Vinがパワートランジスタ12の
コレクタにパワートランスT1の一次巻線14を
介して接続される。パワートランジスタ12のエ
ミツタは接地される。 パワートランジスタ12のベースは抵抗16を
介して電源Vinに接続される。このベースは、ま
た、抵抗20及びコンデンサ22を介してパワー
トランスT1の三次巻線によつて駆動される。抵
抗16は、帰還を再生させるに充分なトランジス
タ12のコレクタ電流を流させる小さなベース電
流を供給することによつて電源10を始動させ
る。これによつてトランジスタ12が飽和する。
即ち、フイードバツク巻線として作用する巻線1
8によつてトランジスタ12がオンする。後述す
るように、トランジスタ12が一度オンすると三
次巻線18の端子Aで示す側の電圧が正となり、
そして正の状態を維持して、一次巻線14の電流
がある点に達する(この時点で、端子Aの電圧が
負となりトランジスタ12をオフする)迄トラン
ジスタ12をオンにしておく。ダイオード24
は、トランジスタ12がオフのときのフライバツ
ク期間中コンデンサ22を再充電するためのもの
である。パワートランスT1はまた、少なくとも
1つの二次巻線26を有する。パワートランジス
タがオフのとき二次巻線26に電流が流れ、従つ
て一次巻線14には電流が流れない。二次電流
は、トランスT1から放電されるエネルギが残つ
ており、トランジスタ12がオフのままである間
は、流れ続ける。この電流を整流して所望の出力
DC電圧を得る。 フライバツク電源10の出力電流回路には、通
常パワートランス二次巻線26と直列のダイオー
ド28と二次巻線26及びダイオード28と並列
のコンデンサ30と、が含まれる。動作におい
て、パワートランジスタ12がオンのとき、ダイ
オード28は二次巻線26によつて逆バイアスさ
れ、それによつて二次巻線に電流が流れるのを阻
止する。この時間中、コンデンサ30は出力DC
電圧レベルVLを維持し全出力電流を供給しなけ
ればならない。勿論、コンデンサ30は、トラン
ジスタ12が普通にオンである最高時間の間、電
圧低下量を最小に抑えながら前記電流を供給する
のに充分な大きさを必要とする。続いて、トラン
ジスタ12がオフになるとき、一次及び二次巻線
に誘導性電圧ステツプが生じ、これによつて二次
巻線26は反対極性にされダイオード28を順方
向にバイアスする。ここで一次巻線はオープンと
なつて、トランスT1のコアに蓄積されたエネル
ギは二次巻線から送り出されてコンデンサ30に
至る。これによつて、トランジスタ12がオンで
コンデンサ30が負荷電流を供給したときコンデ
ンサ30が失つた電荷が補給される。コンデンサ
30によつて出力されるDC出力電圧レベルはト
ランジスタ12のオン及びオフ時間と電源電圧
Vinの関数であり、また、一次及び二次巻線14
及び26の巻線の関数である。 第3a乃至第3c図は、フライバツク電源10
が自走モードで動作するときのパワートランスT
1の一次巻線14に流れる電流を示す図である。
これらの図は、スイツチング・トランジスタ12
の動作に必要となる負荷の上昇の影響を示す。電
流は縦方向に、そして時間が横方向にとつてあ
る。第3a図は軽負荷時の電源の動作を示し、第
3b図は重負荷時の、そして第3c図は更に重い
負荷の時の状態を示す。各場合においてパワート
ランジスタ12が導通しているとき、一次巻線1
4を流れる電流は巻線14のインダクタンスの関
数として一定の割合で増加する。より低い負荷の
ときは、最大電流Ipnには比較的速く達する。負
荷がより重くなると、最大電流Ipnに達する時間
が長くなる。 フライバツク電源に対する本発明のブースタ回
路が第2図に示される。この回路は第1図に示す
電源10に供通端子A及びBで接続される。第1
図に示すように、端子Bはパワートランジスタ1
2のベースに直接接続される。端子Aは前述の如
くパワートランスT1の三次巻線18の一方側に
接続される。その結果、端子Aは、電源が入力期
間にあつて電流が一次巻線14を電流れるか、フ
ライバツク期間にあつて電流が1又はそれ以上の
二次巻線26を流れるかによつて、電圧をシフト
する。好適実施例では、端子Aは前記電源10の
各入力期間中は正の電圧で、各フライバツク期間
中は負の電圧となる。 第2図に示すように、本発明のブースタ回路
は、2つのトランジスタ即ち検出トランジスタ3
6及び第2トランジスタ38を含むクロツク回路
である。以下に詳細に説明するように、電源10
のフライバツク期間が所定の最大時間長を越える
ときトランジスタ36がターンオンし、二次回路
が重負荷を駆動していることを示す。トランジス
タ36は、電源の二次回路が安定状態即ちシヨー
ト等の過負荷がないときに限りトランジスタ38
をターンオンする。トランジスタ38が一度オン
すると、ダイオード39を介して端子Bにパワー
トランジスタ12をオンさせるのに充分な振幅の
信号を送る。フライバツク期間はトランジスタ1
2がオンするとき自動的に終了する。電源10の
入力期間中三次巻線18が端子Aを正電位にし、
これがダイオード42及び抵抗44を介してコン
デンサ40に結合され、コンデンサ40を正電圧
に充電する。この電圧は端子Aの電圧及び入力期
間の継続時間の関数で、典型的には6〜10ボルト
である。 端子Aの正電圧は、また、コンデンサ46を抵
抗48を介して正電圧に充電させる。コンデンサ
46の最大電圧はダイオード50によつて決定さ
れ、ダイオード50が一度導通すると電圧は+
0.6ボルト程度になる。その結果、点51は、端
子Aが正電圧でなくなつたときの、フライバツク
期間の開始時に+0.6ボルトを維持する。これが
点51に接続されるトランジスタ36のエミツタ
をこの正電位に初期的にバイアスする。 フライバツク期間中、端子Aは三次巻線18の
電圧の範囲で負にあり、この電圧はトランスT1
の他の巻線の電圧の関数である。このことは後述
の如く明らかであり、端子Aのこの負電圧のレベ
ルがパワートランスT1の二次側の出力電圧を反
映するので、出力が安定していないとき過負荷に
よつて通常引起される状態は電源の出力に発生
し、出力供給電圧が低下し、これが端子Aの負電
圧の低下として反映される。 第2図のブースタ回路によるクロツク・モード
は、フライバツク期間が所定の最大値を超えると
き生じる。クロツク・モードが生じると、フライ
バツク期間は終了する。そのクロツク・モード
は、抵抗48及びコンデンサ46によるRC時定
数によつて決まる時間が経過すると、トランスT
1が蓄積された全エネルギを消費する前に、フラ
イバツク期間を終了させうる。 フライバツク期間が始まると、端子Aの電圧は
グランドに対して正から負に変わる。これによつ
て、点51の電圧は−0.6ボルトになる(トラン
ジスタ12が導通している入力期間の間コンデン
サ46が0.6ボルトに充電されていたことによ
る)。従つて、ダイオード50はフライバツク期
間の間逆バイアスされることになる。グランドか
らコンデンサ46及び抵抗48を通つて端子Aに
流れる電流によつて、点51の電圧はコンデンサ
46と抵抗48との時定数に従つて一層負とな
る。負荷が軽い場合には、その時定数によつて決
まる所定時間前にフライバツク期間が終了し、ト
ランジスタ36は導通せず、従つてブースタ回路
は作動しない。負荷が重くなつてフライバツク期
間が所定時間よりも長くなると、点51の電圧は
トランジスタ36のPN接合を導通させるのに充
分負となり、グランドから抵抗60を介してトラ
ンジスタ36にベース電流が流れ、トランジスタ
36が導通し、クロツク・モードとなる。 トランジスタ36が導通すると、コンデンサ4
0から抵抗52及び抵抗56に電流が流れる。こ
の電流は、トランジスタ36及び抵抗48を通つ
て流れるので、抵抗48の抵抗値の関数となる。
トランジスタ36の導通は、電源の負荷が所定の
レベルよりも重いことを意味する。このように、
この回路は電源10か重負荷を受けたことを検出
する手段を含む。 トランジスタ36がオンすると、コンデンサ4
0に蓄積された電荷によつて抵抗52に電流が流
れ、これが抵抗48に流れる電流に反映する。こ
の抵抗52の電流がこの抵抗での電圧降下を生
じ、これはトランジスタ38をターンオンするに
通常充分であつて、ダイオード39によつて端子
Bに出力パルスを供給する。このパルスは、また
コンデンサ40に保持された電荷によつて付勢さ
れる。 トランジスタ36が一度オンすると、フライバ
ツク期間が抵抗48とコンデンサ46によつて設
定された所定期間を越えたことを示し、これが通
常トランジスタ38をオンさせる。トランジスタ
38はパルスをダイオード39を介して端子Bに
結合し、更にパワートランジスタ12のベースに
供給する。このパルスはトランジスタ12をオン
させるに充分な振幅でフライバツク期間をより早
く終了させる。 トランジスタ38によつて発生される出力パル
スは三次巻線18が端子Aを再び正にするとき
(パワートランジスタ12が導通を開始するとき)
終了する。端子Aのこの正電圧がダイオード54
を介してトランジスタ38をターンオフさせる。
抵抗56,58,60は通常のバイアス抵抗でそ
の値は当業者には明らかである。 電源が過負荷状態のときは、端子Aの負電圧は
安定状態のときの負とは異なる。例えば、出力電
圧VLが通常5ボルトの場合、安定は4.5ボルトと
5.5ボルトの間に出力があるときと規定すること
ができる。出力電圧が例えば4ボルトに低下した
場合、本発明によるブースタは動作しないように
設計される。この動作は出力電圧が安定状態にな
つた場合に、端子Aがもしそうでなければ達する
であろう負の電圧と同じにはならないという事実
の結果である。この理由は、過負荷状態が二次巻
線26そして三次巻線18の電圧に影響を与える
であろうためである。このように端子Aの負の電
圧がより小さいことがトランジスタ36がオンし
ていても抵抗52に流れる電流をトランジスタ3
8をターンオンするのに不充分とする。 コンデンサ62と抵抗64との直流接続から成
る回路はトランジスタ36、そしてブースタ回路
を点弧するために設けられ、その間電源10は低
負荷レベルで通常の自走モードで動作する。即
ち、負荷が軽いときはブースタ回路は中断させる
時間がない。この抵抗−コンデンサ回路は、入力
期間中、トランジスタ36又はトランジスタ38
がオンになるような場合の結果としてパワートラ
ンジスタ12の波形に現われるジツタを単に避け
るように作動する。 本発明によるブースタ回路を使用するフライバ
ツク電源から得られる全電力は第3d図に示され
るように増大する。図示するように、重負荷が電
源にかかるときはブースタ回路はパワートランジ
スタ12をターンオンさせ、全エネルギがパワー
トランスT1から放電される前に、結合電流を一
次巻線14に流れるのを開始させるように作動す
る。この結果、トランスT1を介して単位時間当
り送られるエネルギ量が、ブースタ回路のクロツ
ク動作が生じなかつた場合よりも大きくなる。第
3d図に示すように、ブースタ回路の動作の結果
として、高負荷でのパワートランジスタ12の入
力期間パルスの周波数は上昇し、各入力期間に一
次巻線14を介して送られる電流の量は大きくな
る。これは、一次巻線電流が零ではない点から最
大電流Ipnまで上昇するからで、この値は零から
上昇するよりも大きい。 本発明は各種変更が可能であり、前述した特別
の実施例や特別の構成に限定されるものではない
ことは当業者には明らかである。
る。 第2図は、本発明によるフライバツク電源ブー
スタ回路の回路図である。 第3a,3b,3c図は3つの異なつた自走負
荷状態のパワートランス一次巻線における電圧−
時間曲線を示す。 第3d図は、ブースタ回路が作動している状態
での第3c図に示す重負荷のときの一次巻線電流
を示す。 〔発明の開示〕 本発明は、広く言えば、自走フライバツク電源
のためのブースタ回路から成り、該回路は、電源
出力電圧がほぼ安定した状態の間は、重負荷のと
きに予想される自走間隔よりも短い最大フライバ
ツク間隔を達成する手段を有する。フライバツク
間隔のこのクロツクは全エネルギがパワートラン
スから送り出される前にパワートランジスタがオ
ンするのでクロツク・モード動作をもたらす。言
い換えれば、フライバツク期間が所定の最大値を
越えるとき、本発明によるブースタ回路が電源の
通常自走動作を停止させ、フライバツク期間を終
止してパワートランスの更充電サイクルを早く開
始させる。 ブースタ回路のこの動作の効果は、パワートラ
ンスの一次巻線を流れる電流を零よりも大きな最
小電流レベル(トランスに残つたエネルギ・レベ
ルによつて決まるレベル)から上昇を開始させ
る。その結果、トランスが完全に放電してしまう
場合よりも大きな電力量が所定の単位時間当りに
出力負荷に送られる。 〔実施例の説明〕 周知の自走フライバツク・スイツチング・レギ
ユレータの実施例が第1図に10として示され
る。正の電圧源Vinがパワートランジスタ12の
コレクタにパワートランスT1の一次巻線14を
介して接続される。パワートランジスタ12のエ
ミツタは接地される。 パワートランジスタ12のベースは抵抗16を
介して電源Vinに接続される。このベースは、ま
た、抵抗20及びコンデンサ22を介してパワー
トランスT1の三次巻線によつて駆動される。抵
抗16は、帰還を再生させるに充分なトランジス
タ12のコレクタ電流を流させる小さなベース電
流を供給することによつて電源10を始動させ
る。これによつてトランジスタ12が飽和する。
即ち、フイードバツク巻線として作用する巻線1
8によつてトランジスタ12がオンする。後述す
るように、トランジスタ12が一度オンすると三
次巻線18の端子Aで示す側の電圧が正となり、
そして正の状態を維持して、一次巻線14の電流
がある点に達する(この時点で、端子Aの電圧が
負となりトランジスタ12をオフする)迄トラン
ジスタ12をオンにしておく。ダイオード24
は、トランジスタ12がオフのときのフライバツ
ク期間中コンデンサ22を再充電するためのもの
である。パワートランスT1はまた、少なくとも
1つの二次巻線26を有する。パワートランジス
タがオフのとき二次巻線26に電流が流れ、従つ
て一次巻線14には電流が流れない。二次電流
は、トランスT1から放電されるエネルギが残つ
ており、トランジスタ12がオフのままである間
は、流れ続ける。この電流を整流して所望の出力
DC電圧を得る。 フライバツク電源10の出力電流回路には、通
常パワートランス二次巻線26と直列のダイオー
ド28と二次巻線26及びダイオード28と並列
のコンデンサ30と、が含まれる。動作におい
て、パワートランジスタ12がオンのとき、ダイ
オード28は二次巻線26によつて逆バイアスさ
れ、それによつて二次巻線に電流が流れるのを阻
止する。この時間中、コンデンサ30は出力DC
電圧レベルVLを維持し全出力電流を供給しなけ
ればならない。勿論、コンデンサ30は、トラン
ジスタ12が普通にオンである最高時間の間、電
圧低下量を最小に抑えながら前記電流を供給する
のに充分な大きさを必要とする。続いて、トラン
ジスタ12がオフになるとき、一次及び二次巻線
に誘導性電圧ステツプが生じ、これによつて二次
巻線26は反対極性にされダイオード28を順方
向にバイアスする。ここで一次巻線はオープンと
なつて、トランスT1のコアに蓄積されたエネル
ギは二次巻線から送り出されてコンデンサ30に
至る。これによつて、トランジスタ12がオンで
コンデンサ30が負荷電流を供給したときコンデ
ンサ30が失つた電荷が補給される。コンデンサ
30によつて出力されるDC出力電圧レベルはト
ランジスタ12のオン及びオフ時間と電源電圧
Vinの関数であり、また、一次及び二次巻線14
及び26の巻線の関数である。 第3a乃至第3c図は、フライバツク電源10
が自走モードで動作するときのパワートランスT
1の一次巻線14に流れる電流を示す図である。
これらの図は、スイツチング・トランジスタ12
の動作に必要となる負荷の上昇の影響を示す。電
流は縦方向に、そして時間が横方向にとつてあ
る。第3a図は軽負荷時の電源の動作を示し、第
3b図は重負荷時の、そして第3c図は更に重い
負荷の時の状態を示す。各場合においてパワート
ランジスタ12が導通しているとき、一次巻線1
4を流れる電流は巻線14のインダクタンスの関
数として一定の割合で増加する。より低い負荷の
ときは、最大電流Ipnには比較的速く達する。負
荷がより重くなると、最大電流Ipnに達する時間
が長くなる。 フライバツク電源に対する本発明のブースタ回
路が第2図に示される。この回路は第1図に示す
電源10に供通端子A及びBで接続される。第1
図に示すように、端子Bはパワートランジスタ1
2のベースに直接接続される。端子Aは前述の如
くパワートランスT1の三次巻線18の一方側に
接続される。その結果、端子Aは、電源が入力期
間にあつて電流が一次巻線14を電流れるか、フ
ライバツク期間にあつて電流が1又はそれ以上の
二次巻線26を流れるかによつて、電圧をシフト
する。好適実施例では、端子Aは前記電源10の
各入力期間中は正の電圧で、各フライバツク期間
中は負の電圧となる。 第2図に示すように、本発明のブースタ回路
は、2つのトランジスタ即ち検出トランジスタ3
6及び第2トランジスタ38を含むクロツク回路
である。以下に詳細に説明するように、電源10
のフライバツク期間が所定の最大時間長を越える
ときトランジスタ36がターンオンし、二次回路
が重負荷を駆動していることを示す。トランジス
タ36は、電源の二次回路が安定状態即ちシヨー
ト等の過負荷がないときに限りトランジスタ38
をターンオンする。トランジスタ38が一度オン
すると、ダイオード39を介して端子Bにパワー
トランジスタ12をオンさせるのに充分な振幅の
信号を送る。フライバツク期間はトランジスタ1
2がオンするとき自動的に終了する。電源10の
入力期間中三次巻線18が端子Aを正電位にし、
これがダイオード42及び抵抗44を介してコン
デンサ40に結合され、コンデンサ40を正電圧
に充電する。この電圧は端子Aの電圧及び入力期
間の継続時間の関数で、典型的には6〜10ボルト
である。 端子Aの正電圧は、また、コンデンサ46を抵
抗48を介して正電圧に充電させる。コンデンサ
46の最大電圧はダイオード50によつて決定さ
れ、ダイオード50が一度導通すると電圧は+
0.6ボルト程度になる。その結果、点51は、端
子Aが正電圧でなくなつたときの、フライバツク
期間の開始時に+0.6ボルトを維持する。これが
点51に接続されるトランジスタ36のエミツタ
をこの正電位に初期的にバイアスする。 フライバツク期間中、端子Aは三次巻線18の
電圧の範囲で負にあり、この電圧はトランスT1
の他の巻線の電圧の関数である。このことは後述
の如く明らかであり、端子Aのこの負電圧のレベ
ルがパワートランスT1の二次側の出力電圧を反
映するので、出力が安定していないとき過負荷に
よつて通常引起される状態は電源の出力に発生
し、出力供給電圧が低下し、これが端子Aの負電
圧の低下として反映される。 第2図のブースタ回路によるクロツク・モード
は、フライバツク期間が所定の最大値を超えると
き生じる。クロツク・モードが生じると、フライ
バツク期間は終了する。そのクロツク・モード
は、抵抗48及びコンデンサ46によるRC時定
数によつて決まる時間が経過すると、トランスT
1が蓄積された全エネルギを消費する前に、フラ
イバツク期間を終了させうる。 フライバツク期間が始まると、端子Aの電圧は
グランドに対して正から負に変わる。これによつ
て、点51の電圧は−0.6ボルトになる(トラン
ジスタ12が導通している入力期間の間コンデン
サ46が0.6ボルトに充電されていたことによ
る)。従つて、ダイオード50はフライバツク期
間の間逆バイアスされることになる。グランドか
らコンデンサ46及び抵抗48を通つて端子Aに
流れる電流によつて、点51の電圧はコンデンサ
46と抵抗48との時定数に従つて一層負とな
る。負荷が軽い場合には、その時定数によつて決
まる所定時間前にフライバツク期間が終了し、ト
ランジスタ36は導通せず、従つてブースタ回路
は作動しない。負荷が重くなつてフライバツク期
間が所定時間よりも長くなると、点51の電圧は
トランジスタ36のPN接合を導通させるのに充
分負となり、グランドから抵抗60を介してトラ
ンジスタ36にベース電流が流れ、トランジスタ
36が導通し、クロツク・モードとなる。 トランジスタ36が導通すると、コンデンサ4
0から抵抗52及び抵抗56に電流が流れる。こ
の電流は、トランジスタ36及び抵抗48を通つ
て流れるので、抵抗48の抵抗値の関数となる。
トランジスタ36の導通は、電源の負荷が所定の
レベルよりも重いことを意味する。このように、
この回路は電源10か重負荷を受けたことを検出
する手段を含む。 トランジスタ36がオンすると、コンデンサ4
0に蓄積された電荷によつて抵抗52に電流が流
れ、これが抵抗48に流れる電流に反映する。こ
の抵抗52の電流がこの抵抗での電圧降下を生
じ、これはトランジスタ38をターンオンするに
通常充分であつて、ダイオード39によつて端子
Bに出力パルスを供給する。このパルスは、また
コンデンサ40に保持された電荷によつて付勢さ
れる。 トランジスタ36が一度オンすると、フライバ
ツク期間が抵抗48とコンデンサ46によつて設
定された所定期間を越えたことを示し、これが通
常トランジスタ38をオンさせる。トランジスタ
38はパルスをダイオード39を介して端子Bに
結合し、更にパワートランジスタ12のベースに
供給する。このパルスはトランジスタ12をオン
させるに充分な振幅でフライバツク期間をより早
く終了させる。 トランジスタ38によつて発生される出力パル
スは三次巻線18が端子Aを再び正にするとき
(パワートランジスタ12が導通を開始するとき)
終了する。端子Aのこの正電圧がダイオード54
を介してトランジスタ38をターンオフさせる。
抵抗56,58,60は通常のバイアス抵抗でそ
の値は当業者には明らかである。 電源が過負荷状態のときは、端子Aの負電圧は
安定状態のときの負とは異なる。例えば、出力電
圧VLが通常5ボルトの場合、安定は4.5ボルトと
5.5ボルトの間に出力があるときと規定すること
ができる。出力電圧が例えば4ボルトに低下した
場合、本発明によるブースタは動作しないように
設計される。この動作は出力電圧が安定状態にな
つた場合に、端子Aがもしそうでなければ達する
であろう負の電圧と同じにはならないという事実
の結果である。この理由は、過負荷状態が二次巻
線26そして三次巻線18の電圧に影響を与える
であろうためである。このように端子Aの負の電
圧がより小さいことがトランジスタ36がオンし
ていても抵抗52に流れる電流をトランジスタ3
8をターンオンするのに不充分とする。 コンデンサ62と抵抗64との直流接続から成
る回路はトランジスタ36、そしてブースタ回路
を点弧するために設けられ、その間電源10は低
負荷レベルで通常の自走モードで動作する。即
ち、負荷が軽いときはブースタ回路は中断させる
時間がない。この抵抗−コンデンサ回路は、入力
期間中、トランジスタ36又はトランジスタ38
がオンになるような場合の結果としてパワートラ
ンジスタ12の波形に現われるジツタを単に避け
るように作動する。 本発明によるブースタ回路を使用するフライバ
ツク電源から得られる全電力は第3d図に示され
るように増大する。図示するように、重負荷が電
源にかかるときはブースタ回路はパワートランジ
スタ12をターンオンさせ、全エネルギがパワー
トランスT1から放電される前に、結合電流を一
次巻線14に流れるのを開始させるように作動す
る。この結果、トランスT1を介して単位時間当
り送られるエネルギ量が、ブースタ回路のクロツ
ク動作が生じなかつた場合よりも大きくなる。第
3d図に示すように、ブースタ回路の動作の結果
として、高負荷でのパワートランジスタ12の入
力期間パルスの周波数は上昇し、各入力期間に一
次巻線14を介して送られる電流の量は大きくな
る。これは、一次巻線電流が零ではない点から最
大電流Ipnまで上昇するからで、この値は零から
上昇するよりも大きい。 本発明は各種変更が可能であり、前述した特別
の実施例や特別の構成に限定されるものではない
ことは当業者には明らかである。
Claims (1)
- 【特許請求の範囲】 1 直流入力電圧源(Vin)に接続される一次巻
線14、及び負荷が接続される二次回路28,3
0に電力を供給する二次巻線26を含むパワート
ランスT1と、自走モードで前記一次巻線への電
流を制御する制御回路12,18,20,22,
24と、を有し、前記自走モードは、前記一次巻
線に電流が流れパワートランスにエネルギを蓄積
させる入力期間とその後に交互に続くフライバツ
ク期間とからなり、前記フライバツク期間では前
記一次巻線には電流が流れず、前記二次巻線から
前記二次回路に電流が流れ、前記制御回路は前記
二次回路に接続される負荷の増加に従つてフライ
バツク期間の長さが増加するように構成されるフ
ライバツク電源であつて、 前記二次回路に接続される負荷が大きいとき前
記制御回路をクロツク・モードで制御して電力出
力を増加させるブースタ回路18,36〜64を
設け、該ブースタ回路は、前記パワートランスに
蓄積された全エネルギが放出される前に前記フラ
イバツク期間の長さが所定の最大期間を超えたと
き、前記制御回路をして前記一次巻線に電流を流
させるような信号を発生するよう構成されること
を特徴とする、フライバツク電源。 2 前記制御回路12,18,20,22,24
が前記一次巻線14と直列にスイツチ手段12を
含み、該スイツチ手段は前記一次巻線に電流を流
す導通状態と、前記一次巻線に電流が流れるのを
阻止する不導通状態と、の間で切換えられ、フラ
イバツク期間の長さが所定の最大値を超えたとき
前記信号が前記スイツチ手段を導通させる、特許
請求の範囲第1項記載のフライバツク電源。 3 前記ブースタ回路18,36〜64が直列に
接続された抵抗48及びコンデンサ46と、電源
の各入力期間の間に前記コンデンサを所定電圧レ
ベルに充電する手段と、各フライバツク期間の間
に前記コンデンサを放電させる手段と、前記コン
デンサが前記所定電圧レベルの所定の割合に迄放
電したとき導通状態となる検出トランジスタ36
と、を有し、前記スイツチ手段12が前記検出ト
ランジスタの導通に応答して導通状態となる、特
許請求の範囲第2項記載のフライバツク電源。 4 前記二次巻線の電圧がフライバツク期間の間
所定値以下に下がつたとき、前記信号の発生を禁
止する禁止手段を有する、特許請求の範囲第1項
乃至第3項のいずれかに記載のフライバツク電
源。 5 前記禁止手段が、第2トランジスタ38と、
前記フライバツク電源の各入力期間の間に出力電
圧レベルを表わすレベルに充電されるように配置
された第2のコンデンサ40と、前記検出トラン
ジスタが導通状態のとき前記各トランジスタを通
して前記第2コンデンサを放電させる手段と、を
含み、前記第2コンデンサが所定の最小値を超え
る電圧に充電されている場合にのみ、前記第2ト
ランジスタが導通し前記スイツチ手段を導通させ
る、特許請求の範囲第3項を引用する第4項に記
載のフライバツク電源。 6 直流入力電圧源(Vin)に接続される一次巻
線14、及び負荷が接続される二次回路28,3
0に電力を供給する少なくとも一つの二次巻線2
6を含むパワートランスT1と、自走モードで前
記一次巻線への電流を制御する制御回路12,1
8,20,22,24と、を有し、前記自走モー
ドは、前記一次巻線に電流が流れパワートランス
にエネルギを蓄積させる入力期間とその後に交互
に続くフライバツク期間とからなり、前記フライ
バツク期間では前記一次巻線には電流が流れず、
前記二次巻線から前記二次回路に電流が流れ、前
記制御回路は前記二次回路に接続される負荷の増
加に従つてフライバツク期間の長さが増加するよ
うに構成されるフライバツク電源に、自走モード
とクロツク・モードとを生じさせる方法であつ
て、 所定のフライバツク期間を選定し、 フライバツク期間の長さがその選定された期間
を超えたとき、前記制御回路を作動させて、前記
一次巻線に電流を流し、前記パワートランスに蓄
積された全エネルギが放出される前にフライバツ
ク期間を終了させる、 ステツプを含む方法。 7 前記二次巻線26の電圧がフライバツク期間
の間に所定の値より下がつたとき、前記制御回路
の作動を禁止するステツプを含む、特許請求の範
囲第6項記載の方法。 〔技術分野〕 本発明は一般的にはフライバツク型直流電源に
関し更に詳細には自走モード及びクロツク・モー
ドのどちらも作動し得るフライバツク型電源に関
する。 〔背景技術〕 フライバツク電源は、一般的に簡単で構成部品
の数が少ないこと、また、単一電源から安定した
多数の出力を得ることができること、更に変換効
率が高いことから、他のスイツチング・レギユレ
ータよりも低電力レベルにおいて有利である。フ
ライバツク電源は、周期的にエネルギを磁界(一
般的にはパワー・トランス)に蓄積し、そして次
にその蓄積したエネルギを負荷に送り出すように
作動するスイツチング・レギユレータである。通
常、第1の直流電位(又は電圧)がパワー・トラ
ンスによつて1又はそれ以上の第2の直流出力電
圧に変換される。1サイクルの間に蓄積されそし
て送り出されるエネルギの量を変化させることに
よつて電力出力を制御し調整することができる。
パワートランスの一次巻線に直流に接続される高
電力スイツチング・トランジスタがこのスイツチ
ング作用を行う。即ち、このトランジスタのオン
時間とオフ時間がパワートランスを越えて結合さ
れるエネルギ量を制御する。パワートランジスタ
がオンのときパワートランスの一次巻線を電流が
流れ、エネルギがトランスに蓄積される。パワー
トランジスタがオフのとき、パワートランスの1
又はそれ以上の二次巻線に電流を流す手段によつ
て、蓄積されたエネルギが二次回路に転送され
る。この後者の期間を通常電源のフライバツク期
間(間隔)という。ここで注意すべきことは、パ
ワートランスに流れる一次電流は二次電流と同時
には流れないということである。 パワートランジスタのオン及びオフ時間を制御
して電力供給を調節するため、負帰還回路が設け
られる。この回路がパワートランジスタのタイミ
ングを、例えば電源の出力電圧と基準電圧との差
の関数として制御する。一般に、パワートランジ
スタは少なくとも20KHzのスイツチング・スピー
ドに設計され、電源切換えが聴えるのを防止す
る。 フライバツク電源の動作には一般に2つのモー
ドがある。1つのパワーは、パワートランスのエ
ネルギが次のサイクルが開始する前に負荷出力に
全体的に結合される。他のモードでは、パワート
ランスに再充電が開始される、即ち、パワートラ
ンスのエネルギが完全に放電してしまう前、そし
て通常のフライバツク間隔が終了してしまう前
に、パワートランスの一次巻線に電流が流され
る。通常、前者のモードは自走(free−running)
モード、そして後者はクロツク・モードと呼ばれ
る。 自走モードにおいて、パワートランジスタのス
イツチング周波数は負荷に供給する電力の関数と
して変化する。無負荷の場合、トランジスタは最
小時間の間オンし、最大定格負荷のときはパワー
トランスのエネルギ飽和点以下に決められる最大
安全時間の間にオンする。このタイミングは、ト
ランスに電圧が加えられるに従つてその一次巻線
にコンスタントに増加するランプ(ramp)電流
が流れることに基いている。軽負荷の場合には、
安定した出力電圧を維持するためにトランスに入
力される必要のあるエネルギはより少なく、この
レベルにはより速く到達してトランジスタを直ぐ
オフさせる。従つて、トランジスタのオフ時間が
オン時間に等しいか又は少なくともオン時間の一
定の割合であるときはトランジスタのスイツチン
グ周波数は重負荷のときよりも無負荷の方が高く
なる。 一般に、クロツク・モードではパワートランジ
スタは、電源出力が極度の重負荷例えばシヨート
した場合でも、一定周波数で駆動される点でクロ
ツク・モードと自走モードとでは明らかに区別さ
れる。従つて、クロツク・モードで動作するフラ
イバツク電源では出力の過負荷に対する何らかの
保護が必要となる。クロツク・モードの1つの利
点は、自走フライバツク電源に比較して発生し得
る出力電力が大きいということである。しかし、
過負荷保護の点でのクロツク・モードの欠点のた
め、殆んどのフライバツク・トランスは自走モー
ドで作動している。 従来のフライバツク電源の欠点は、回路の必要
状態に応じて、自走モードとクロツク・モードの
どちらでも作動することができる機能がないこと
である。従つて、各モードに固有の作動上の利点
を利用すること、特に、重負荷のときクロツク・
モードでより大きい電力をトランスを介して送
り、過負荷又はシヨートのときはその損傷から電
源を保護することが必要となる。 〔発明の目的〕 本発明の目的は、従つて、重負荷では通常の自
走フライバツク電源として作動して電力出力能力
を増大させ、電源の二次側に過負荷又はシヨート
が生じたときは電力出力を増加させない手段を提
供することである。 本発明の他の目的は、単一のフライバツク電源
で、自走モードとクロツク・モードの両方の夫々
固有の利点を結合する手段を提供することであ
る。 本発明の更に他の目的は、電源からの電圧出力
が調整されている限りにおいて、クロツク・モー
ド・フライバツク電源の出力をより大きくするこ
とを可能にすることである。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/217,675 US4326244A (en) | 1980-12-18 | 1980-12-18 | Flyback power supply booster circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57502039A JPS57502039A (ja) | 1982-11-11 |
JPH0147117B2 true JPH0147117B2 (ja) | 1989-10-12 |
Family
ID=22812036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57500126A Expired JPH0147117B2 (ja) | 1980-12-18 | 1981-11-27 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4326244A (ja) |
EP (1) | EP0067174B1 (ja) |
JP (1) | JPH0147117B2 (ja) |
AT (1) | ATE32814T1 (ja) |
DE (1) | DE3176677D1 (ja) |
WO (1) | WO1982002121A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4559592A (en) * | 1984-05-31 | 1985-12-17 | Pitney Bowes Inc. | Electronic postage meter having a switching power supply employing integrated circuit timer |
US4688158A (en) * | 1985-11-19 | 1987-08-18 | Motorola, Inc. | Flyback power supply |
CA1283166C (en) * | 1985-11-19 | 1991-04-16 | Gregory Alan Peterson | Flyback power supply |
US4704671A (en) * | 1986-09-02 | 1987-11-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Switching type voltage regulator with noncontinuous feedback |
US4812959A (en) * | 1987-05-20 | 1989-03-14 | International Business Machines Corp. | Synchronization circuit for a blocking oscillator |
US5506764A (en) * | 1994-01-31 | 1996-04-09 | Astec International, Ltd. | Electrical power converter with step-gapped transformer |
TWI580162B (zh) * | 2015-05-25 | 2017-04-21 | 立錡科技股份有限公司 | 電源轉換器及其控制電路與待機節能方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3302130A (en) * | 1964-07-29 | 1967-01-31 | Kiekhaefer Corp | Blocking oscillator power converter utilizing a control of a transformer reflected voltage indicative of the load |
US3421069A (en) * | 1966-08-04 | 1969-01-07 | Brunswick Corp | Regulated power supply including a blocking oscillator and trigger means to turn off the oscillator |
US3523235A (en) * | 1968-03-01 | 1970-08-04 | Technipower Inc | Self-oscillating switching type power supply |
US3562668A (en) * | 1968-07-18 | 1971-02-09 | Gulf & Western Industries | Variable load controlled blocking oscillator power converter |
FR2458967A1 (fr) * | 1979-06-13 | 1981-01-02 | Thomson Brandt | Dispositif d'alimentation a decoupage regule contre les variations de tension d'entree et de puissance de sortie, notamment pour recepteur de television |
-
1980
- 1980-12-18 US US06/217,675 patent/US4326244A/en not_active Expired - Fee Related
-
1981
- 1981-11-27 JP JP57500126A patent/JPH0147117B2/ja not_active Expired
- 1981-11-27 AT AT81903201T patent/ATE32814T1/de not_active IP Right Cessation
- 1981-11-27 WO PCT/US1981/001568 patent/WO1982002121A1/en active IP Right Grant
- 1981-11-27 DE DE8181903201T patent/DE3176677D1/de not_active Expired
- 1981-11-27 EP EP81903201A patent/EP0067174B1/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
ATE32814T1 (de) | 1988-03-15 |
EP0067174A4 (en) | 1984-07-06 |
EP0067174B1 (en) | 1988-03-02 |
JPS57502039A (ja) | 1982-11-11 |
DE3176677D1 (en) | 1988-04-07 |
US4326244A (en) | 1982-04-20 |
WO1982002121A1 (en) | 1982-06-24 |
EP0067174A1 (en) | 1982-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4323961A (en) | Free-running flyback DC power supply | |
TWI434500B (zh) | 具有輸出重置於功率轉換器之用於實現不調整的休眠模式之方法與裝置 | |
US6057675A (en) | DC/DC converter | |
US8008898B2 (en) | Switching regulator with boosted auxiliary winding supply | |
US6980441B2 (en) | Circuit and method for controlling a synchronous rectifier in a power converter | |
US4887199A (en) | Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies | |
JP3494223B2 (ja) | Dc−dcコンバ−タ | |
US4524412A (en) | Peak current controlled converter with additional current threshold control level to limit current tailout during overload conditions | |
US4623960A (en) | Bias power source energized by tertiary winding including hysteresis characteristic for disabling the power switch when a minimum base drive signal can no longer be maintained | |
US5963438A (en) | Bi-directional magnetic isolator | |
CN107872155B (zh) | 用于直流-直流转换器的以pfm模式的扩频的实施 | |
JPH0655031B2 (ja) | フライバックスイッチングレギュレ−タ電源 | |
US4713740A (en) | Switch-mode power supply | |
USRE34462E (en) | Start circuit for generation of pulse width modulated switching pulses for switch mode power supplies | |
US4344121A (en) | Clocked logic power supply | |
JPH0147117B2 (ja) | ||
US6757183B2 (en) | Method for starting up a switched-mode power supply, and switched-mode power supply having a starting circuit | |
US5036450A (en) | Spike limiting circuit | |
US7613017B1 (en) | Gated pulse power converter systems and methods | |
KR0182604B1 (ko) | 스위치 모드 전원 회로 | |
WO2003043166A1 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
US4744020A (en) | Switching mode power supply | |
JPH0549255A (ja) | スイツチング電源における負荷調整装置および方法 | |
JPH08162914A (ja) | コンバータ | |
JP2004194452A (ja) | Dc−dcコンバータ |