JPH07202069A - 電子部品搭載装置及びその製造方法 - Google Patents
電子部品搭載装置及びその製造方法Info
- Publication number
- JPH07202069A JPH07202069A JP5354309A JP35430993A JPH07202069A JP H07202069 A JPH07202069 A JP H07202069A JP 5354309 A JP5354309 A JP 5354309A JP 35430993 A JP35430993 A JP 35430993A JP H07202069 A JPH07202069 A JP H07202069A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- lead frame
- hole
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体チップ搭載装置の導体配線先端のピッチ
を細かくする。 【構成】第１層配線基板１０は、中央に半導体チップ搭
載用の開口部１１を設けており、外周近傍にスルーホー
ル１２を設けている。第２層配線基板２０は、中央に開
口部１１より大きな開口部２１を設けており、外周近傍
にスルーホール２２を設けている。第１層配線基板上に
接着剤層１４を介して第２層配線基板を積層させる。積
層基板Ｔには、半導体チップを収容する段差のある開口
部Ｈが設けられる。そのため、半導体チップとのワイヤ
ボンディング接続用の端子を２段で用いることができ、
端子密度を実質的に２倍程度にすることができる。第２
層配線基板の表面の外周近傍に接着剤シート２４を設
け、インナーリード３１ａの先端をスルーホール２２の
上部に配置した状態で接着させ、スルーホールを上昇し
たはんだによりスルーホール２２に接合させる。
を細かくする。 【構成】第１層配線基板１０は、中央に半導体チップ搭
載用の開口部１１を設けており、外周近傍にスルーホー
ル１２を設けている。第２層配線基板２０は、中央に開
口部１１より大きな開口部２１を設けており、外周近傍
にスルーホール２２を設けている。第１層配線基板上に
接着剤層１４を介して第２層配線基板を積層させる。積
層基板Ｔには、半導体チップを収容する段差のある開口
部Ｈが設けられる。そのため、半導体チップとのワイヤ
ボンディング接続用の端子を２段で用いることができ、
端子密度を実質的に２倍程度にすることができる。第２
層配線基板の表面の外周近傍に接着剤シート２４を設
け、インナーリード３１ａの先端をスルーホール２２の
上部に配置した状態で接着させ、スルーホールを上昇し
たはんだによりスルーホール２２に接合させる。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品搭載装置に係
り、特に所謂リードフレームを使用して製造されると共
に配線基板に配設された導体配線の電子部品の端子との
接続用ボンディング端子のピッチの細かい電子部品搭載
装置に関する。
り、特に所謂リードフレームを使用して製造されると共
に配線基板に配設された導体配線の電子部品の端子との
接続用ボンディング端子のピッチの細かい電子部品搭載
装置に関する。
【０００２】
【従来の技術】従来、この種の電子部品搭載装置は、配
線基板の導体配線のピッチを細かくすることにより、電
子部品の端子との接続用ボンディング端子のピッチを細
かくしていた。そして、かかる電子部品搭載装置のボン
ディング端子のピッチの限界は、ボンディングワイヤー
のつぶれ幅を考えると１８０μｍ程度であった。
線基板の導体配線のピッチを細かくすることにより、電
子部品の端子との接続用ボンディング端子のピッチを細
かくしていた。そして、かかる電子部品搭載装置のボン
ディング端子のピッチの限界は、ボンディングワイヤー
のつぶれ幅を考えると１８０μｍ程度であった。
【０００３】
【発明が解決しようとする課題】しかるに、電子部品搭
載装置の高密度実装の要請は大であり、ボンディング端
子のピッチも１００μｍ以下という非常なファインピッ
チが要求されている。かかる特性を得るためには、例え
ばピングリッドアレイパッケージ用基板について、特公
平２ー５０１４号公報に示されている方法を用いること
もできる。同公報によれば、各々の半導体素子収容開口
部の面積の大きさの異なる複数の配線基板を、面積の大
きい順に重ね合わせ、かつ上下側に開口部を設けない基
板を貼り合わせていた。そして、この積層された基板に
穴明け、銅めっき等の複数の処理加えた後に、表面側の
基板に蓋取り加工を行っていた。このようにして、半導
体素子収容部の周壁に段を設け、ワイヤーボンディング
の配線側のボンディング位置を複数段に分散させること
により実効的にボンディング端子のファインピッチ化を
図っている。しかし、上記方法によれば、積層基板の製
造工程が長くなると共に製造工程において基板に加わる
応力に耐えるために基板の厚みを厚くしなければならな
い等の問題がある。本発明は、上記した問題を解決しよ
うとするもので、簡易な構造でかつ導体配線のピッチを
実効的に非常に細かくした電子部品搭載装置を提供する
ことを目的とする。
載装置の高密度実装の要請は大であり、ボンディング端
子のピッチも１００μｍ以下という非常なファインピッ
チが要求されている。かかる特性を得るためには、例え
ばピングリッドアレイパッケージ用基板について、特公
平２ー５０１４号公報に示されている方法を用いること
もできる。同公報によれば、各々の半導体素子収容開口
部の面積の大きさの異なる複数の配線基板を、面積の大
きい順に重ね合わせ、かつ上下側に開口部を設けない基
板を貼り合わせていた。そして、この積層された基板に
穴明け、銅めっき等の複数の処理加えた後に、表面側の
基板に蓋取り加工を行っていた。このようにして、半導
体素子収容部の周壁に段を設け、ワイヤーボンディング
の配線側のボンディング位置を複数段に分散させること
により実効的にボンディング端子のファインピッチ化を
図っている。しかし、上記方法によれば、積層基板の製
造工程が長くなると共に製造工程において基板に加わる
応力に耐えるために基板の厚みを厚くしなければならな
い等の問題がある。本発明は、上記した問題を解決しよ
うとするもので、簡易な構造でかつ導体配線のピッチを
実効的に非常に細かくした電子部品搭載装置を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、上記請求項１に係る発明の構成上の特徴は、互いに
外周の内側近傍の同一位置に複数のスルーホールを有
し、かつ互いに大きさの異なる開口部を設けた複数の配
線基板を、同開口部の大きさの順序で接着剤層を介して
積層させて段差のある電子部品収容開口部を構成した積
層基板と、積層基板の開口部の大きい側の表面に、その
外周の内側近傍に設けた接着剤層を介して少なくとも一
部がスルーホール上に配置された状態で接着固定される
と共に、はんだを介してスルーホールに接合固定された
リードフレームと、積層基板の裏面側に電子部品収容開
口部を覆って接着剤層を介して接着固定された電子部品
接着基板とを設けたことにある。
に、上記請求項１に係る発明の構成上の特徴は、互いに
外周の内側近傍の同一位置に複数のスルーホールを有
し、かつ互いに大きさの異なる開口部を設けた複数の配
線基板を、同開口部の大きさの順序で接着剤層を介して
積層させて段差のある電子部品収容開口部を構成した積
層基板と、積層基板の開口部の大きい側の表面に、その
外周の内側近傍に設けた接着剤層を介して少なくとも一
部がスルーホール上に配置された状態で接着固定される
と共に、はんだを介してスルーホールに接合固定された
リードフレームと、積層基板の裏面側に電子部品収容開
口部を覆って接着剤層を介して接着固定された電子部品
接着基板とを設けたことにある。
【０００５】また、上記請求項２に係る発明の構成上の
特徴は、互いに外周の近傍の同一位置に複数のスルーホ
ールを有し、かつ互いに大きさの異なる開口部を設けた
複数の配線基板を、同開口部の大きさの順序で接着剤層
を介して積層させて段差のある電子部品収容開口部を構
成する配線基板積層工程と、積層基板の開口部の大きい
側の表面に、その外周の内側近傍に設けた接着剤層を介
して少なくとも一部がスルーホール上に配置された状態
でリードフレームを接着固定させるリードフレーム接着
工程と、リードフレームの接着された積層基板の裏面側
からスルーホールを通してはんだを上昇させ、リードフ
レームとの間にはんだ接合を形成するはんだ接合形成工
程と、積層基板の裏面側に電子部品収容開口部を覆って
接着剤層を介して電子部品接着基板を接着させる電子部
品接着基板接着工程とを設けたことにある。
特徴は、互いに外周の近傍の同一位置に複数のスルーホ
ールを有し、かつ互いに大きさの異なる開口部を設けた
複数の配線基板を、同開口部の大きさの順序で接着剤層
を介して積層させて段差のある電子部品収容開口部を構
成する配線基板積層工程と、積層基板の開口部の大きい
側の表面に、その外周の内側近傍に設けた接着剤層を介
して少なくとも一部がスルーホール上に配置された状態
でリードフレームを接着固定させるリードフレーム接着
工程と、リードフレームの接着された積層基板の裏面側
からスルーホールを通してはんだを上昇させ、リードフ
レームとの間にはんだ接合を形成するはんだ接合形成工
程と、積層基板の裏面側に電子部品収容開口部を覆って
接着剤層を介して電子部品接着基板を接着させる電子部
品接着基板接着工程とを設けたことにある。
【０００６】また、上記請求項３に係る発明の構成上の
特徴は、外周の近傍位置に複数のスルーホールを有し電
子部品搭載部を設けた配線基板と、配線基板上に積層さ
れた配線基板と同一位置にスルーホールを有し電子部品
搭載部に開口部を設けた少なくとも一枚の穴明された配
線基板とにより構成した積層基板と、積層基板の穴明さ
れた配線基板の表面に、その外周の内側近傍に設けた接
着剤層を介して少なくとも一部がスルーホール上に配置
された状態で接着固定されると共に、はんだを介してス
ルーホールに接合固定されたリードフレームとを設けた
ことにある。
特徴は、外周の近傍位置に複数のスルーホールを有し電
子部品搭載部を設けた配線基板と、配線基板上に積層さ
れた配線基板と同一位置にスルーホールを有し電子部品
搭載部に開口部を設けた少なくとも一枚の穴明された配
線基板とにより構成した積層基板と、積層基板の穴明さ
れた配線基板の表面に、その外周の内側近傍に設けた接
着剤層を介して少なくとも一部がスルーホール上に配置
された状態で接着固定されると共に、はんだを介してス
ルーホールに接合固定されたリードフレームとを設けた
ことにある。
【０００７】また、上記請求項４に係る発明の構成上の
特徴は、外周の近傍位置に複数のスルーホールを有し電
子部品搭載部を設けた配線基板に、配線基板と同一位置
にスルーホールを有し電子部品搭載部に開口部を設けた
穴明された配線基板を少なくとも１枚積層させる配線基
板積層工程と、穴明された配線基板の表面に、その外周
の近傍に設けた接着剤層を介して少なくとも一部がスル
ーホール上に配置された状態でリードフレームを接着固
定させるリードフレーム接着工程と、リードフレームの
接着された積層基板の裏面側からスルーホールを通して
はんだを上昇させ、リードフレームとの間にはんだ接合
を形成するはんだ接合形成工程とを設けたことにある。
特徴は、外周の近傍位置に複数のスルーホールを有し電
子部品搭載部を設けた配線基板に、配線基板と同一位置
にスルーホールを有し電子部品搭載部に開口部を設けた
穴明された配線基板を少なくとも１枚積層させる配線基
板積層工程と、穴明された配線基板の表面に、その外周
の近傍に設けた接着剤層を介して少なくとも一部がスル
ーホール上に配置された状態でリードフレームを接着固
定させるリードフレーム接着工程と、リードフレームの
接着された積層基板の裏面側からスルーホールを通して
はんだを上昇させ、リードフレームとの間にはんだ接合
を形成するはんだ接合形成工程とを設けたことにある。
【０００８】
【発明の作用・効果】上記のように構成した請求項１に
係る発明においては、互いに大きさの異なる開口部を設
けた複数の配線基板を、開口部の大きさの順序で接着剤
層を介して積層させたことにより、周壁に段差のある電
子部品収容開口部が設けられるので、電子部品とのワイ
ヤーボンディングの接続位置を複数段に分散して設ける
ことが出来る。その結果、電子部品搭載装置のワイヤー
ボンディング接続端子のピッチを実効的に従来の２倍程
度にすることができる。
係る発明においては、互いに大きさの異なる開口部を設
けた複数の配線基板を、開口部の大きさの順序で接着剤
層を介して積層させたことにより、周壁に段差のある電
子部品収容開口部が設けられるので、電子部品とのワイ
ヤーボンディングの接続位置を複数段に分散して設ける
ことが出来る。その結果、電子部品搭載装置のワイヤー
ボンディング接続端子のピッチを実効的に従来の２倍程
度にすることができる。
【０００９】上記のように構成した請求項２に係る発明
においては、複数の配線基板を、スルーホールを揃えか
つ開口部の大きさの順序で接着剤層を介して積層させ、
さらに積層基板の開口部の大きい側の表面に、その外周
の内側近傍に設けた接着剤層を介して少なくとも一部が
スルーホール上に配置された状態でリードフレームを接
着固定させている。そして、揃えられたスルーホール内
にはんだを進入させて、リードフレームとスルーホール
間にはんだ接合を設けることにより、積層基板とリード
フレームとの接続を容易に形成することが出来る。その
結果、積層型の電子部品搭載装置の製造工程を、従来の
方法に比べて短くすることができるので、電子部品搭載
装置の価格を低減させることができる。また、請求項２
に係る発明によれば、段差のある電子部品収容開口部を
設けたことにより、上記請求項１に係る発明と同様に、
電子部品搭載装置のワイヤーボンディング接続端子のピ
ッチを実効的に従来の２倍程度にすることができる。さ
らに、請求項２に係る発明によれば、良品の配線基板を
選んで貼り合わせることができるので、従来品にくらべ
て製造歩留りを高めることができると共に信頼性も非常
に高めることができる。
においては、複数の配線基板を、スルーホールを揃えか
つ開口部の大きさの順序で接着剤層を介して積層させ、
さらに積層基板の開口部の大きい側の表面に、その外周
の内側近傍に設けた接着剤層を介して少なくとも一部が
スルーホール上に配置された状態でリードフレームを接
着固定させている。そして、揃えられたスルーホール内
にはんだを進入させて、リードフレームとスルーホール
間にはんだ接合を設けることにより、積層基板とリード
フレームとの接続を容易に形成することが出来る。その
結果、積層型の電子部品搭載装置の製造工程を、従来の
方法に比べて短くすることができるので、電子部品搭載
装置の価格を低減させることができる。また、請求項２
に係る発明によれば、段差のある電子部品収容開口部を
設けたことにより、上記請求項１に係る発明と同様に、
電子部品搭載装置のワイヤーボンディング接続端子のピ
ッチを実効的に従来の２倍程度にすることができる。さ
らに、請求項２に係る発明によれば、良品の配線基板を
選んで貼り合わせることができるので、従来品にくらべ
て製造歩留りを高めることができると共に信頼性も非常
に高めることができる。
【００１０】また、上記のように構成した請求項３に係
る発明においては、配線基板に穴明された配線基板を積
層させたことにより、電子部品搭載部に設けた電子部品
とのワイヤーボンディングの接続位置を配線基板と穴明
された配線基板の複数段に分散して設けることが出来
る。その結果、電子部品搭載装置のワイヤーボンディン
グ接続端子のピッチを実効的に従来の２倍程度にするこ
とができる。
る発明においては、配線基板に穴明された配線基板を積
層させたことにより、電子部品搭載部に設けた電子部品
とのワイヤーボンディングの接続位置を配線基板と穴明
された配線基板の複数段に分散して設けることが出来
る。その結果、電子部品搭載装置のワイヤーボンディン
グ接続端子のピッチを実効的に従来の２倍程度にするこ
とができる。
【００１１】また、上記のように構成した請求項４に係
る発明においては、配線基板上に穴明された配線基板
を、スルーホールを揃えて積層させ、さらに穴明された
配線基板の表面に、その外周の内側近傍に設けた接着剤
層を介して少なくとも一部がスルーホール上に配置され
た状態でリードフレームを接着固定させている。そし
て、揃えられたスルーホール内にはんだを進入させて、
リードフレームとスルーホール間にはんだ接合を設ける
ことにより、積層基板とリードフレームとの接続を容易
に形成することが出来る。その結果、積層型の電子部品
搭載装置の製造工程を、従来の方法に比べて短くするこ
とができるので、電子部品搭載装置の価格を低減させる
ことができる。また、請求項４に係る発明によれば、電
子部品搭載部に設けた電子部品とのワイヤーボンディン
グの接続位置を配線基板と穴明された配線基板の複数段
に分散して設けたことにより、上記請求項３に係る発明
と同様に、電子部品搭載装置のワイヤーボンディング接
続端子のピッチを実効的に従来の２倍程度にすることが
できる。さらに、請求項４に係る発明によれば、良品の
配線基板を選んで貼り合わせることができるので、従来
品にくらべて製造歩留りを高めることができると共に信
頼性も非常に高めることができる。
る発明においては、配線基板上に穴明された配線基板
を、スルーホールを揃えて積層させ、さらに穴明された
配線基板の表面に、その外周の内側近傍に設けた接着剤
層を介して少なくとも一部がスルーホール上に配置され
た状態でリードフレームを接着固定させている。そし
て、揃えられたスルーホール内にはんだを進入させて、
リードフレームとスルーホール間にはんだ接合を設ける
ことにより、積層基板とリードフレームとの接続を容易
に形成することが出来る。その結果、積層型の電子部品
搭載装置の製造工程を、従来の方法に比べて短くするこ
とができるので、電子部品搭載装置の価格を低減させる
ことができる。また、請求項４に係る発明によれば、電
子部品搭載部に設けた電子部品とのワイヤーボンディン
グの接続位置を配線基板と穴明された配線基板の複数段
に分散して設けたことにより、上記請求項３に係る発明
と同様に、電子部品搭載装置のワイヤーボンディング接
続端子のピッチを実効的に従来の２倍程度にすることが
できる。さらに、請求項４に係る発明によれば、良品の
配線基板を選んで貼り合わせることができるので、従来
品にくらべて製造歩留りを高めることができると共に信
頼性も非常に高めることができる。
【００１２】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、第１実施例に係る半導体チップ搭載装置の
一部を斜視図により示したものであり、また、図２は組
付け工程における半導体チップ搭載装置の断面を模式的
に示したものである。この半導体チップ搭載装置は、第
１層配線基板１０と第２層配線基板２０とリードフレー
ム３０と導体板４０とを備えている。
る。図１は、第１実施例に係る半導体チップ搭載装置の
一部を斜視図により示したものであり、また、図２は組
付け工程における半導体チップ搭載装置の断面を模式的
に示したものである。この半導体チップ搭載装置は、第
１層配線基板１０と第２層配線基板２０とリードフレー
ム３０と導体板４０とを備えている。
【００１３】第１層配線基板１０は、正方形で０．１ｍ
ｍ厚の銅張り多層ガラス／トリアジン基板であり、中央
に半導体チップ搭載用の開口部１１を設けると共に周縁
部に基板面を貫通した０．３ｍｍφの複数のスルーホー
ル１２を設けている。スルーホール１２の内壁には銅め
っき後にニッケルめっき及び金めっきが施されて導電層
が形成されている。そして、第１層配線基板１０の表面
側は、基板１０表面の銅層をフォトエッチングすること
により開口部１１近傍から４方に向けて各３８本づつ合
計１５２本の導体配線１３が形成されており、各導体配
線１３の外端部の一部はスルーホール１２に導通してい
る。また、導体配線１３の内端部にはワイヤーボンディ
ング用の金めっき１３ａが形成され、そのボンディング
端子は、０．１６ｍｍピッチである。
ｍ厚の銅張り多層ガラス／トリアジン基板であり、中央
に半導体チップ搭載用の開口部１１を設けると共に周縁
部に基板面を貫通した０．３ｍｍφの複数のスルーホー
ル１２を設けている。スルーホール１２の内壁には銅め
っき後にニッケルめっき及び金めっきが施されて導電層
が形成されている。そして、第１層配線基板１０の表面
側は、基板１０表面の銅層をフォトエッチングすること
により開口部１１近傍から４方に向けて各３８本づつ合
計１５２本の導体配線１３が形成されており、各導体配
線１３の外端部の一部はスルーホール１２に導通してい
る。また、導体配線１３の内端部にはワイヤーボンディ
ング用の金めっき１３ａが形成され、そのボンディング
端子は、０．１６ｍｍピッチである。
【００１４】第２層配線基板２０は、第１層配線基板１
０と同一の正方形で０．１ｍｍ厚の銅張りガラス／トリ
アジン基板であり、中央に第１層配線基板１０の開口部
１１より面積の大きな半導体チップ搭載用の開口部２１
を設けている。また、第２層配線基板２０は、周縁部の
第１層配線基板１０のスルーホール１２と同一位置に基
板面を貫通した０．３ｍｍφの複数のスルーホール２２
を設けている。スルーホール１２の内壁には銅めっき後
にニッケルめっき及び金めっきが施されて導電層が形成
されている。そして、第２層配線基板２０の表面側に
は、基板２０表面の銅層をフォトエッチングすることに
より開口部２１近傍から４方に向けて各３８本づつ合計
１５２本の導体配線２３が形成されており、各導体配線
２３の外端部の一部はスルーホール２２に導通してい
る。また、少なくとも導体配線２３の内端部にはワイヤ
ーボンディング用の金めっき２３ａが形成され、そのボ
ンディング端子は、０．１６ｍｍピッチである。
０と同一の正方形で０．１ｍｍ厚の銅張りガラス／トリ
アジン基板であり、中央に第１層配線基板１０の開口部
１１より面積の大きな半導体チップ搭載用の開口部２１
を設けている。また、第２層配線基板２０は、周縁部の
第１層配線基板１０のスルーホール１２と同一位置に基
板面を貫通した０．３ｍｍφの複数のスルーホール２２
を設けている。スルーホール１２の内壁には銅めっき後
にニッケルめっき及び金めっきが施されて導電層が形成
されている。そして、第２層配線基板２０の表面側に
は、基板２０表面の銅層をフォトエッチングすることに
より開口部２１近傍から４方に向けて各３８本づつ合計
１５２本の導体配線２３が形成されており、各導体配線
２３の外端部の一部はスルーホール２２に導通してい
る。また、少なくとも導体配線２３の内端部にはワイヤ
ーボンディング用の金めっき２３ａが形成され、そのボ
ンディング端子は、０．１６ｍｍピッチである。
【００１５】リードフレーム３０は、厚さ０．１５ｍｍ
の銅合金製であり、フレーム（図示省略する）に連結さ
れた３０４本のリード３１を有している。リードは、中
間にてダムバー３１ｃによって支持されており、内側の
インナーリード３１ａと外側のアウターリード３１ｂと
に分離されている。そして、リードフレーム３０と第２
配線基板２０とを位置合わせした状態で、インナーリー
ド３１ａは、先端がスルーホール２２上に位置するよう
になっている。導体板４０は、厚さ１．３ｍｍの無酸素
銅製であり、下側面にはＮｉめっきが施されており、ま
たその表面には中央の半導体チップ搭載部位４０ａを除
いて耐熱エポキシベースの６０μｍ厚みの接着剤シート
４１が貼り付けられている。導体板４０は、半導体チッ
プ接着用であると共に放熱板として機能する。
の銅合金製であり、フレーム（図示省略する）に連結さ
れた３０４本のリード３１を有している。リードは、中
間にてダムバー３１ｃによって支持されており、内側の
インナーリード３１ａと外側のアウターリード３１ｂと
に分離されている。そして、リードフレーム３０と第２
配線基板２０とを位置合わせした状態で、インナーリー
ド３１ａは、先端がスルーホール２２上に位置するよう
になっている。導体板４０は、厚さ１．３ｍｍの無酸素
銅製であり、下側面にはＮｉめっきが施されており、ま
たその表面には中央の半導体チップ搭載部位４０ａを除
いて耐熱エポキシベースの６０μｍ厚みの接着剤シート
４１が貼り付けられている。導体板４０は、半導体チッ
プ接着用であると共に放熱板として機能する。
【００１６】つぎに、半導体チップ搭載装置の組み立て
について、図２により説明する。まず、第１層配線基板
１０の表面側の所定位置に接着剤１４を塗布し、その上
にスルーホール１２と第２層配線基板２０のスルーホー
ル２２とを位置合わせした状態で第２層配線基板２０を
重ね合わせて、加熱圧着させることにより、２層の積層
基板Ｔが得られる（図２（ａ）参照）。つぎに、第２層
配線基板２０の表面側のスルーホール２２の外側領域に
厚さ約０．０６ｍｍの接着剤シート２４を貼り付ける。
そして、リードフレーム３０を第２層配線基板２０に位
置合わせし、インナーリード３１ａの先端部をスルーホ
ール２２上に配置させて接着剤シート２４に加熱圧着す
ることにより、接着剤シート２４が硬化し、インナーリ
ード３１ａが第２層配線基板２０の表面側に固定される
（図２（ｂ）参照）。そして、このリードフレーム３０
が接着された積層基板Ｔを、リードフレーム３０を上側
にして噴流はんだ槽に積層基板Ｔの裏面を接触させるこ
とにより、リードフレーム３０はスルーホール１２及び
２２を上昇したはんだ１２ａによって積層基板Ｔに容易
にかつ強固に固定される（図２（ｃ）参照）。さらに、
第１層配線基板１０の裏面側に導体板４０を接着剤層４
１を介して接着させる。
について、図２により説明する。まず、第１層配線基板
１０の表面側の所定位置に接着剤１４を塗布し、その上
にスルーホール１２と第２層配線基板２０のスルーホー
ル２２とを位置合わせした状態で第２層配線基板２０を
重ね合わせて、加熱圧着させることにより、２層の積層
基板Ｔが得られる（図２（ａ）参照）。つぎに、第２層
配線基板２０の表面側のスルーホール２２の外側領域に
厚さ約０．０６ｍｍの接着剤シート２４を貼り付ける。
そして、リードフレーム３０を第２層配線基板２０に位
置合わせし、インナーリード３１ａの先端部をスルーホ
ール２２上に配置させて接着剤シート２４に加熱圧着す
ることにより、接着剤シート２４が硬化し、インナーリ
ード３１ａが第２層配線基板２０の表面側に固定される
（図２（ｂ）参照）。そして、このリードフレーム３０
が接着された積層基板Ｔを、リードフレーム３０を上側
にして噴流はんだ槽に積層基板Ｔの裏面を接触させるこ
とにより、リードフレーム３０はスルーホール１２及び
２２を上昇したはんだ１２ａによって積層基板Ｔに容易
にかつ強固に固定される（図２（ｃ）参照）。さらに、
第１層配線基板１０の裏面側に導体板４０を接着剤層４
１を介して接着させる。
【００１７】以上のようにして得られた半導体チップ搭
載装置は、半導体チップを収容する開口部Ｈが大小の２
段に形成されているので、これら各段に設けた導体配線
を半導体チップとのワイヤーボンディング接続のボンデ
ィング端子として用いることが出来る。従って、１層配
線基板の場合に比べて、同一ピッチの配線を設けること
により実質２倍程度の配線ピッチのボンディング端子を
得ることができ、半導体チップ搭載装置の実装密度を２
倍程度に高めることができる。また、上記積層タイプの
半導体チップ搭載装置は、配線基板を貼り合わせ、リー
ドフレームを接着剤層により積層基板に接着させ、この
積層基板をはんだ層に浸漬させることにより製造するこ
とができるので、従来の積層タイプの半導体チップ搭載
装置に比べて工程が簡単なので、非常に安価に提供され
る。また、厚みが各々薄い配線基板を積層することがで
きるので、積層基板の厚みを薄くでき、トランスファー
モールド時のモールド樹脂の流入性が良く、樹脂封止性
に優れている。さらに、上記積層タイプの半導体チップ
搭載装置は、良品の配線基板を選んで、これを積層させ
るようにしているので、従来のものに比べて、製造歩留
りが高く、また製品の信頼性も優れている。
載装置は、半導体チップを収容する開口部Ｈが大小の２
段に形成されているので、これら各段に設けた導体配線
を半導体チップとのワイヤーボンディング接続のボンデ
ィング端子として用いることが出来る。従って、１層配
線基板の場合に比べて、同一ピッチの配線を設けること
により実質２倍程度の配線ピッチのボンディング端子を
得ることができ、半導体チップ搭載装置の実装密度を２
倍程度に高めることができる。また、上記積層タイプの
半導体チップ搭載装置は、配線基板を貼り合わせ、リー
ドフレームを接着剤層により積層基板に接着させ、この
積層基板をはんだ層に浸漬させることにより製造するこ
とができるので、従来の積層タイプの半導体チップ搭載
装置に比べて工程が簡単なので、非常に安価に提供され
る。また、厚みが各々薄い配線基板を積層することがで
きるので、積層基板の厚みを薄くでき、トランスファー
モールド時のモールド樹脂の流入性が良く、樹脂封止性
に優れている。さらに、上記積層タイプの半導体チップ
搭載装置は、良品の配線基板を選んで、これを積層させ
るようにしているので、従来のものに比べて、製造歩留
りが高く、また製品の信頼性も優れている。
【００１８】つぎに、導体板３０の半導体チップ搭載部
位３０ａに半導体チップＳを接着剤によりボンディング
させる。そして、半導体チップＳの電極と第１層配線基
板１０および第２層配線基板２０の導体配線１３間ワイ
ヤーボンディングにより接続させる（図２（ｄ）参
照）。その後、導体板３０の外側面を露出させるように
して樹脂封止し、さらにリードフレームを切断し、リー
ドを折り曲げることにより、図３に示すように、半導体
装置が完成する。
位３０ａに半導体チップＳを接着剤によりボンディング
させる。そして、半導体チップＳの電極と第１層配線基
板１０および第２層配線基板２０の導体配線１３間ワイ
ヤーボンディングにより接続させる（図２（ｄ）参
照）。その後、導体板３０の外側面を露出させるように
して樹脂封止し、さらにリードフレームを切断し、リー
ドを折り曲げることにより、図３に示すように、半導体
装置が完成する。
【００１９】つぎに、第２実施例について図面により説
明する。第２実施例においては、図４（ａ）に示すよう
に、半導体チップ搭載部として放熱板を設けず、配線基
板上に設けるようにしたものである。そして、配線基板
上に開口部を設けた配線基板を積層させるようにした。
そして、半導体チップ搭載部５０ａに半導体チップＳを
搭載した後、ワイヤーボンディングの接続端子を配線基
板５０と開口部を設けた配線基板６０に分散して設ける
ことができる。従って、１層配線基板の場合に比べて、
同一ピッチの配線を設けることにより実質２倍程度の配
線ピッチのボンディング端子を得ることができ、半導体
チップ搭載装置の実装密度を２倍程度に高めることがで
きる等、上記第１実施例において得られる効果と同様の
効果を得ることが出来る。第２実施例においては、半導
体チップからの放熱が問題にならないような場合に特に
有効である。また、図４（ｂ）に示すように、半導体チ
ップ搭載部にザグリ加工による凹部５０ｂを設けるよう
にしてもよい。
明する。第２実施例においては、図４（ａ）に示すよう
に、半導体チップ搭載部として放熱板を設けず、配線基
板上に設けるようにしたものである。そして、配線基板
上に開口部を設けた配線基板を積層させるようにした。
そして、半導体チップ搭載部５０ａに半導体チップＳを
搭載した後、ワイヤーボンディングの接続端子を配線基
板５０と開口部を設けた配線基板６０に分散して設ける
ことができる。従って、１層配線基板の場合に比べて、
同一ピッチの配線を設けることにより実質２倍程度の配
線ピッチのボンディング端子を得ることができ、半導体
チップ搭載装置の実装密度を２倍程度に高めることがで
きる等、上記第１実施例において得られる効果と同様の
効果を得ることが出来る。第２実施例においては、半導
体チップからの放熱が問題にならないような場合に特に
有効である。また、図４（ｂ）に示すように、半導体チ
ップ搭載部にザグリ加工による凹部５０ｂを設けるよう
にしてもよい。
【００２０】なお、上記各実施例においては、１個の半
導体チップを導体板へ搭載した場合について説明してい
るが、複数個の半導体チップを導体板へ搭載させるよう
にしてもよい。また、上記実施例において、半導体チッ
プの代わりに他の電子部品チップを組立てるようにして
もよい。さらに、上記各実施例において、配線基板、リ
ードフレーム、導体板等の形状、材質、数等は目的用途
に応じて適宜変更することができる。
導体チップを導体板へ搭載した場合について説明してい
るが、複数個の半導体チップを導体板へ搭載させるよう
にしてもよい。また、上記実施例において、半導体チッ
プの代わりに他の電子部品チップを組立てるようにして
もよい。さらに、上記各実施例において、配線基板、リ
ードフレーム、導体板等の形状、材質、数等は目的用途
に応じて適宜変更することができる。
【図１】本発明の第１実施例に係る半導体チップ搭載装
置の一部を示す斜視図である。
置の一部を示す斜視図である。
【図２】同半導体チップ搭載装置の組付け工程における
断面を示す模式図である。
断面を示す模式図である。
【図３】同半導体チップ搭載装置を用いた完成状態の半
導体装置を示す模式図である。
導体装置を示す模式図である。
【図４】第２実施例に係る半導体チップ搭載装置の一部
を示す断面図である。
を示す断面図である。
１０；第１層配線基板、１１；開口部、１２；スルーホ
ール、１３；導体配線、１４；接着剤シート、２０；第
２層配線基板、２１；開口部、２２；スルーホール、２
３；導体配線、２４；接着剤シート、３０；リードフレ
ーム、３１ａ；インナーリード、３１ｂ；アウターリー
ド、４０；導体板、４１；接着剤シート、Ｓ；半導体チ
ップ。
ール、１３；導体配線、１４；接着剤シート、２０；第
２層配線基板、２１；開口部、２２；スルーホール、２
３；導体配線、２４；接着剤シート、３０；リードフレ
ーム、３１ａ；インナーリード、３１ｂ；アウターリー
ド、４０；導体板、４１；接着剤シート、Ｓ；半導体チ
ップ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｕ Ｈ０５Ｋ 3/46 Ｑ 6921−4Ｅ Ｎ 6921−4Ｅ
Claims (4)
- 【請求項１】 互いに外周の近傍の同一位置に複数のス
ルーホールを有し、かつ互いに大きさの異なる開口部を
設けた複数の配線基板を、同開口部の大きさの順序で接
着剤層を介して積層させて段差のある電子部品収容開口
部を構成した積層基板と、 同積層基板の前記開口部の大きい側の表面に、その外周
の近傍に設けた接着剤層を介して少なくとも一部が前記
スルーホール上に配置された状態で接着固定されると共
に、はんだを介して前記スルーホールに接合固定された
リードフレームと、 前記積層基板の裏面側に前記電子部品収容開口部を覆っ
て接着剤層を介して接着固定された電子部品接着基板と
を設けたことを特徴とする電子部品搭載装置。 - 【請求項２】 互いに外周の近傍の同一位置に複数のス
ルーホールを有し、かつ互いに大きさの異なる開口部を
設けた複数の配線基板を、同開口部の大きさの順序で接
着剤層を介して積層させて段差のある電子部品収容開口
部を構成する配線基板積層工程と、 同積層基板の前記開口部の大きい側の表面に、その外周
の近傍に設けた接着剤層を介して少なくとも一部が前記
スルーホール上に配置された状態でリードフレームを接
着固定させるリードフレーム接着工程と、 前記リードフレームの接着された積層基板の裏面側から
前記スルーホールを通してはんだを上昇させ、前記リー
ドフレームとの間にはんだ接合を形成するはんだ接合形
成工程と、 前記積層基板の裏面側に前記電子部品収容開口部を覆っ
て接着剤層を介して電子部品接着基板を接着させる電子
部品接着基板接着工程とを設けたことを特徴とする電子
部品搭載装置の製造方法。 - 【請求項３】 外周の近傍位置に複数のスルーホールを
有し電子部品搭載部を設けた配線基板と、同配線基板上
に積層された同配線基板と同一位置にスルーホールを有
し前記電子部品搭載部に開口部を設けた少なくとも一枚
の穴明された配線基板とにより構成した積層基板と、 同積層基板の前記穴明された配線基板の表面に、その外
周の内側近傍に設けた接着剤層を介して少なくとも一部
が前記スルーホール上に配置された状態で接着固定され
ると共に、はんだを介して前記スルーホールに接合固定
されたリードフレームとを設けたことを特徴とする電子
部品搭載装置。 - 【請求項４】 外周の近傍位置に複数のスルーホールを
有し電子部品搭載部を設けた配線基板に、同配線基板と
同一位置にスルーホールを有し前記電子部品搭載部に開
口部を設けた穴明された配線基板を少なくとも１枚積層
させる配線基板積層工程と、 同穴明された配線基板の表面に、その外周の近傍に設け
た接着剤層を介して少なくとも一部が前記スルーホール
上に配置された状態でリードフレームを接着固定させる
リードフレーム接着工程と、 前記リードフレームの接着された積層基板の裏面側から
前記スルーホールを通してはんだを上昇させ、前記リー
ドフレームとの間にはんだ接合を形成するはんだ接合形
成工程とを設けたことを特徴とする電子部品搭載装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5354309A JPH07202069A (ja) | 1993-12-30 | 1993-12-30 | 電子部品搭載装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5354309A JPH07202069A (ja) | 1993-12-30 | 1993-12-30 | 電子部品搭載装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202069A true JPH07202069A (ja) | 1995-08-04 |
Family
ID=18436680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5354309A Pending JPH07202069A (ja) | 1993-12-30 | 1993-12-30 | 電子部品搭載装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202069A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034452A1 (fr) * | 1997-12-25 | 1999-07-08 | Seiko Instruments Inc. | Unite de production d'energie thermoelectrique et dispositif electronique portatif utilisant l'unite |
| US6005289A (en) * | 1996-03-28 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Package for semiconductor device laminated printed circuit boards |
| US7021520B2 (en) * | 2001-12-05 | 2006-04-04 | Micron Technology, Inc. | Stacked chip connection using stand off stitch bonding |
-
1993
- 1993-12-30 JP JP5354309A patent/JPH07202069A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005289A (en) * | 1996-03-28 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Package for semiconductor device laminated printed circuit boards |
| US6256875B1 (en) | 1996-03-28 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| WO1999034452A1 (fr) * | 1997-12-25 | 1999-07-08 | Seiko Instruments Inc. | Unite de production d'energie thermoelectrique et dispositif electronique portatif utilisant l'unite |
| US7021520B2 (en) * | 2001-12-05 | 2006-04-04 | Micron Technology, Inc. | Stacked chip connection using stand off stitch bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731013B2 (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
| US6424030B2 (en) | Semiconductor memory module having double-sided stacked memory chip layout | |
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US6031729A (en) | Integral heater for reworking MCMS and other semiconductor components | |
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| US5147210A (en) | Polymer film interconnect | |
| US6731014B2 (en) | Semiconductor package substrate, semiconductor package | |
| US6835598B2 (en) | Stacked semiconductor module and method of manufacturing the same | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP2001077293A (ja) | 半導体装置 | |
| JP3653452B2 (ja) | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 | |
| TW200845350A (en) | Dual or multiple row package | |
| JPH11312756A (ja) | 半導体装置 | |
| JP2000232180A (ja) | 配線基板および半導体装置 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH07202069A (ja) | 電子部品搭載装置及びその製造方法 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
| JPH0517709B2 (ja) | ||
| JP2004200665A (ja) | 半導体装置およびその製造方法 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 |