JPH07193466A - フィルタリング方法およびフィルタ - Google Patents

Abstract

(57)【要約】 【目的】 膨大な記憶容量および結果の不連続性を招か
ない、離散的なｍ＊ｎ個のデータについての連続２次元
フィルタリングを行う方法およびフィルタを提供する。 【構成】 ｙ行分の複数のブロックに分割されたデータ
に対し連続した水平および垂直方向のフィルタリング動
作を行う横方向フィルタ（HF）および縦方向フィルタ
（VF）と、横方向にフィルタリングされたデータを記憶
する第１のメモリ（M1）と、縦方向フィルタの内部中間
状態を記憶する第２のメモリ（M2）と、第１のメモリへ
の行毎の格納および第１のメモリからの列毎の読み出し
用、および、第２のメモリへの縦方向フィルタリングの
中間状態の格納および第２のメモリからの中間状態の読
み出し用のアドレス信号（A1, A2）および制御信号（C
1, C2）を発生するタイミング・同期部（TSC）とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、離散的なｍ＊ｎ個（ｍ
×ｎ個）のデータについての連続した２次元フィルタリ
ングに関し、上記処理されるデータは、各々がｍ個のデ
ータ・サンプル（標本）を含むｎ行（ライン）を有する
ものである。この方法においては、連続的な水平方向お
よび垂直方向のフィルタリング動作が行われ、また、デ
ータは、処理用に、複数のｙ行分のブロックに分割され
る。本発明は、また、上記方法を実現するフィルタにつ
いてのものである。

【０００２】

【従来の技術】２次元の離散的なｍ＊ｎ個のデータは、
例えば８データ・ビットで表される変数値のデータ・サ
ンプルの組であり、順序付けられた整数ｍ，ｎの組に以
下の形態で配列されたものである。すなわち、各々ｍ
（１＜ｍ＜Ｍ：ここで、Ｍはアプリケーションの要求お
よび技術的限界から定義される数である）個のデータ・
サンプルを含むｎ（１＜ｎ＜∞）行が存在する形態であ
る。

【０００３】信号処理に関する公の文献（例えば、「D.
E. Dudgeon, R.M. Mersereau:Multidimensional Digita
l Signal Processing. Prentice-Hall, Inc.,Englewood
Cliffs, New Jersey 07632, 1984, pp. 5〜12, 116〜1
18」および、「J.S. Lim, A.V. Oppenheim: Advanced T
opics in Signal Processing.Prentice-Hall, Inc., En
glewood Cliffs, New Jersey 07632, 1988, pp. 385〜3
89 」）は、離散的なｍ＊ｎ個のデータについての連続
した２次元フィルタリングについての実用的な手順、例
えば、離散フーリエ変換およびその派生物を基盤とする
オーバーラップ加算およびオーバーラップ保管方法につ
いて提示しており、その方法は、分離可能システムの特
性を利用している。

【０００４】

【発明が解決しようとする課題】これらの方法は、ｍ＊
ｎ個のデータを複数のブロックとして処理するので、多
くのリアルタイム系のアプリケーションにおいて好まし
くない非連続性をうみだすとともに、データ・サンプル
および中間結果の保存用に膨大な記憶容量を要し、ま
た、それら中間結果の置き換えを要求する。各種の会議
および刊行物において、２次元の離散コサイン変換を実
行する多数の方法が提示されており、ＨＤＴＶシステム
への適用が示唆されているが、これらの方法は、上述し
たような原理に基づくものである。本発明の目的は、上
述した既知の方法が有するような問題、特に、膨大な記
憶容量もしくは結果としての不連続性を引き起こさな
い、離散的なｍ＊ｎ個のデータについての連続した２次
元フィルタリングを行う方法およびフィルタを提供する
ことである。

【０００５】

【課題を解決するための手段】上記目的は、本発明によ
る以下のフィルタリング方法により達せられるものであ
り、該方法は、ｙ行を有するデータ・ブロックを横方向
にフィルタリングする過程と、前記横方向フィルタリン
グの結果を第１のメモリに格納する過程であり、このメ
モリは、その度に、横方向フィルタリングの結果として
のｙ本の記憶行を有するようになる過程と、前記第１の
メモリから、前記横方向フィルタリングの結果を、前記
ブロックの長さ方向に沿って列毎に読み出す過程と、前
記第１のメモリから列毎に読み出された結果を縦方向に
フィルタリングする過程であって、該縦方向フィルタリ
ングの結果はフィルタ化されたデータとなる過程と、前
記縦方向フィルタリングの中間状態を、各列のｙ行分の
処理の後に第２のメモリに格納する過程と、次のブロッ
クの縦方向フィルタリングに先立ち、前記第２のメモリ
から、対応する列のｙ行分の以前の状態を前記縦方向フ
ィルタリングの初期値として読み出す過程と、前記ブロ
ック形態の処理をｎ本のデータ行がフィルタ化されるま
で続ける過程とを有するものである。

【０００６】本発明による方法を適用する場合、上記横
方向フィルタリングの結果は、初めに、全記憶場所が使
われるまで連続した記憶場所に書き込まれ、その後、前
記結果は、縦方向フィルタリング用にちょうど読み出さ
れた記憶場所に書かれていた内容に代えて書き込まれる
ことが好ましい。実際には、縦方向フィルタリングの中
間状態のメモリへの格納、および、該メモリからの縦方
向フィルタリングの初期値としての値の読み出しは、読
み出される記憶場所の内容を書き込み内容に変えること
により結合されることが、同様に好ましい。

【０００７】上述した方法の実現には、上記処理用にｙ
行を有する複数のブロックに分割されたデータに対し、
連続した水平方向および垂直方向のフィルタリング動作
を行う横方向フィルタおよび縦方向フィルタと、前記横
方向フィルタから受け取った横方向にフィルタリングさ
れたデータを記憶する第１のメモリと、前記縦方向フィ
ルタの内部中間状態を記憶する第２のメモリとを有する
フィルタを使用することができる。このフィルタは、前
記第１のメモリへの行毎の格納および前記第１のメモリ
からの列毎の読み出し用、および、前記第２のメモリへ
の前記縦方向フィルタリングの中間状態の格納および前
記第２のメモリからの前記中間状態の読み出し用のアド
レス信号および制御信号を発生するタイミング・同期部
を更に具備することを特徴としている。

【０００８】上記第１のメモリ（M1）のサイズは好まし
くは２＊ｍ＊ｙメモリ単位であって、ｍ＊ｙメモリ単位
ずつの２つの部分に分割されており、これらのうち一方
が書き込みメモリとして扱われる度に、この部分にデー
タが行毎に書き込まれ、もう一方の部分は読み出しメモ
リとして扱われ、この部分からデータが列毎に読み出さ
れる。

【０００９】

【実施例】本発明による方法およびフィルタは、以下
に、添付図面を参照して詳細に説明される。図１は、本
発明によるフィルタリング方法を実行するフィルタの構
成を一例として示すものである。これは、分割可能シス
テム（separable systems ）の特性の利用を基盤として
おり、従来型の既知の横方向および縦方向フィルタ、例
えば、「WO Patent Application 92/21093」に示される
構成のものが、横方向フィルタＨＦおよび縦方向フィル
タＶＦとして利用可能である。

【００１０】図１に示されるフィルタにおいては、入力
データ・サンプルＤＳは直接横方向フィルタＨＦに供給
される。そして、縦方向のフィルタリングの後、中間結
果が、タイミング・同期部ＴＳＣから供給されるアドレ
ス信号Ａ１および制御信号Ｃ１の制御のもとにメモリＭ
１に格納される。そして、これに続き、元のデータ・サ
ンプルは処理から抹消され、新たなデータ・サンプルＤ
Ｓについて同様の処理が繰り返される。

【００１１】１回の処理の度、ｙ＊ｍ個（ｙ×ｍ個）の
横方向フィルタリングの中間結果が格納される。ある中
間結果は、タイミング・同期部ＴＳＣから発生されるア
ドレス信号Ａ１および制御信号Ｃ１の制御のもとにメモ
リＭ１から縦方向フィルタＶＦに読み出される。そし
て、上記中間結果により占有された記憶場所は、同時
に、横方向フィルタの次の中間結果用に解放されてい
く。

【００１２】縦方向フィルタＶＦの中間結果は、メモリ
Ｍ２に格納される。そして、このメモリＭ２から、縦方
向フィルタＶＦの内部中間状態が、ｙ行を有する複数の
連続ブロック間の連続性を実現するために戻される。メ
モリＭ２は、一度にｙ＊ｍ個の中間状態を有する。図１
のブロック図において用いられている各表示の意味は、
以下のようである（アルファベット順）。

【００１３】Ａ１ ：メモリＭ１へのアドレス信号 Ａ２ ：メモリＭ２へのアドレス信号 ＣＬＫ ：横方向フィルタＨＦおよび縦方向フィルタＶ
Ｆへのクロック信号 Ｃ１ ：メモリＭ１への制御信号 Ｃ２ ：メモリＭ２への制御信号 Ｃ３ ：縦方向フィルタＶＦへの制御信号 ＤＳ ：到来するデータ・サンプル ＦＤ ：外に出るフィルタ化データ ＨＤ ：横方向フィルタＨＦの次元 ＨＦ ：横方向フィルタ ＨＳ ：横方向同期 ＩＮＩＴ：初期設定信号 ＬＬ ：ライン長 Ｍ ：横方向フィルタＨＦおよび縦方向フィルタＶ
Ｆ用の動作空間（operating space）設定 Ｍ１ ：メモリ１ Ｍ２ ：メモリ２ ＳＣＬＫ：クロック信号 ＴＳＣ ：タイミング・同期部 ＶＤ ：縦方向フィルタＶＦの次元 ＶＦ ：縦方向フィルタ ＶＳ ：縦方向同期

【００１４】また、図１に示したフィルタの実施例の動
作原理およびフィルタリング方法は、以下に次の指標を
用いて述べられる。 ｗ ：フィルタの横方向の次元 ｈ ：フィルタの縦方向の次元 ｍ ：イメージ幅、イメージのライン（行）長 ｎ ：イメージ高、イメージのカラム（列）長 ｙ ：イメージ・ブロック高 ｘ ：イメージ・ブロック幅

【００１５】本方法においては、２次元フィルタリング
動作は、分割可能システムの特性を生かし、連続した横
方向および縦方向のフィルタリング動作に分割される。
まず、到来したデータ・サンプルは、各行について横方
向にフィルタリングされる。そして、得られた中間結果
は、メモリＭ１に格納される。これらの中間結果は、メ
モリＭ１から列ごとに読み出され、縦方向のフィルタリ
ング動作にかけられる。この動作の中間結果は、列毎に
メモリＭ２に格納される。

【００１６】データのサイズがｍ＊ｎ個であるとする
と、以前より知られた置き換え （transposition）の原
理に基づく１回のオペレーションに必要なメモリサイズ
はｍ＊ｎメモリ単位になる。１メモリ単位が、メモリ内
において１つのデータ・サンプルに対して要求される空
き領域である。例えば、４０９６ピクセル分の幅と４０
９６ピクセル分の高さを有する８ビット・サンプルデー
タが処理される場合、１回の置き換えに必要なメモリ
は、 ８＊４０９６＊４０９６ビット＝１２８Ｍｂ である。この方法は、連続データのフィルタリングには
直接は使用できない。なぜなら、ラインの本数ｎが大き
くなるにつれて（ｎ→∞）、必要なメモリサイズも限り
なく増大するからである。

【００１７】データをｙ行分の複数のブロックに分割
し、一度に１つのブロックに対して縦方向フィルタリン
グを行うことによって、必要なメモリ・サイズの減少が
可能である。横方向フィルタリングが施された初めのｙ
行分のデータがブロック１に納められ、次のｙ行分がブ
ロック２に…という具合である。図２は、この、データ
のｙ行毎のブロック分割を示したもので、各ブロックｐ
−１，ｐ，ｐ＋１の中身を、理解に必要な範囲で書き表
したものである。

【００１８】以下の説明において、ブロックｐのサンプ
ルがメモリＭ１に格納されており、ブロックｐ−１の最
終行における縦方向フィルタの内部状態ｆ（ｙ，ｐ−
１）、ｆ（２ｙ，ｐ−１）、ｆ（３ｙ，ｐ−１）、…、
ｆ（ｍｙ，ｐ−１）がメモリＭ２に格納されていると仮
定する。

【００１９】ブロックｐの第１行目の処理を開始する前
に、メモリＭ２から、ブロックｐ−１の対応する列の最
終（ｙ番目）行の状態ｆ（ｙ，ｐ−１）が縦方向フィル
タの状態ｆ（１，ｐ）に対して読み出される。そして、
その列はｙ行目まで処理される。フィルタの状態ｆ
（ｙ，ｐ）はメモリＭ２に格納され、続いてフィルタ
は、状態ｆ（２ｙ，ｐ−１）とともにロードされる。そ
して、第２列の処理へと続く。最終列ｍの最終行ｙの処
理が終わると、フィルタ状態ｆ（ｍｙ，ｐ）がメモリＭ
２に格納される。そして、フィルタが状態ｆ（ｙ，ｐ）
とともにロードされると、ブロックｐ＋１の第１列の処
理が開始する。ブロックｐ＋１の処理（その他の任意の
ブロックの処理でも同様）は、ブロックｐの処理と全く
同様である。

【００２０】データ・サンプルの処理順序は、行もしく
は列毎のデータ処理間における、ある種の中間的な形態
である。データは列毎に、ただし、一度にｙサンプル分
処理され、次の列の処理に引き渡される。ここでのサン
プル処理の順序（メモリＭ２からの数的オーダー）を、
図３に示す。

【００２１】２次元フィルタリングが実際上連続に保た
れる上記のような方法を実行するには、メモリＭ１の制
御のための方法が必要になる。それによれば、行につい
ての横方向フィルタリングの結果を格納し、これらの結
果を縦方向フィルタに対して読み出すことを、効率的に
行うことができる。このような処理により、分離された
データ置き換えアルゴリズムの利用による連続性の欠損
が回避される（例えば、「J.O. Eklundh: A Fast Compu
ter Methodfor Matrix Transposing. IEEE Trans. Comp
uters, C-21 (July 1972), 801-3」参照）。そして、必
要なメモリ・サイズが最適化される。これに関する方法
が、以下に示される。

【００２２】図４に示す形態においては、ｙデータ行分
が、指標０……ｍ＊ｙ−１で示される順に、メモリＭ１
（メモリサイズは「ｙ＊ｍ」で、[０，ｍ＊ｙ−１]
（「０」から「ｍ＊ｙ−１」までの意味：以下同様）の
記憶場所を有する）に書き込まれる。第１行目は、記憶
場所[０，ｍ−１]に記憶される。そして、第２行目は、
記憶場所[ｍ，２＊ｍ−１]に、……、最終行は、記憶場
所[（ｙ−１）＊ｍ，ｙ＊ｍ−１]にそれぞれ記憶され
る。

【００２３】データは、メモリＭ１から列毎に読み出さ
れる。第１列は、記憶場所０，ｍ，２ｍ，３ｍ，……，
（ｙ−２）ｍ，および（ｙ−１）ｍから読み出される。
第２列は、記憶場所１，ｍ＋１，２ｍ＋１，３ｍ＋１，
……，（ｙ−２）ｍ＋１，および（ｙ−１）ｍ＋１から
それぞれ読み出される。任意の列は、これに対応する形
式で、メモリに記憶されたブロックＰから読み出され
る。

【００２４】列間をステッピングするアドレス・カウン
タは、例えば次式（１）に基づいて容易に実現すること
ができる。 nextadd(c) = (nextadd(c-1)+1) mod u, （１） nextadd(0) = 0, nextadd(m*y-1)= u; 0 ＜ c ≦ u, u = m*y-1

【００２５】メモリＭ１の実現のための、２つの互いに
異なる方法を以下に示す。図５に示す第１の方法（方法
I ）においては、メモリＭ１のサイズは、２＊ｍ＊ｙメ
モリ単位であり、１メモリ単位は、１つのデータを記憶
するのに必要な記憶セルの数を示している。書き込みお
よび読みだし動作が、２つの記憶ブロック１および２に
おいて同時に行われる。記憶ブロック１に対する書き込
みが行われている間、ブロック２からの読み出しも間断
無く行われる。逆も同様である。

【００２６】書き込みは行毎に行われ（図２、記憶ブロ
ック２）、また、読み出しは列毎に行われる（図２、記
憶ブロック１）。記憶ブロック２の最下位アドレスは
「０」、最上位アドレスは「ｍ＊ｙ−１」である。同様
に、記憶ブロック１の最下位アドレスは「ｍ＊ｙ」、最
上位アドレスは「２＊ｍ＊ｙ−１」である。書き込みア
ドレスは「ｍ＊ｙ−１」の後アドレス「ｍ＊ｙ」に飛
び、読み出しアドレスは「２＊ｍ＊ｙ−１」から「０」
に飛ぶ。

【００２７】このことは、読み出し段階にあった記憶ブ
ロックが書き込み段階に移り、書き込み段階にあった記
憶ブロックが読み出し段階に移ることを意味している。
これによれば、新たな「ｙ」行がかつての読み出し行の
場所に書かれ、すでに格納された「ｙ」行が読み出され
る。この方法I を実行するための最も大きな問題は、相
対的に大きなメモリ・サイズが要求されることである。
２つの独立した記憶エリアが必要になるため、記憶容量
のサイズは２＊ｍ＊ｙメモリ単位となる。加えて、読み
出しおよび書き込み用のアドレスを発生させるために、
２つの独立したアドレスカウンタが必要になる。

【００２８】方法I の実際的な数値は、例えば以下のよ
うになる。 データのライン長ｍ ＝ ４０９６ピクセル ブロック高ｙ ＝ １６データ・サンプル １データ・サンプル ＝ ８ビット ＝ １バイト メモリ・サイズ ＝ ２＊ｍ＊ｙ＊８ビット ＝１
Ｍｂ ＝１２８ｋＢ アドレスカウンタのビット数＝ ２＊（ｌｏｇ₂ （ｍ＊
ｙ））ビット＝２＊１６ビット

【００２９】第２の方法IIの実行においては、メモリＭ
１のサイズはｙ＊ｍメモリ単位となる。方法IIの動作
は、以下に方法I の実行と比較して記述される。方法I
の実行において、１つのデータ・サンプルがある記憶場
所ａから読み出されると仮定すると、その後、その記憶
場所の中身はもはや不要である。例えば、方法I の実行
において、読み出し動作が記憶場所「２＊ｍ＊ｙ−１」
から更に続けられるとすると、エリア[０，ｍ＊ｙ−１]
だけが有用なデータを有している。一方、アドレス[ｍ
＊ｙ，２＊ｍ＊ｙ−１]に格納されているデータは、す
でに過去に使用されており、もはや必要ではない。この
ことに基づけば、メモリの内容の半分のみが有益なデー
タとなる。

【００３０】これにより、ブロック型のデータの置き換
えに要するメモリのサイズを、「２＊ｍ＊ｙ」から「ｍ
＊ｙ」に減少させることができる。これは、各書き込み
動作が、以前のデータ・サンプルが読み出されたのと同
じアドレスに対して実行されることを前提とする。ここ
で、ｙ本のデータ行（ライン０，……，ラインｙ−１）
が、図４に示す形態でメモリの範囲[０，ｍ＊ｙ−１]に
記憶されるとする。

【００３１】初めに、第０列が読み出され、そして同時
に、第ｙ行の初めのｙ個のデータがその空いた領域に格
納される。該行ｙのその次のｙ個のデータ・サンプル
は、第１列に格納される。そして、「ｍ／ｙ」行目が読
み出されと、行「ｙ＋１」の格納が可能になる。そし
て、行ｙ−１の最後のデータ・サンプルが読み出される
と、行２＊ｙ−１の最後のデータ・サンプルがその場所
に格納されるようになる。

【００３２】その次のステップは、行ｙ，ｙ＋１，ｙ＋
２，……，２＊ｙ−１の初めのデータ・サンプル（第０
列）がメモリから読み出されることであり、これらのサ
ンプルが読み出された場所には、行２＊ｙの初めの部分
が格納される。そして、行ｙ，ｙ＋１，ｙ＋２，……，
２＊ｙ−１の第２のデータ・サンプル（第１列）が読み
出され、行２＊ｙのその次のｙ個のデータ・サンプルが
代わりに格納される。

【００３３】上記処理には、この目的用のアドレス生成
アルゴリズムが必要になり、以下にそれを説明する。第
１のデータ・ブロックの処理中は、アドレスはずっと
「１」ずつ増加する。そのデータ・ブロックが終了する
と、増分は「ｍ」（データのライン長）になり、例えば
式（１）の変形である下式（２）が、アドレスのカウン
ト用に使用できる。

【００３４】 nextadd(c) = (nextadd(c-1) + increment) mod (u-1), （２） nextadd(m*y) = 0, nextadd(2*m*y-1)= u-1, u ＜ c ≦ 2u-1, u = m*y increment = m

【００３５】２回目のサイクルでは増分は「ｍ」であ
り、これは、メモリＭ１内の第１のデータ・ブロックの
第２行・第１列の記憶場所を示している。３回目のサイ
クルでも、式（２）が同様に適用可能である。この場合
は、設定される増分値はメモリＭ１内の第２のデータ・
ブロックの第２行・第１列の場所に当たる。

【００３６】一般化すると、（式（２）において）ブロ
ックｐ−１の増分として使用されるのは、メモリＭ１内
のｐ−１番目のデータ・ブロックの第２行・第１列が有
するアドレス値である。ブロックｐの増分はブロックｐ
−１の増分から数学的に算出することができるが、実用
的にはやや増大な計算が要求される。より容易と考えら
れる形式は、ブロックｐ−１の処理の間に、ブロックｐ
−１の第２行・第１列のアドレスを、図６に示すような
形態でレジスタＲＥＧＡに格納することである。

【００３７】ブロックｐの処理が開始されると、新たな
増分値が読み出され、それがレジスタＲＥＧＡの内容で
ある。これにより、荷の重い計算が避けられる。アドレ
ス・カウントは、例えば、図６に示す形態で実行するこ
とができる。図６に示すアドレス・カウンタは、以下の
４つの部分を有する。

【００３８】ＲＥＧＡ： データ・ブロックの第２行・
第１列のアドレスを記憶するレジスタ ＲＥＧＢ： そのデータ・ブロックで使用される増分を
記憶するレジスタ ＲＥＧＣ： 初期アドレスを記憶するレジスタ Ａｄｄｅｒ：法(ma)（modulo(ma)）による変形加算器
（ma= LL*y-1) この部分は「total sum = (A+B) mod (ma)」を計算する
もので、ただし、「(A+B) = ma」の場合には、「total
sum = (A+B)」とする。ここで、「A」はレジスタＲＥＧ
Ａの内容、「B」はＲＥＧＢの内容であり、また、「m
a」は、ブロックのメモリ単位数から「１」が引かれた
数である。

【００３９】動作シーケンスの開始においては、初期化
信号が有効状態にされる。新たなデータ・ブロック（ま
た、この場合は、全データの始めでもある）の開始にお
いては、「Increment（増分）」値「１」が「NewDataBl
ock」信号によりロードされ、初期アドレスの「NextAdd
ress 」値は「０」に設定される。これに続き、初期化
信号は非有効状態にされる。

【００４０】各データ・ブロックの開始において活性化
される「NewDataBlock」信号は、初期アドレスをゼロに
設定し（NextAddress = 0）、新たな増分をロードする
（Increment = NextInc）。この後、アドレスは、Addre
ssClock信号と同期してカウントされる。そのデータ・
ブロックの第２行・第１列のアドレスは、「LoadNextIn
crement」信号により、レジスタＲＥＧＡに記憶され
る。

【図面の簡単な説明】

【図１】 本発明による方法を実行するフィルタの構成
例を示すブロック図である。

【図２】 連続データをｙ行高の複数ブロックに分割し
た概観図である。

【図３】 データをブロック形態で縦方向フィルタリン
グ処理する順序を示す図である。

【図４】 第１のデータ・ブロックを横方向フィルタリ
ングの後にメモリに格納する順序を示す図である。

【図５】 横方向フィルタリングの結果の記憶に適する
メモリの実現用の第１の方法の概略を示す図である。

【図６】 アドレス・カウンタの実施例を示すブロック
図である。

【符号の説明】

Ｍ１ 第１のメモリ Ｍ２ 第２のメモリ ＨＦ 横方向フィルタ ＶＦ 縦方向フィルタ ＴＳＣ タイミング・同期部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 離散的なｍ＊ｎ個のデータについての連
   続した２次元フィルタリング方法であって、処理される
   前記データは各々がｍ個のデータ・サンプルを含むｎ行
   を有し、前記フィルタリングは連続した水平方向および
   垂直方向のフィルタリング動作により行なわれ、前記デ
   ータは前記水平方向および垂直方向のフィルタリングに
   関して第１のメモリ（M1）および第２のメモリ（M2）に
   それぞれ記憶され、また、前記データは上記処理用にｙ
   行を有する複数のブロックに分割されるものであるフィ
   ルタリング方法において、 ｙ行を有するデータ・ブロックを横方向にフィルタリン
   グする過程と、 前記横方向フィルタリングの結果を前記第１のメモリ
   （M1）に格納する過程であり、このメモリは、その度
   に、横方向フィルタリングの結果としてのｙ本の記憶行
   を有するようになる過程と、 前記第１のメモリから、前記横方向フィルタリングの結
   果を、前記ブロックの長さ方向に沿って列毎に読み出す
   過程と、 前記第１のメモリから列毎に読み出された結果を縦方向
   にフィルタリングする過程であって、該縦方向フィルタ
   リングの結果はフィルタ化されたデータとなる過程と、 前記縦方向フィルタリングの中間状態を、各列のｙ行分
   の処理の後に前記第２のメモリ（M2）に格納する過程
   と、 次のブロックの縦方向フィルタリングに先立ち、前記第
   ２のメモリ（M2）から、対応する列のｙ行分の以前の状
   態を前記縦方向フィルタリングの初期値として読み出す
   過程と、 前記ブロック形態の処理をｎ本のデータ行がフィルタ化
   されるまで続ける過程とを有することを特徴とするフィ
   ルタリング方法。
2. 【請求項２】 前記横方向フィルタリングの結果は、初
   めに、全記憶場所が使われるまで連続した記憶場所に書
   き込まれ、その後、前記結果は、前記縦方向フィルタリ
   ング用にちょうど読み出された記憶場所に書かれていた
   内容に代えて書き込まれることを特徴とする請求項１記
   載のフィルタリング方法。
3. 【請求項３】 前記縦方向フィルタリングの中間状態の
   前記メモリへの格納、および、該メモリからの前記縦方
   向フィルタリングの初期値としての値の読み出しは、読
   み出される記憶場所の内容を書き込み内容に変えること
   により結合されることを特徴とする請求項１記載のフィ
   ルタリング方法。
4. 【請求項４】 離散的なｍ＊ｎ個のデータについての連
   続した２次元フィルタリングを行うフィルタであって、
   処理される前記データは各々がｍ個のデータ・サンプル
   を含むｎ行を有し、 上記処理用にｙ行を有する複数のブロックに分割された
   データに対し、連続した水平方向および垂直方向のフィ
   ルタリング動作を行う横方向フィルタ（HF）および縦方
   向フィルタ（VF）と、 前記横方向フィルタ（HF）から受け取った横方向にフィ
   ルタリングされたデータを記憶する第１のメモリ（M1）
   と、 前記縦方向フィルタ（VF）の内部中間状態を記憶する第
   ２のメモリ（M2）とを有するフィルタにおいて、 前記第１のメモリ（M1）への行毎の格納および前記第１
   のメモリ（M1）からの列毎の読み出し用、および、前記
   第２のメモリ（M2）への前記縦方向フィルタリングの中
   間状態の格納および前記第２のメモリ（M2）からの前記
   中間状態の読み出し用のアドレス信号（A1, A2）および
   制御信号（C1, C2）を発生するタイミング・同期部（TS
   C）を更に具備することを特徴とするフィルタ。
5. 【請求項５】 前記第１のメモリ（M1）のサイズは２＊
   ｍ＊ｙメモリ単位であって、ｍ＊ｙメモリ単位ずつの２
   つの部分に分割されており、これらのうち一方が書き込
   みメモリとして扱われる度に、この部分にデータが行毎
   に書き込まれ、もう一方の部分は読み出しメモリとして
   扱われ、この部分からデータが列毎に読み出されること
   を特徴とする請求項４記載のフィルタ。
6. 【請求項６】 前記第２のメモリ（M2）のサイズはｍ＊
   ｙメモリ単位であることを特徴とする請求項４記載のフ
   ィルタ。
7. 【請求項７】 前記第１のメモリ（M1）のサイズはｍ＊
   ｙメモリ単位であって、ある記憶場所から読み出しが行
   われる度に、新たな記憶場所用の内容が、前記記憶場所
   の内容に代えて直ちに書き込まれることを特徴とする請
   求項４記載のフィルタ。
8. 【請求項８】 前記第１のメモリ（M1）用のアドレス
   （A1）を発生させる前記タイミング・同期部（TSC）は
   アドレス・カウンタを有し、該アドレス・カウンタは、 データ・ブロックの第２行・第１列のアドレスを記憶す
   る第１のレジスタ（REGA）と、 前記データ・ブロックに関して使用される増分を記憶す
   る第２のレジスタ（REGB）と、 「(A+B) mod (ma)」の総計を計算する変形法（modulo
   (ma)）加算器であって、「A」は前記第１のレジスタ（R
   AGA）の内容、「B」は前記第２のレジスタ（REGB）の内
   容であり、また、「ma」は前記ブロックのメモリ単位の
   個数から「１」引いた数であり、ただし「(A+B) = ma」
   の場合は例外であり、この場合の総計は「(A+B)」にな
   るような加算器と、 初期アドレスを記憶する第３のレジスタ（REGC）とを具
   備することを特徴とする請求項７記載のフィルタ。