JPH07193156A - 半導体ダイと嵌合するパッケージおよび製造方法 - Google Patents

半導体ダイと嵌合するパッケージおよび製造方法

Info

Publication number
JPH07193156A
JPH07193156A JP6309437A JP30943794A JPH07193156A JP H07193156 A JPH07193156 A JP H07193156A JP 6309437 A JP6309437 A JP 6309437A JP 30943794 A JP30943794 A JP 30943794A JP H07193156 A JPH07193156 A JP H07193156A
Authority
JP
Japan
Prior art keywords
package
lead
lead frame
leadframe
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6309437A
Other languages
English (en)
Other versions
JP3934689B2 (ja
Inventor
Kenneth C Ramsey
ケニース・シー・ラムセイ
William J Miller
ウィリアム・ジェイ・ミラー
William M Strom
ウィリアム・エム・ストロム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07193156A publication Critical patent/JPH07193156A/ja
Application granted granted Critical
Publication of JP3934689B2 publication Critical patent/JP3934689B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/20—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【目的】 電気システム・コンポーネントを相互接続す
る方法および相互接続パッケージ３５を提供する。 【構成】 リード１１を有するリードフレーム１０は、
成形材料内に封入され、相互接続パッケージ３５の第１
部分３６を形成する。この第１部分３６は、任意にチャ
ネル５４を含む。リード２２，２３を有するリードフレ
ーム２０は、成形材料内に成形され、相互接続パッケー
ジ３５の第２部分３７を形成する。第１部分３６および
第２部分３７は、接着材料４３によって互いに結合され
る。端部４４は相互接続パッケージ３５から除去され、
エッジ部５０を形成する。半導体チップ５１は、エッジ
部５０に結合される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、相互接続パッ
ケージに関し、さらに詳しくは、半導体ダイと嵌合する
相互接続パッケージに関する。
【０００２】
【従来の技術】通信，試験，制御，電算などの分野で利
用されるシステムは、電気信号の送信および処理のため
に半導体デバイスを一般に用いる。スピードおよび熱性
能などのシステム・パラメータに影響を与える重要な要
因には、半導体デバイスを収容または支持するパッケー
ジや、さまざまなシステム・コンポーネント間の相互接
続構造がある。
【０００３】
【発明が解決しようとする課題】システム・レベルの性
能を改善する１つの方法として、マルチチップ・モジュ
ールに回路を実装し、その後これらのモジュールを利用
してシステムを製造する方法がある。このパッケージン
グ方法の利点には、基板スペースの全体的な節減および
デバイス間の電気経路の短縮が含まれる。しかし、従来
のマルチチップ・モジュール・パッケージング方法で
は、半導体デバイスおよび相互接続をモジュール内に入
れるためにかなりの面積を依然必要とする。
【０００４】
【課題を解決するための手段】よって、マルチチップ・
モジュール技術と整合性があり、かつマルチチップ・モ
ジュールの寸法を低減する、半導体デバイスを相互接続
する方法および手段を設けることは有利である。この方
法および手段が相互接続長さを短くすることによりシス
テム性能を改善することはさらに有利である。
【０００５】
【実施例】電気システムにあるさまざまなコンポーネン
トを相互接続することは、システム設計および動作にお
ける重要な段階である。本発明は、半導体チップまたは
ダイと嵌合するパッケージおよびこのパッケージを製造
する方法を提供する。第１実施例では、嵌合する段階
は、リードフレームの一部をプラスチックに封入し、半
導体チップを少なくとも１つのリードフレームのリード
に直接取り付けることによって達成される。つまり、半
導体チップはリードフレーム・リードの端部に取り付け
られ、パッケージの外部にある。さらに、パッケージに
光経路を形成してもよく、この光経路は、チップがリー
ドフレーム・リードに正しく取り付けられると、半導体
チップ上の発光素子または受光素子と整合される。パッ
ケージは、従来の表面実装または貫通穴(through-hole)
技術によって基板または回路板に電気経路を設けること
ができる。さらに、光経路は、光ケーブルの取り付けの
ためのアラインメントおよび位置決め機構を含む。図面
では、同じ要素を表すため同じ参照番号が用いられてい
ることが理解される。
【０００６】図１は、本発明の方法を利用して封入(enc
apsulate) されるパターニングされたリードフレーム１
０の第１実施例を示す。リードフレーム１０は、複数の
リード１１を有する用にパターニングされ、各リードは
互いに隣接し合う第１端部１２と、互いに隣接し合う第
２端部１３とを有する。端部１２，１３は先端(tip)と
もいう。端部１２は第１結合要素１４を介して互いに結
合され、端部１３は第２結合要素１６を介して互いに結
合される。結合要素１４，１６は、リードフレームの製
造およびパッケージの組立中に、デカルト座標系のｘ，
ｙ，ｚ軸で端部１２，１３をそれぞれ保持する手段を提
供する。結合要素１６は、組立ツーリング用の基準機構
として機能する穴１７を有する。結合要素１４は、成形
材料をリードフレームに固定するためのロック機構とし
て機能する、すなわち成形材料／リードフレーム・ロッ
ク機構として機能する穴１９を有する。
【０００７】さらに、第１結合要素１４は、金型キャビ
ティのｚ軸でのリードフレーム位置の正確な位置決め機
構として機能する。リードフレーム１０は、エッチン
グ，パンチング，スタンピングなどの方法によってパタ
ーニングできる。端部１２におけるリードと結合要素１
４とを分離する空間をテーパ型にすることにより、端部
１２が結合要素１４から分離されると、端部１２はフレ
ア型となる。結合要素１４を分離する方法は、図４を参
照して説明する。
【０００８】図２は、本発明の方法を用いて封入される
パターニングされたリードフレーム２０の第２実施例を
示す。リードフレーム２０は、従来の表面実装または貫
通穴技術により、図４の半導体チップ５１と基板または
回路板（図示せず）との間で電気経路を設ける。さら
に、リードフレーム２０は、ヒートシンクまたは熱拡散
素子(heatspreader)として機能する任意の伝導面２１を
有する。
【０００９】リード２２は伝導面２１の一方の側から延
在し、リード２３は伝導面２１の反対側から延在する。
結合要素２４は、リード２２の端部２６に結合される。
さらに、結合要素２７は、リード２３の端部２８に結合
される。タイバー(tie-bar)１の端部２９は、結合要素
２４によってリード２２の端部２６に結合される。タイ
バー３１の端部３２は、結合要素２７によってリード２
３の端部２８に結合される。リード２２，２３は、伝導
面２１と基板または回路板（図示せず）との間で電気経
路となる。タイバー３１は、リードフレーム構造に機械
的な強さを与える。結合要素２４，２７は、組立工程中
にリードを保持し、穴３０，３３は組立ツーリング用の
基準機構として機能する。伝導面２１の穴３４，３５
は、成形材料／リードフレーム・ロック機構として機能
する。さらに、伝導面２１は、リードフレーム製造およ
びパッケージ組立中にデカルト座標系のｘ，ｙ，ｚ軸で
リード２２，２３を保持する機能を果たす。リードフレ
ーム２０は、リードフレーム１０のパターニングで説明
した同じ方法を用いてパターニングできる。
【００１０】図３は、第１部分３６，第２部分３７およ
び端部４４によって構成される相互接続パッケージ３５
を示す。第１部分３６は主面３９を有し、成形材料３８
によって封入されたパターニングされたリードフレーム
１０によって構成される。第２部分３７は主面４２を有
し、成形材料４１によって封入されたパターニングされ
たリードフレーム２０によって構成される。一例では、
リードフレーム１０を封入する成形材料は、リードフレ
ーム２０を封入する成形材料と同じである。別の例で
は、リードフレーム１０を封入する成形材料は、リード
フレーム２０を封入する成形材料と異なる。リードフレ
ーム１０，２０を封入する方法は当技術分野で周知であ
り、それにはトランスファー成形などの方法が含まれ、
この方法によると、上部および下部型枠(mold chase)
（図示せず）を閉状態にすることによって形成されるキ
ャビティ内に、リードフレーム１０または２０の一部が
配置される。型枠が閉状態になるとと、リードフレーム
は型枠の間でクランプされる。型枠は、当業者に周知で
ある。
【００１１】成形材料は金型キャビティ内に射出され、
リードフレームのすべての部分を金型キャビティ内に封
入する。成形材料は一般に熱硬化材料なので、この処理
は高温で行われ、そのため、金型が開かれると、すなわ
ち上部および下部型枠が開状態になると、成形材料は金
型キャビティの構成を維持する。部分３６，３７はそれ
ぞれこの方法を用いて個別に形成されることが示されて
いるが、これは本発明を制限するものではないことが理
解される。例えば、相互接続パッケージ３５は、単一パ
ッケージとして形成できる。
【００１２】各部分３６，３７の特徴は、界面３６，４
２が自己整合するテーパ型インタロック面となるように
構成されることである。さらに、チャネルまたは溝（図
４および図５の要素５４）は、部分３６の主面３９の全
長で形成できる。図３はさらに、リードフレーム１０が
一方の面でパッケージ３５から出て、リードフレーム２
０が別の面でパッケージ３５から出ることを示す。
【００１３】主面３９は、接着材料４３によって主面４
２に結合される。接着材料４３は、部分３６，３７を互
いに接着させ、面３９に形成されたチャネル５４（図４
および図５）を埋める。好ましくは、接着材料４３は、
部分３６，３７で用いられる成形材料の光屈折率と協調
して、チャネル５４に沿って光経路を形成する光屈折率
を有する光結合材料または光透過接着材料である。相互
接続パッケージ３５は、部分３６，３７が互いに接着さ
れて示されているが、相互接続パッケージの他の実施例
には、例えば、リード１０に基づいて成形された単一リ
ードフレーム・リードや、互いに結合または接着された
２つ以上のリードフレームが含まれる。図４は、リード
１１，２２をトリミングおよび形成し、相互接続パッケ
ージ３５の端部４４を除去した後の相互接続パッケージ
３５の斜視図を示す。端部４４は、点線４５で除去され
る。相互接続パッケージ３５における点線４５の位置は
本発明を制限するものではないことが理解される。リー
ド１１，２２をトリミングおよび形成する方法は、当業
者に周知である。端部４４を除去すると、エッジ部５０
が形成される。一例として、端部４４の除去は、ダイア
モンド・ソーなどの砥石車(abrasive cutting wheel)を
利用して達成される。別の例では、端部４４は、研削盤
(grinder) を用いてパッケージ３５の端部を研削除去す
ることによって除去され、それによってエッジ部５０を
形成する。さらに別の例では、レーザ・ビームを利用し
て、パッケージ３５から端部を切断できる。さらに別の
例では、パッケージの端部を除去するために高圧ウォー
タ・ジェット・カッタが用いられる。端部４４の除去に
より、従来のリードフレーム製造方法に比べて、リード
フレーム１０の端部１２のフレア部分にアクセスしやす
くなる。
【００１４】パッケージ３５の端部４４を除去する目的
は、リードフレーム１０から結合要素１４を除去して、
リード１１の両端部を露出することである。さらに、リ
ードフレーム２０の結合要素２１の一部も除去される。
リード１１の露出された端部１２および結合要素２１の
エッジ部は、以下で説明する半導体チップ５１に対して
電気接続を行うコンタクトとなる。
【００１５】半導体チップ５１は、側面すなわち主面５
２、５３を有し、相互接続パッケージ３５のエッジ部５
０に結合される。一例として、チップ５１上の凸部（図
示せず）は、リードフレーム１０の端部１２に結合また
は接着される。別の例では、リード１１，２２は、エポ
キシ（図示せず）などの導電性ダイ取り付け材料によっ
て半導体チップ５１に電気的に接触する。このようなエ
ポキシ材料は当業者に周知である。さらに、チップ５１
の表面５２は、「アンダフィル(underfill) 」接着材料
によってエッジ部５０に接着できる。この接着材料は、
エッジ部５０と表面５２との間で機械的な接着を形成
し、さらに半導体チップ５１から光チャネル５４への光
伝送を向上させる光媒体を提供する。
【００１６】ダイ表面５３は露出され、ヒートシンク５
５を装着することができる。ヒートシンク５５を半導体
チップ５１に装着する方法は、当業者に周知である。例
えば、熱伝導性接着剤またははんだを利用して、表面５
３をヒートシンクに装着できる。
【００１７】図５は、パッケージ３５（図４）の背面か
らみた相互接続パッケージ３５の分解図を示す。背面図
は、部分３６，３７の自己整合のため相互に直交する面
においてテーパ構造をよりはっきりと示している。特
に、図５は、テーパ部分５６がテーパ部分５７の上にス
ライドして、部分３６，３７を適切に整合させることを
示す。さらに、接着材料４３が示され、この接着材料は
チャネル５４を埋めて、図３で説明したように光伝送路
を形成する。チャネル５４は部分３６に形成して示され
ているが、チャネル５４は部分３７に形成してもよいこ
とが理解される。図５はさらに、光ファイバ・ケーブル
・コネクタ（図示せず）のピンと協調して、光ファイバ
・ケーブル・コネクタを相互接続パッケージ３５と整合
させる穴５８を示す。従って、穴５８は、アラインメン
ト補助として機能する。穴が好ましいが、これらは任意
の形状である。さらに、穴５８はスロット，キー，スプ
ラインなどさまざまな形でもよい。穴５８は、パッケー
ジ３５と嵌合する際に、光ファイバ・ケーブル・コネク
タの正しい配向を行うための配向構造５９を含んでもよ
い。適切な配向構造５９には、非対称的な形状のスプラ
イン，キー，スロットなどが含まれ、それにより光ファ
イバ・ケーブル・コネクタと嵌合する際に一方方向の配
向となる。アラインメント補助は１つの穴５８で示され
ているが、このアラインメント補助は２つ以上の穴５８
にあってもよいことが理解される。さらに、アラインメ
ント補助は、他の穴５８と異なる寸法の１つの穴５８を
設けることにより、あるいは穴５８を非対称的にパター
ニングすることによって実現してもよいことが理解され
る。
【００１８】図６は、接着材料４３によって互いに接着
された部分６１，６２を有する相互接続パッケージ６０
を示す。部分６１，６２は部分３６，３７と同様であ
り、テーパ部分６６，６７は、テーパ部分５６，５７と
それぞれ同様である。さらに、光ファイバはリードフレ
ーム１０とともに封入されて、部分６１を形成する。光
ファイバ６４は、光伝送チャネル５４と同じ機能を果た
す。部分６１は、図５のアラインメント補助５８と同様
なアラインメント補助として機能する穴６８を含む。リ
ード２２を有するリードフレーム２０は封入されて、部
分６２を形成する。
【００１９】図７は、接着材料４３によって互いに接着
された部分７２，７３からなる相互接続パッケージ７１
を示し、部分７２は光ファイバ７５と嵌合するためのチ
ャネル７４を含む。光ファイバ７５は光ファイバ６４と
同じ機能を果たすが、光ファイバ７５は、部分６１の場
合のようにリードフレーム１０とともに成形されない。
つまり、光ファイバ７５は部分７２と７３との間に配置
され、部分７２，７３を互い結合する前にチャネル７４
と整合される。
【００２０】チャネル７４の他に、部分７２はそこに封
入されたリードフレーム１０を有し、リードフレーム１
０はリード１１を有する。さらに、部分７２はそこに封
入されたリードフレーム２０を有し、リードフレーム２
０はリード２２を有する。部分７１、７２は部分３６，
３７と同様であり、テーパ部分７６，７７は、図５のテ
ーパ部分５６，５７とそれぞれ同様である。部分７１
は、図５のアラインメント補助５８と同様なアラインメ
ント補助として機能する穴７８を含む。
【００２１】以上、相互接続パッケージおよびこの相互
接続パッケージを製造する方法が提供されたことが明ら
かである。本発明は、直接接着方法を提供することによ
り、従来のワイヤボンド方法の必要を省く。さらに、光
用途では、半導体チップは光伝送チャネルに対して直交
に装着でき、そのため半導体チップからのレーザ光はチ
ップ表面に対して直交の構成で半導体チップから出るこ
とができる。従って、光はチャネルの真下に伝送され
る。本発明の他の利点には、マルチチップ・モジュール
技術との整合性，マルチチップ・モジュールの小型化，
および相互接続長さを短縮することによるシステム性能
の向上が含まれる。
【００２２】本発明の特定の実施例について図説してき
たが、更なる修正や改善は当業者に想起される。従っ
て、本発明は特定の形式に制限されず、特許請求の範囲
は発明の精神および範囲から逸脱しない一切の修正を網
羅するものとする。
【図面の簡単な説明】
【図１】本発明の実施例により相互接続パッケージに製
造されるパターニングされたリードフレームである。
【図２】本発明の実施例により相互接続パッケージに製
造されるパターニングされたリードフレームである。
【図３】本発明の実施例による製造段階中の相互接続パ
ッケージを示す。
【図４】本発明の実施例による製造段階中の相互接続パ
ッケージを示す。
【図５】相互接続パッケージの裏側から見た図３および
図４の相互接続パッケージの分解図である。
【図６】本発明による相互接続パッケージの別の実施例
の裏側から見た分解図である。
【図７】本発明による相互接続パッケージのさらに別の
実施例の裏側から見た分解図である。
【符号の説明】
１０ リードフレーム １１ リード １２ 第１端部 １３ 第２端部 １４ 第１結合要素 １６ 第２結合要素 １７，１９ 穴 ２０ リードフレーム ２１ 伝導面 ２２，２３ リード ２４ 結合要素 ２６ 端部 ２７ 結合要素 ２８ 端部 ２９ 端部 ３０，３３ 穴 ３１ タイバー ３２ 端部 ３４，３５ 穴 ３５ 相互接続パッケージ ３６ 第１部分 ３７ 第２部分 ３８ 成形材料 ３９ 主面 ４１ 成形材料 ４２ 主面 ４３ 接着材料 ４４ 端部 ５０ エッジ部 ５１ 半導体チップ ５２，５３ 主面 ５４ チャネル（溝） ５５ ヒートシンク ５６，５７ テーパ部分 ５８ 穴 ５９ 配向構造 ６０ 相互接続パッケージ ６１，６２ 部分 ６４ 光ファイバ ６６，６７ テーパ部分 ６８ 穴 ７１ 相互接続パッケージ ７２，７３ 部分 ７４ チャネル ７５ 光ファイバ ７６，７７ テーパ部分 ７８ 穴
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・エム・ストロム アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・ギラ・レーン2667

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ（３５）に対して外部にある
    半導体ダイ（５１）と嵌合するパッケージ（３５）を製
    造する方法であって：少なくとも１つのリード（１１）
    を有するリードフレーム（１０）を設ける段階であっ
    て、前記少なくとも１つのリード（１１）が複数の端部
    （１２，１３）を有する段階；および前記リードフレー
    ム（１０）の一部を封入して、前記パッケージ（３５）
    を形成する段階であって、前記複数のリードの少なくと
    も２つの端部が前記パッケージ（３５）から出る段階；
    によって構成されることを特徴とする方法。
  2. 【請求項２】 封入する前記段階は：主面（３９）を有
    する第１封入リードフレーム（３６）を形成する段階；
    主面（４２）を有する第２封入リードフレーム（３７）
    を形成する段階；および前記第１封入リードフレーム
    （３６）の前記主面（３９）を前記第２封入リードフレ
    ーム（３７）の前記主面（４２）に結合する段階；によ
    って構成されることを特徴とする請求項１記載の方法。
  3. 【請求項３】 半導体ダイ（５１）を相互接続アセンブ
    リ（３５）に結合する方法であって：先端部（１２）を
    有する少なくとも１つのリード（１１）を有する、パタ
    ーニングされたリードフレーム（１０）を設ける段階；
    前記パターニングされたリードフレーム（１０）の一部
    を封入材料（３８）内に封入する段階；第１面（５２）
    および第２面（５３）を有する前記半導体ダイ（５１）
    を設ける段階；および前記少なくとも１つのリード（１
    １）の前記先端部（１２）を前記半導体ダイ（５１）の
    前記第１面に結合する段階であって、前記少なくとも１
    つのリード（１１）が前記半導体ダイ（５１）の前記第
    １面（５２）に実質的に直交する段階；によって構成さ
    れることを特徴とする方法。
  4. 【請求項４】 複数のリードを有する少なくとも１つの
    パターニングされたリードフレーム（１０）によって構
    成される相互接続パッケージ（３５）であって、各前記
    複数のリード（１１）の各リードは、少なくとも１つの
    面において前記相互接続パッケージ（３５）から出る少
    なくとも２つの端部（１２，１３）を有し、前記複数の
    リード（１１）の少なくとも１つの一方の端部（１２）
    が半導体ダイ（５１）と嵌合することを特徴とする相互
    接続パッケージ（３５）。
  5. 【請求項５】 前記相互接続パッケージ（３５）は、第
    ２成形材料（４１）によって封入されパターニングされ
    たリードフレーム（２０）によって構成される第２部分
    （３７）に結合された、第１成形材料（３８）によって
    封入されパターニングされたリードフレーム（１０）に
    よって構成される第１部分（３６）を有し、前記第１部
    分（３６）および第２部分（３７）は、相互に直交する
    面において、前記第１部分（３６）および第２部分（３
    ７）を自己整合させるテーパ構造（５６，５７）を有す
    ることを特徴とする請求項４記載の相互接続パッケージ
    （３５）。
JP30943794A 1993-11-23 1994-11-21 半導体ダイと嵌合するパッケージの製造方法 Expired - Lifetime JP3934689B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15588093A 1993-11-23 1993-11-23
US155880 1993-11-23

Publications (2)

Publication Number Publication Date
JPH07193156A true JPH07193156A (ja) 1995-07-28
JP3934689B2 JP3934689B2 (ja) 2007-06-20

Family

ID=22557149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30943794A Expired - Lifetime JP3934689B2 (ja) 1993-11-23 1994-11-21 半導体ダイと嵌合するパッケージの製造方法

Country Status (4)

Country Link
US (2) US5587605A (ja)
EP (1) EP0654866A3 (ja)
JP (1) JP3934689B2 (ja)
CN (1) CN1127139C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773320A (en) * 1995-11-13 1998-06-30 Asea Brown Boveri Ag Method for producing a power semiconductor module
JP3416942B2 (ja) * 1997-09-25 2003-06-16 住友電気工業株式会社 光モジュールおよび光モジュール用リードフレーム
US6016256A (en) * 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
US6705925B1 (en) 2000-10-20 2004-03-16 Lightwave Microsystems Apparatus and method to dice integrated circuits from a wafer using a pressurized jet
US6813828B2 (en) 2002-01-07 2004-11-09 Gel Pak L.L.C. Method for deconstructing an integrated circuit package using lapping
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
KR100526504B1 (ko) * 2003-06-04 2005-11-08 삼성전자주식회사 광소자 모듈 패키지 및 그 제조 방법
JP3879850B2 (ja) * 2003-06-10 2007-02-14 ソニー株式会社 光ピックアップ装置とその製造方法
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
US9013450B1 (en) * 2003-11-03 2015-04-21 Imaging Systems Technology, Inc. IR touch
US8400406B1 (en) * 2003-11-03 2013-03-19 Imaging Systems Technology, Inc. IR touch
US20060055063A1 (en) * 2004-09-13 2006-03-16 Boulin David M Leadframe designs for plastic overmold packages
CN101997269B (zh) * 2010-09-15 2012-02-08 山东华光光电子有限公司 一种半导体激光器巴条制作方法
JP1515919S (ja) * 2014-06-10 2015-01-26
CN106932705A (zh) * 2015-12-30 2017-07-07 深圳市中兴微电子技术有限公司 一种系统级封装多芯片互联测试方法及装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE264475C (de) * 1912-05-08 1913-09-25 Krupp Ag Pivotblock fuer fahrbare Geschuetze
US3982123A (en) * 1974-11-11 1976-09-21 Bell Telephone Laboratories, Incorporated Optical fiber power taps
US4188708A (en) * 1977-10-03 1980-02-19 National Semiconductor Corporation Integrated circuit package with optical input coupler
US4136357A (en) * 1977-10-03 1979-01-23 National Semiconductor Corporation Integrated circuit package with optical input coupler
JPS54128269A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Hybrid package type integrated circuit device
US4398235A (en) * 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
US4433898A (en) * 1980-12-22 1984-02-28 National Semiconductor Corporation Fiber optic assembly for coupling an optical fiber and a light source
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
JPS60130852A (ja) * 1983-12-20 1985-07-12 Matsushita Electric Ind Co Ltd 複合電子部品
JPS60182729A (ja) * 1984-02-29 1985-09-18 Tetsuya Hojo 半導体パッケージ組立工程でのバリ除去兼外装処理方法
US4732446A (en) * 1985-10-02 1988-03-22 Lamar Gipson Electrical circuit and optical data buss
US4829362A (en) * 1986-04-28 1989-05-09 Motorola, Inc. Lead frame with die bond flag for ceramic packages
US4686323A (en) * 1986-06-30 1987-08-11 The Standard Oil Company Multiple cell, two terminal photovoltaic device employing conductively adhered cells
JPS6360409A (ja) * 1986-09-01 1988-03-16 Fujitsu Ltd 光部品の保護構造
DE3633181C2 (de) * 1986-09-30 1998-12-10 Siemens Ag Reflexlichtschranke
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
US4900118A (en) * 1987-05-22 1990-02-13 Furukawa Electric Co., Ltd. Multiple-fiber optical component and method for manufacturing of the same
US4904036A (en) * 1988-03-03 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Subassemblies for optoelectronic hybrid integrated circuits
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US5159433A (en) * 1989-04-20 1992-10-27 Sanyo Electric Co., Ltd. Hybrid integrated circuit device having a particular casing structure
JPH031106A (ja) * 1989-05-29 1991-01-07 Hitachi Cable Ltd 光ファイバ埋設成形板及びその成形方法
JP2737332B2 (ja) * 1989-12-25 1998-04-08 日本電気株式会社 集積回路装置
US5101465A (en) * 1990-08-07 1992-03-31 At&T Bell Laboratories Leadframe-based optical assembly
US5181216A (en) * 1990-08-27 1993-01-19 At&T Bell Laboratories Photonics module apparatus
KR920007132A (ko) * 1990-09-24 1992-04-28 엔. 라이스 머레트 집적회로용 절연리드 프레임 및 그의 제조방법
US5123066A (en) * 1991-04-25 1992-06-16 At&T Bell Laboratories Molded optical package utilizing leadframe technology
US5357103A (en) * 1991-10-02 1994-10-18 Sumitomo Electric Industries, Inc. Light receiving module with optical fiber coupling
JPH0621321A (ja) * 1992-01-29 1994-01-28 Texas Instr Inc <Ti> 電気部品実装用支持体付きの集積回路装置
DE4207207A1 (de) * 1992-03-07 1993-09-09 Microparts Gmbh Integriert-optischer wellenleiter mit faserfuehrungsstrukturen hergestellt mit hilfe von abformtechniken in polymeren materialien
EP0560043B1 (de) * 1992-03-07 1997-06-18 Minnesota Mining And Manufacturing Company Verfahren zum Herstellen von Bauelementen für Lichtwellenleiternetze und nach diesem Verfahren hergestellte Bauelemente
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
CA2103611A1 (en) * 1992-08-11 1994-02-12 Hiromi Kurashima Optical module with improved grounding of an optical element
US5249245A (en) * 1992-08-31 1993-09-28 Motorola, Inc. Optoelectroinc mount including flexible substrate and method for making same
US5318926A (en) * 1993-02-01 1994-06-07 Dlugokecki Joseph J Method for packaging an integrated circuit using a reconstructed plastic package
US5343544A (en) * 1993-07-02 1994-08-30 Minnesota Mining And Manufacturing Company Integrated optical fiber coupler and method of making same

Also Published As

Publication number Publication date
CN1127139C (zh) 2003-11-05
JP3934689B2 (ja) 2007-06-20
EP0654866A2 (en) 1995-05-24
EP0654866A3 (en) 1997-08-20
US5589402A (en) 1996-12-31
CN1108812A (zh) 1995-09-20
US5587605A (en) 1996-12-24

Similar Documents

Publication Publication Date Title
JP3934689B2 (ja) 半導体ダイと嵌合するパッケージの製造方法
US6326680B1 (en) Injection of encapsulating material on a optocomponent
US6315540B1 (en) Molding die for concurrently molding semiconductor chips without voids and wire weep
EP0446410B1 (en) Optical module and process of producing the same
US7315080B1 (en) Ball grid array package that includes a collapsible spacer for separating die adapter from a heat spreader
US6187614B1 (en) Electronic component, method for making the same, and lead frame and mold assembly for use therein
KR100396130B1 (ko) 반도체 장치
US6668125B2 (en) Lead frame, optical module, and a method of optical module
US20020186549A1 (en) Alternative method used to package multi media card by transfer molding
EP0581012B1 (en) Optical waveguide with contacts uitilizing leadframes
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US6072229A (en) Leadframe for an encapsulated optocomponent
JPH11191561A (ja) 半導体装置の製造方法
JP2003008065A (ja) Ｓｍｄ型光素子モジュールの製造方法
JP2593702B2 (ja) 半導体装置の製造方法
JPH11176856A (ja) 半導体装置の製造方法
EP1318544A1 (en) Method for manufacturing semiconductor device packages
US6172425B1 (en) Encapsulation of transmitter and receiver modules
US9551846B1 (en) Method for manufacturing optical engine packages and apparatus from which optical engine packages are manufactured
JP2000124167A (ja) 半導体装置の製造方法
KR19990051002A (ko) 적층형 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050307

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term