JPH07193025A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07193025A
JPH07193025A JP21273494A JP21273494A JPH07193025A JP H07193025 A JPH07193025 A JP H07193025A JP 21273494 A JP21273494 A JP 21273494A JP 21273494 A JP21273494 A JP 21273494A JP H07193025 A JPH07193025 A JP H07193025A
Authority
JP
Japan
Prior art keywords
film
titanium
metal
target
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21273494A
Other languages
Japanese (ja)
Inventor
Hideji Hirao
秀司 平尾
Takehito Yoshida
岳人 吉田
Kosaku Yano
航作 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21273494A priority Critical patent/JPH07193025A/en
Publication of JPH07193025A publication Critical patent/JPH07193025A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form contact sections having ohmic properties and low resistance onto semiconductor substrates by continuously supplying the inside of a vacuum chamber with the semiconductor substrates. CONSTITUTION:The inside of a vacuum chamber 1, in which a target 2 consisting of titanium is arranged, is supplied with argon gas, a titanium film 5 is deposited on a silicon substrate 3, the inside of the vacuum chamber 1 is fed with argon gas, with which nitrogen is mixed, and a titanium nitride film 6 is deposited on the titanium film 5. The inside of the vacuum chamber 1 is suppled with argon gas again, and nitrogen adhering on the surface of the target 2 is removed while the mixed layer 9 of titanium and nitrogen is deposited on the titanium nitride film 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、シリコンよりなる半導
体基板上に高集積で低寄生抵抗の金属配線層が形成され
る半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a highly integrated and low parasitic resistance metal wiring layer is formed on a semiconductor substrate made of silicon.

【0002】[0002]

【従来の技術】半導体集積回路の高集積化に伴って、シ
リコン基板上に形成された活性高濃度拡散層(例えば、
MOSトランジスタにおけるソース/ドレイン領域又は
バイポーラトランジスタにおけるエミッタ/ベース領
域)においては、p−n接合部の深さが浅くなると共に
金属配線層との接触界面部分(コンタクト部)の面積が
縮小される。このような半導体装置においては、活性高
濃度拡散層と金属配線層との界面における電気抵抗(コ
ンタクト抵抗)をオーミック性で且つ低抵抗に保つ目的
と、金属配線層を構成する金属がシリコン基板中に拡散
することを防止する目的のために、シリコン基板上の高
濃度拡散層と金属配線層との間に、高融点金属又は高融
点金属化合物よりなる中間層(バリアメタル)を設ける
ことが不可欠となってくる。この要求は、シリコン基板
と多結晶シリコンよりなる電極又は抵抗体との間のコン
タクト部の形成に際しても同様にある。
2. Description of the Related Art As semiconductor integrated circuits have become highly integrated, active high-concentration diffusion layers (for example,
In the source / drain region of the MOS transistor or the emitter / base region of the bipolar transistor), the depth of the pn junction portion becomes shallow and the area of the contact interface portion (contact portion) with the metal wiring layer is reduced. In such a semiconductor device, for the purpose of keeping the electrical resistance (contact resistance) at the interface between the active high-concentration diffusion layer and the metal wiring layer ohmic and low, the metal forming the metal wiring layer is formed in the silicon substrate. It is indispensable to provide an intermediate layer (barrier metal) made of a refractory metal or a refractory metal compound between the high-concentration diffusion layer on the silicon substrate and the metal wiring layer for the purpose of preventing diffusion into the metal. Will be. This requirement also exists when forming a contact portion between a silicon substrate and an electrode or a resistor made of polycrystalline silicon.

【0003】金属配線層の材料としてアルミニウム合金
(Al−Si−Cu合金)を用いた場合、バリアメタル
としては窒化チタン(TiN)膜が挙げられる。この窒
化チタン膜は、形成法によっては、500℃の熱処理を
行なった際における金属配線層中のアルミニウム及び銅
のシリコン基板への拡散を抑制し得る極めて有効なバリ
ア性を有する。このことは、例えばジャーナル・オブ・
バキューム・サイエンス・アンド・テクノロジー 21
(1982)第14頁から第18頁(J. Vac.Sci. Tech
nol., 21 (1982) pp14-18)に報告されている。
When an aluminum alloy (Al-Si-Cu alloy) is used as the material of the metal wiring layer, a titanium nitride (TiN) film can be used as the barrier metal. This titanium nitride film has an extremely effective barrier property that can suppress the diffusion of aluminum and copper in the metal wiring layer into the silicon substrate during the heat treatment at 500 ° C. depending on the forming method. This means, for example, the Journal of
Vacuum Science and Technology 21
(1982) pp. 14-18 (J. Vac. Sci. Tech
nol., 21 (1982) pp14-18).

【0004】しかしながら、窒化チタン膜よりなるバリ
アメタルは、コンタクト抵抗がp型高濃度拡散層上にお
いて特に高くなるので、コンタクト抵抗を低くするため
に、窒化チタン膜とシリコン基板の高濃度拡散層との間
にチタン(Ti)膜を設けることが不可欠である。これ
はチタン膜にはシリコン基板上の自然酸化膜を還元する
性質があることと、窒化チタン膜よりもチタン膜の方が
p型のシリコン基板に対するショットキー障壁高さが低
いためである。このことは例えばシン・ソリッド・フィ
ルムス 96(1982)第327頁〜第345頁(Th
in Solid Films, 96 (1982) pp327-345 )に記載されて
いる。
However, since the contact resistance of the barrier metal made of the titanium nitride film is particularly high on the p-type high-concentration diffusion layer, the titanium nitride film and the high-concentration diffusion layer of the silicon substrate are used to reduce the contact resistance. It is essential to provide a titanium (Ti) film between them. This is because the titanium film has a property of reducing the natural oxide film on the silicon substrate, and the titanium film has a lower Schottky barrier height to the p-type silicon substrate than the titanium nitride film. This is described in, for example, Thin Solid Films 96 (1982), pages 327 to 345 (Th
in Solid Films, 96 (1982) pp327-345).

【0005】また、生産性の向上のために、真空チャン
バー内にターゲットが配置されたスパッタリング装置の
前記真空チャンバー内に半導体基板を連続的に供給して
スパッタリングを行なってコンタクト部を形成する方法
が採用されているが、窒化チタン膜とシリコン基板との
間にチタン膜を介在させることは、大規模集積回路にと
って有害なパーテイクルダストの発生を低減するために
有効である。その理由は次の通りである。すなわち、真
空チャンバーの壁に付着した窒化チタンの粒子は壁から
離脱し易いがチタンの粒子は壁から離脱し難いという性
質がある。そこで、真空チャンバー内に窒化チタン粒子
の他にチタン粒子を発生させると、チタン粒子が存在す
るため窒化チタン粒子も真空チャンバーの壁から離脱し
難くなる。このため、真空チャンバーの壁からの膜剥離
が低減するので、パーテイクルダストの発生が低減する
のである。
In order to improve productivity, a method of continuously supplying a semiconductor substrate into the vacuum chamber of a sputtering apparatus in which a target is placed in the vacuum chamber and performing sputtering to form a contact portion is known. Although adopted, the interposition of the titanium film between the titanium nitride film and the silicon substrate is effective in reducing the generation of particle dust harmful to the large-scale integrated circuit. The reason is as follows. That is, the particles of titanium nitride attached to the wall of the vacuum chamber are easily separated from the wall, but the particles of titanium are hard to be separated from the wall. Therefore, if titanium particles are generated in addition to the titanium nitride particles in the vacuum chamber, the titanium particles are present, and the titanium nitride particles are also difficult to separate from the wall of the vacuum chamber. For this reason, the film peeling from the wall of the vacuum chamber is reduced, so that the generation of particle dust is reduced.

【0006】さらに、ディープサブミクロンのMOS型
超大規模集積回路においては、コンタクト孔のアスペク
ト比が大きくなるため、通常のスパッタ堆積法ではバリ
アメタルをコンタクト孔の底部に充分な膜厚に堆積する
ことが困難となってきている。アスペクト比は、0.3
5〜0.5μmのCMOSにおいては2.0程度、0.
35μmのDRAMにおいては4.0以上になるので、
コンタクト孔の底部におけるバリアメタルの堆積膜厚
は、平坦な基板上の堆積膜厚に対して5〜10%程度に
なる場合が多い。
Further, in a deep submicron MOS type super-large scale integrated circuit, the aspect ratio of the contact hole is large, so that the barrier metal should be deposited to a sufficient film thickness at the bottom of the contact hole by the usual sputter deposition method. Is becoming difficult. Aspect ratio is 0.3
In CMOS of 5 to 0.5 μm, about 2.0,
In a 35 μm DRAM, it will be 4.0 or more, so
The deposited film thickness of the barrier metal on the bottom of the contact hole is often about 5 to 10% of the deposited film thickness on the flat substrate.

【0007】この問題を解決するために、スパッタ堆積
装置におけるターゲットと基板との間に蜂の巣状(ハニ
カム構造)のコリメータ治具を配置し、基板表面に堆積
されるスパッタ粒子の垂直入射成分を増加させる方法
(コリメータスパッタ法)が採用されている。
In order to solve this problem, a honeycomb-shaped (honeycomb structure) collimator jig is arranged between the target and the substrate in the sputter deposition apparatus to increase the vertically incident component of the sputtered particles deposited on the substrate surface. The method (collimator sputtering method) is used.

【0008】ところで、ターゲットと基板との間にコリ
メータ治具が配置されるためと、大口径(6インチ径以
上)化される基板の面内膜厚の均一性を保つ必要性のた
めによって、従来のようにターゲットと基板との間にシ
ャッターを配置することが困難な状態になってきてい
る。このことは、例えばジャーナル・オブ・バキューム
・サイエンス・アンド・テクノロジーA9 (199
1)第261頁〜第264頁(J. Vac. Soc. Tech., A9
(1991) pp261-264 )に示されている。
By the way, because the collimator jig is arranged between the target and the substrate, and because it is necessary to maintain the uniformity of the in-plane film thickness of the substrate having a large diameter (6 inches or more), It is becoming difficult to dispose a shutter between the target and the substrate as in the conventional case. This can be seen, for example, in Journal of Vacuum Science and Technology A9 (199
1) Pages 261 to 264 (J. Vac. Soc. Tech., A9
(1991) pp261-264).

【0009】[0009]

【発明が解決しようとする課題】ところで、本発明者ら
は、シャッターが設けられていない真空チャンバー内に
シリコンよりなる半導体基板を連続的に供給して、半導
体基板上にチタン膜を介して窒化チタン膜よりなるバリ
アメタルを形成すると、2枚目以降の半導体基板上には
チタン膜の代わりにチタンと窒素との混合膜が形成され
てしまうということを見出した。この原因は次の通りと
考えられる。すなわち、図5(a)〜(d)は、従来の
半導体装置の製造方法を示しており、まず、図5(a)
に示すように、シャッターの無い真空チャンバー1内に
チタンよりなるターゲット2を配置し、真空チャンバー
1内に1枚目のシリコン基板3を搬入する。そして、真
空チャンバー1内にアルゴンガスを供給すると、アルゴ
ンガスから発生したアルゴンイオンがターゲット2に衝
突し、ターゲット2からチタン原子が放出され、シリコ
ン基板3の上にチタン膜5が堆積される。
By the way, the inventors of the present invention continuously supply a semiconductor substrate made of silicon into a vacuum chamber not provided with a shutter, and nitride it on the semiconductor substrate through a titanium film. It has been found that when a barrier metal made of a titanium film is formed, a mixed film of titanium and nitrogen is formed instead of the titanium film on the second and subsequent semiconductor substrates. The cause is considered as follows. That is, FIGS. 5A to 5D show a conventional method of manufacturing a semiconductor device. First, FIG.
As shown in, the target 2 made of titanium is placed in the vacuum chamber 1 without a shutter, and the first silicon substrate 3 is loaded into the vacuum chamber 1. Then, when argon gas is supplied into the vacuum chamber 1, argon ions generated from the argon gas collide with the target 2 to release titanium atoms from the target 2 and deposit a titanium film 5 on the silicon substrate 3.

【0010】次に、真空チャンバー1内に窒素が混入さ
れたアルゴンガスを供給し、反応性スパッタリングを行
なうと、図5(b)に示すように、チタン膜5の上に窒
化チタン膜6が堆積される。この場合、ターゲット2の
表面にチタンと窒素との混合膜7が付着する。
Next, when argon gas mixed with nitrogen is supplied into the vacuum chamber 1 and reactive sputtering is performed, a titanium nitride film 6 is formed on the titanium film 5 as shown in FIG. 5 (b). Is deposited. In this case, the mixed film 7 of titanium and nitrogen adheres to the surface of the target 2.

【0011】次に、真空チャンバー1内に2枚目以降の
シリコン基板3を搬入し、アルゴンガスを供給すると、
図5(c)に示すように、シリコン基板3の上にはチタ
ンと窒素との混合膜8が堆積される。
Next, when the second and subsequent silicon substrates 3 are carried into the vacuum chamber 1 and argon gas is supplied,
As shown in FIG. 5C, a mixed film 8 of titanium and nitrogen is deposited on the silicon substrate 3.

【0012】次に、真空チャンバー1内に窒素が混入さ
れたアルゴンガスを供給し、反応性スパッタリングを行
なうと、図5(d)に示すように、チタンと窒素との混
合膜8の上に窒化チタン膜6が堆積される。この場合、
ターゲット2の表面には再びチタンと窒素との混合膜7
が付着する。このように、2枚目以降のシリコン基板3
と窒化チタン膜6との間には、チタン膜5ではなくチタ
ンと窒素との混合膜8が介在してしまう。
Next, when argon gas mixed with nitrogen is supplied into the vacuum chamber 1 to carry out reactive sputtering, as shown in FIG. 5 (d), the mixed film 8 of titanium and nitrogen is deposited. The titanium nitride film 6 is deposited. in this case,
A mixed film 7 of titanium and nitrogen is again formed on the surface of the target 2.
Adheres. In this way, the second and subsequent silicon substrates 3
Between the titanium nitride film 6 and the titanium nitride film 6, a mixed film 8 of titanium and nitrogen is present instead of the titanium film 5.

【0013】以上説明したように、従来の方法によっ
て、シリコン基板3の上にチタン膜5を介して窒化チタ
ン膜6を堆積しようとすると、2枚目以降のシリコン基
板3の上にはチタンと窒素との混合膜8が堆積されてし
まうのである。このため、2枚目以降のシリコン基板3
上に形成された高濃度拡散層に対するコンタクト抵抗
は、シリコン基板3とチタン膜5との間のショットキ障
壁高さと高濃度拡散層の不純物濃度とから予測される抵
抗値よりも高くなってしまうという問題がある。従っ
て、従来の方法により得られる半導体装置においては、
オーミック性で且つ低抵抗なコンタクト部を実現するこ
とが困難になる。この問題は、シリコン基板上にp型の
高濃度拡散層を形成する場合に特に顕著である。
As described above, when it is attempted to deposit the titanium nitride film 6 on the silicon substrate 3 through the titanium film 5 by the conventional method, titanium is not deposited on the second and subsequent silicon substrates 3. The mixed film 8 with nitrogen is deposited. Therefore, the second and subsequent silicon substrates 3
The contact resistance to the high-concentration diffusion layer formed above is higher than the resistance value predicted from the Schottky barrier height between the silicon substrate 3 and the titanium film 5 and the impurity concentration of the high-concentration diffusion layer. There's a problem. Therefore, in the semiconductor device obtained by the conventional method,
It becomes difficult to realize a contact portion having ohmic properties and low resistance. This problem is particularly remarkable when a p-type high concentration diffusion layer is formed on a silicon substrate.

【0014】前記に鑑み、本発明は、シャッターが設け
られていない真空チャンバー内に半導体基板を連続的に
供給して、半導体基板上に、該半導体基板と該半導体基
板上に形成される金属配線層とを電気的に接続するコン
タクト部を形成する場合に、該コンタクト部がオーミッ
ク性を保ち且つ低抵抗になるようにすることを目的とす
る。
In view of the above, according to the present invention, a semiconductor substrate is continuously supplied into a vacuum chamber having no shutter, and the semiconductor substrate and the metal wiring formed on the semiconductor substrate are provided on the semiconductor substrate. It is an object of the present invention to maintain ohmic contact and low resistance when forming a contact portion that electrically connects with a layer.

【0015】[0015]

【課題を解決するための手段】前記の目的を達成するた
め、請求項1の発明が講じた解決手段は、チャンバー内
に金属よりなるターゲットが配置されたスパッタリング
装置の前記チャンバー内にシリコンよりなる半導体基板
を連続的に供給して、前記半導体基板上に、該半導体基
板と該半導体基板上に形成される金属配線層とを電気的
に接続するコンタクト部を形成する半導体装置の製造方
法を対象とし、前記コンタクト部を形成する工程は、前
記チャンバー内に第1の物質よりなるスパッタリングガ
スを供給して、前記半導体基板上に、前記ターゲットを
構成する金属よりなり前記半導体基板に対して低抵抗で
ある第1の金属膜を堆積する工程と、前記チャンバー内
に前記第1の物質と該第1の物質とは異なる第2の物質
とよりなるスパッタリングガスを供給して、前記第1の
金属膜の上に前記ターゲットを構成する金属と前記第2
の物質との化合物よりなり前記半導体基板と前記金属配
線層との反応を防止する第2の金属膜を堆積する工程
と、前記チャンバー内に前記第1の物質よりなるスパッ
タリングガスを供給して、前記ターゲットの表面に付着
した前記第2の物質を除去すると共に前記第2の金属膜
の上に前記ターゲットを構成する金属と前記第2の物質
との混合物よりなる第3の金属膜を堆積する工程とを備
えている構成とするものである。
In order to achieve the above-mentioned object, a solution means of the invention of claim 1 is made of silicon in the chamber of a sputtering apparatus in which a target made of metal is arranged in the chamber. A method for manufacturing a semiconductor device, in which a semiconductor substrate is continuously supplied to form a contact portion for electrically connecting the semiconductor substrate and a metal wiring layer formed on the semiconductor substrate on the semiconductor substrate. In the step of forming the contact portion, a sputtering gas made of a first substance is supplied into the chamber, and a metal forming the target is formed on the semiconductor substrate to have a low resistance with respect to the semiconductor substrate. A step of depositing a first metal film, which is a sputtering method, and a sputtering process comprising the first substance and a second substance different from the first substance in the chamber. By supplying ring gas, metal and the second constituting the target on the first metal film
A step of depositing a second metal film made of a compound of the above substance for preventing a reaction between the semiconductor substrate and the metal wiring layer, and supplying a sputtering gas made of the first substance into the chamber, The second substance adhering to the surface of the target is removed, and a third metal film made of a mixture of the metal forming the target and the second substance is deposited on the second metal film. And a process.

【0016】請求項2の発明は、請求項1の構成に、前
記ターゲットを構成する金属は高融点金属であるという
構成を付加するものである。
According to a second aspect of the present invention, in addition to the configuration of the first aspect, the metal constituting the target is a refractory metal.

【0017】請求項3の発明は、請求項2の構成に、前
記高融点金属はチタンであり、前記第2の物質は窒素で
あるという構成を付加するものである。
According to a third aspect of the invention, the refractory metal is titanium and the second substance is nitrogen, in addition to the configuration of the second aspect.

【0018】請求項4の発明は、請求項3の構成に、前
記金属配線層はシリコンを含有する金属よりなり、前記
第3の金属膜の膜厚は8〜12nmであるという構成を
付加するものである。
According to a fourth aspect of the present invention, the metal wiring layer is made of a metal containing silicon and the third metal film has a thickness of 8 to 12 nm. It is a thing.

【0019】[0019]

【作用】請求項1の構成により、半導体基板上に堆積さ
れ半導体基板に対して低抵抗である第1の金属膜の上
に、半導体基板と半導体基板の上に形成される金属配線
層との反応を防止する第2の金属膜を堆積した後に、該
第2の金属膜を堆積する際に生成されターゲットの表面
に付着した第2の物質を除去すると共に、第2の金属膜
の上にターゲットを構成する金属と前記第2の物質との
混合物よりなる第3の金属膜を堆積する工程を備えてい
るため、2枚目以降の半導体基板上に第1の金属膜を堆
積する際に、ターゲットの表面に付着した第2の物質は
除去されている。このため、2枚目以降の半導体基板上
にも、他の物質が混入しておらず半導体基板に対して低
抵抗である第1の金属膜が堆積される。
According to the structure of claim 1, the semiconductor substrate and the metal wiring layer formed on the semiconductor substrate are formed on the first metal film which is deposited on the semiconductor substrate and has a low resistance to the semiconductor substrate. After depositing the second metal film that prevents the reaction, the second substance that is generated when depositing the second metal film and is attached to the surface of the target is removed, and the second metal film is deposited on the second metal film. Since a step of depositing a third metal film made of a mixture of the metal forming the target and the second substance is provided, when depositing the first metal film on the second and subsequent semiconductor substrates, The second substance attached to the surface of the target has been removed. Therefore, the first metal film, which is not mixed with other substances and has a low resistance with respect to the semiconductor substrates, is deposited on the second and subsequent semiconductor substrates.

【0020】請求項2の構成により、ターゲットを構成
する金属は高融点金属であるため、シリコンよりなる半
導体基板の上に高融点金属が堆積される場合に特に要望
されるオーミック性で且つ低抵抗なコンタクト部を実現
できる。
According to the second aspect of the present invention, since the metal constituting the target is a high melting point metal, the ohmic resistance and the low resistance which are particularly required when the high melting point metal is deposited on the semiconductor substrate made of silicon. It is possible to realize various contact parts.

【0021】請求項3の構成により、高融点金属はチタ
ンであり、第2の物質は窒素であるため、シリコンより
なる半導体基板上に窒化膜を介して窒化チタン膜を堆積
する場合に問題となるコンタクト部のオーミック性及び
低抵抗を確実に確保することができる。
According to the structure of claim 3, since the refractory metal is titanium and the second substance is nitrogen, there is a problem when a titanium nitride film is deposited on a semiconductor substrate made of silicon via a nitride film. It is possible to reliably secure the ohmic property and the low resistance of the contact portion.

【0022】請求項4の構成により、第3の金属膜の膜
厚は8nm以上であるため、ターゲットの表面に付着し
た窒素は確実に除去される。また、第3の金属膜の膜厚
は12nm以下であるため、金属配線層に含有されるシ
リコンと第3の金属膜を構成するチタンとが反応しても
金属配線層中のシリコンが実質的に減少することはな
い。
According to the structure of claim 4, since the thickness of the third metal film is 8 nm or more, the nitrogen adhering to the surface of the target is surely removed. Further, since the thickness of the third metal film is 12 nm or less, even if the silicon contained in the metal wiring layer reacts with the titanium forming the third metal film, the silicon in the metal wiring layer is substantially removed. Never decreases.

【0023】[0023]

【実施例】以下、本発明の一実施例に係る半導体装置の
製造方法について図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.

【0024】図1(a)〜(c)は、シャッターの無い
真空チャンバー1内にチタンよりなるターゲット2を配
置し、真空チャンバー1内にシリコン基板3を連続的に
搬入して、シリコン基板3と該シリコン基板3の上に形
成される金属配線層とを電気的に接続するコンタクト部
を形成する工程を示している。
1 (a) to 1 (c), a target 2 made of titanium is placed in a vacuum chamber 1 without a shutter, and a silicon substrate 3 is continuously carried into the vacuum chamber 1 to obtain a silicon substrate 3. 3 shows a step of forming a contact portion for electrically connecting the metal wiring layer formed on the silicon substrate 3 and the metal wiring layer.

【0025】まず、真空チャンバー1内にアルゴンガス
を供給すると、図1(a)に示すように、アルゴンガス
から発生したアルゴンイオンがターゲット2に衝突し、
ターゲット2からチタン原子が放出され、シリコン基板
3の上にチタン膜5が堆積される。
First, when argon gas is supplied into the vacuum chamber 1, argon ions generated from the argon gas collide with the target 2 as shown in FIG.
Titanium atoms are released from the target 2 and the titanium film 5 is deposited on the silicon substrate 3.

【0026】次に、真空チャンバー1内に窒素が混入さ
れたアルゴンガスを供給し、反応性スパッタリングを行
なうと、図1(b)に示すように、チタン膜5の上に窒
化チタン膜6が堆積される。この場合、ターゲット2の
表面にはチタンと窒素との混合膜7が付着する。
Next, when argon gas mixed with nitrogen is supplied into the vacuum chamber 1 and reactive sputtering is performed, a titanium nitride film 6 is formed on the titanium film 5 as shown in FIG. 1 (b). Is deposited. In this case, the mixed film 7 of titanium and nitrogen adheres to the surface of the target 2.

【0027】次に、真空チャンバー1内に再びアルゴン
ガスを供給すると、図1(c)に示すように、ターゲッ
ト2の表面に付着したチタンと窒素との混合膜7がター
ゲット2から脱離し、窒化チタン膜6の上に膜厚が極め
て薄いチタンと窒素との混合膜9が堆積される。チタン
と窒素との混合膜9の膜厚としては8〜12nmが適当
である。その理由は、チタンと窒素との混合膜9の膜厚
が8nmよりも薄い場合には、ターゲット2の表面に付
着したチタンと窒素との混合膜7が十分に除去されず、
一方、チタンと窒素との混合膜9の膜厚が12nmより
も厚い場合には、コンタクト部の上にシリコンを含む金
属配線層を形成すると、漏れ電流が増大するためであ
る。例えば、チタンと窒素との混合膜9の上にアルミニ
ウム合金(Al−1.0%Si−0.5%Cu)よりな
る金属配線層が形成される場合、該金属配線層を構成す
るアルミニウム及びシリコンと、チタンと窒素との混合
膜9を構成するチタンとが反応し、Ti−Si−Al系
の化合物が形成され、金属配線層中のシリコンが減少す
る。このため、シリコン基板3中のシリコンが、金属配
線層側に拡散したり或いは金属配線層のアルミニウムと
合金化したりして、接合漏れ電流の増大を招くことにな
る。ところが、第3の金属膜の膜厚が12nm以下であ
ると、金属配線層のシリコンが実質的に減少しないので
接合漏れ電流は増大しないのである。
Next, when argon gas is supplied again into the vacuum chamber 1, as shown in FIG. 1C, the mixed film 7 of titanium and nitrogen adhering to the surface of the target 2 is desorbed from the target 2, An extremely thin mixed film 9 of titanium and nitrogen is deposited on the titanium nitride film 6. A suitable film thickness of the mixed film 9 of titanium and nitrogen is 8 to 12 nm. The reason is that when the thickness of the mixed film 9 of titanium and nitrogen is thinner than 8 nm, the mixed film 7 of titanium and nitrogen adhered to the surface of the target 2 is not sufficiently removed,
On the other hand, when the film thickness of the mixed film 9 of titanium and nitrogen is thicker than 12 nm, the leakage current increases if the metal wiring layer containing silicon is formed on the contact portion. For example, when a metal wiring layer made of an aluminum alloy (Al-1.0% Si-0.5% Cu) is formed on the mixed film 9 of titanium and nitrogen, aluminum and Silicon reacts with titanium constituting the mixed film 9 of titanium and nitrogen to form a Ti—Si—Al based compound, and silicon in the metal wiring layer is reduced. Therefore, silicon in the silicon substrate 3 diffuses to the metal wiring layer side or alloys with aluminum of the metal wiring layer, which causes an increase in junction leakage current. However, when the film thickness of the third metal film is 12 nm or less, the silicon in the metal wiring layer does not substantially decrease, so that the junction leakage current does not increase.

【0028】以上の各工程により、シリコン基板3と該
シリコン基板3の上に形成される金属配線層とを電気的
に接続するコンタクト部の形成は完了する。そして、2
枚目以降のシリコン基板3が真空チャンバー1内に搬入
され、該真空チャンバー1内にアルゴンガスが供給され
た場合、ターゲット2の表面に付着したチタンと窒素と
の混合膜7はすでに除去されているので、図1(a)に
示すように、ターゲット2からはチタン原子が放出さ
れ、シリコン基板3の上には窒素が含まれないチタン膜
5が堆積されることになる。
Through the above steps, the formation of the contact portion for electrically connecting the silicon substrate 3 and the metal wiring layer formed on the silicon substrate 3 is completed. And 2
When the first and subsequent silicon substrates 3 are carried into the vacuum chamber 1 and argon gas is supplied into the vacuum chamber 1, the titanium-nitrogen mixed film 7 adhering to the surface of the target 2 has already been removed. Therefore, as shown in FIG. 1A, titanium atoms are emitted from the target 2 and a titanium film 5 containing no nitrogen is deposited on the silicon substrate 3.

【0029】図2は、前記の方法により形成したディー
プサブミクロンレベルの超大規模集積回路装置のコンタ
クト部の断面構造を示している。以下、図2に基づき前
記超大規模集積回路装置のコンタクト部の形成方法につ
いて説明する。
FIG. 2 shows a sectional structure of a contact portion of an ultra-large scale integrated circuit device of the deep submicron level formed by the above method. Hereinafter, a method of forming the contact portion of the ultra large scale integrated circuit device will be described with reference to FIG.

【0030】面方位(100)のシリコン基板3の表面
には、ヒ素(As)をイオン注入することによりn型高
濃度拡散層が形成されているか又はフッ化ホウ素(BF
2 )をn型ウエル領域にイオン注入することによりp型
高濃度拡散層が形成されているものとする。次に、CV
D法によってシリコン基板3の上にシリコン酸化膜より
なる層間絶縁膜4を堆積した後、850〜900℃の熱
処理を行なって注入されている不純物イオンの活性化を
行なう。次に、ドライエッチング法によって層間絶縁膜
4にシリコン基板3の表面まで貫通するコンタクトホー
ルを開口した後、湿式法による洗浄とシリコン自然酸化
膜の除去とを行なう。次に、層間絶縁膜4及びコンタク
トホールに露出したシリコン基板3の上に、前述した方
法により、チタン膜5、窒化チタン膜6及びチタンと窒
素との混合膜9を順次堆積する。この場合、シリコン基
板3の上には高純度のチタン膜5が堆積されている。次
に、ブランケットタングステンCVD法によってチタン
と窒素との混合膜9の上に全面的にタングステン膜を堆
積した後、該タングステン膜に対してエッチバック法を
行なうことによってコンタクトホール内にタングステン
膜よりなるプラグ10を形成する。次に、チタンと窒素
との混合膜9及びプラグ10の上にスパッタ堆積法によ
ってアルミニウム合金よりなる金属配線層11を形成す
る。次に、金属配線層11の上に通常のフォトリソグラ
フィ技術によりレジストパターンを形成し、該レジスト
パターンをマスクとして、金属配線層11、チタンと窒
素との混合膜9、窒化チタン膜6及びチタン膜5よりな
る積層膜に対してドライエッチングを行なって積層金属
配線層を形成する。その後、水素と窒素との混合フォー
ミングガス中において450℃の温度で熱処理を行な
い、オーミック性で低抵抗なコンタクト部を完成する。
An n-type high-concentration diffusion layer is formed by ion-implanting arsenic (As) on the surface of the silicon substrate 3 having a plane orientation (100) or boron fluoride (BF).
2 ) is ion-implanted into the n-type well region to form the p-type high concentration diffusion layer. Next, CV
After the interlayer insulating film 4 made of a silicon oxide film is deposited on the silicon substrate 3 by the D method, heat treatment at 850 to 900 ° C. is performed to activate the implanted impurity ions. Next, after a contact hole penetrating to the surface of the silicon substrate 3 is opened in the interlayer insulating film 4 by a dry etching method, cleaning by a wet method and removal of the silicon natural oxide film are performed. Next, the titanium film 5, the titanium nitride film 6, and the mixed film 9 of titanium and nitrogen are sequentially deposited on the interlayer insulating film 4 and the silicon substrate 3 exposed in the contact hole by the method described above. In this case, a high-purity titanium film 5 is deposited on the silicon substrate 3. Next, a blanket tungsten CVD method is used to deposit a tungsten film on the entire surface of the mixed film 9 of titanium and nitrogen, and then an etchback method is performed on the tungsten film to form the tungsten film in the contact holes. The plug 10 is formed. Next, a metal wiring layer 11 made of an aluminum alloy is formed on the mixed film 9 of titanium and nitrogen and the plug 10 by a sputter deposition method. Next, a resist pattern is formed on the metal wiring layer 11 by an ordinary photolithography technique, and the metal wiring layer 11, the mixed film 9 of titanium and nitrogen, the titanium nitride film 6, and the titanium film are formed using the resist pattern as a mask. The laminated film of 5 is dry-etched to form a laminated metal wiring layer. After that, heat treatment is performed at a temperature of 450 ° C. in a mixed forming gas of hydrogen and nitrogen to complete an ohmic contact portion having low resistance.

【0031】図3は、前記の方法により形成した高アス
ペクト比を有する微細なオーミック性コンタクト部の特
性としてのコンタクトホール径とコンタクト抵抗との関
係を示しており、p型高濃度拡散層に対するコンタクト
部を従来の方法により形成した場合と本発明の方法によ
り形成した場合とを示している。図3から明らかなよう
に、本発明の方法によると、コンタクトホールの径が
0.4μmである微細なコンタクト部であっても低抵抗
が確保されている。
FIG. 3 shows the relationship between the contact hole diameter and the contact resistance as a characteristic of a fine ohmic contact portion having a high aspect ratio formed by the above-mentioned method. The contact with the p-type high concentration diffusion layer is shown in FIG. The case where the part is formed by the conventional method and the case where the part is formed by the method of the present invention are shown. As is apparent from FIG. 3, according to the method of the present invention, low resistance is ensured even in a fine contact portion having a contact hole diameter of 0.4 μm.

【0032】図4は、前記の方法により形成したオーミ
ック性コンタクト部の特性としてのコンタクト部のp−
n接合の接合漏れ電流の分布を示すヒストグラムであっ
て、(a)は従来の方法により形成した場合であり、
(b)は本発明の方法により形成した場合である。ま
た、図4においては、p型ウェル領域に形成したn+
高濃度拡散層とp型ウェル領域とのp−n接合の接合漏
れ電流を示している。測定条件としては、5.0Vの逆
バイアスが印加され、接合面積は320,000μm2
であり、コンタクト面積は4,357μm2 であり、チ
タンと窒素との混合膜9の膜厚は10nmである。図4
から明らかなように、従来の方法によって形成したコン
タクトと本発明の方法によって形成したコンタクトとに
おいてほぼ同等の接合漏れ電流の分布を示している。前
述したように、チタンと窒素との混合膜9の上にアルミ
ニウム合金よりなる金属配線層11を形成した場合、該
金属配線層11を構成するアルミニウム及びシリコン
と、チタンと窒素との混合膜9を構成するチタンとが反
応し、接合漏れ電流の増大を招く虞れがあるが、本実施
例においては、接合漏れ電流が増加しなかったので、窒
化チタン膜6の上にチタンと窒素との混合膜9を形成し
たのも拘らず、金属配線層11中のシリコンの量が実質
的に低減しなかったものと判断することができる。
FIG. 4 shows p− of the contact portion as a characteristic of the ohmic contact portion formed by the above method.
It is a histogram showing the distribution of the junction leakage current of the n-junction, where (a) is the case where it is formed by the conventional method,
(B) is a case where it is formed by the method of the present invention. Further, FIG. 4 shows the junction leakage current of the pn junction between the n + -type high concentration diffusion layer formed in the p-type well region and the p-type well region. As the measurement conditions, a reverse bias of 5.0 V was applied and the junction area was 320,000 μm 2.
The contact area is 4,357 μm 2 and the film thickness of the mixed film 9 of titanium and nitrogen is 10 nm. Figure 4
As is clear from the graph, the contact leakage current distributions of the contact formed by the conventional method and the contact formed by the method of the present invention are almost equal. As described above, when the metal wiring layer 11 made of an aluminum alloy is formed on the mixed film 9 of titanium and nitrogen, the mixed film 9 of titanium and nitrogen and aluminum and silicon which form the metal wiring layer 11 is formed. There is a risk that the titanium constituting the titanium reacts with each other to increase the junction leakage current. However, in this embodiment, the junction leakage current did not increase. Therefore, titanium and nitrogen are not formed on the titanium nitride film 6. It can be judged that the amount of silicon in the metal wiring layer 11 was not substantially reduced despite the formation of the mixed film 9.

【0033】以上のように、本実施例によると、真空チ
ャンバー1内にシャッターが設けられていないスパッタ
堆積装置(例えば、コリメータスパッタ堆積装置)を用
いてシリコン基板3上にチタン膜5及び窒化チタン膜6
を連続的に堆積するに際し、窒化チタン膜6の上に膜厚
10nm程度のチタンと窒素との混合膜9を堆積し、コ
ンタクト部をチタン膜5、窒化チタン膜6及びチタンと
窒素との混合膜9よりなる3層構造とすることにより、
最下層のチタン膜5に窒素が混入する事態を避けること
ができるので、シリコン基板3上にオーミック性で且つ
低抵抗なコンタクト部を形成することができる。
As described above, according to this embodiment, the titanium film 5 and the titanium nitride film are formed on the silicon substrate 3 by using the sputter deposition apparatus (for example, collimator sputter deposition apparatus) in which the shutter is not provided in the vacuum chamber 1. Membrane 6
In continuously depositing, a mixed film 9 of titanium and nitrogen having a film thickness of about 10 nm is deposited on the titanium nitride film 6, and the contact portion is mixed with the titanium film 5, the titanium nitride film 6 and the titanium and nitrogen. By having a three-layer structure composed of the film 9,
Since it is possible to avoid the situation where nitrogen is mixed into the lowermost titanium film 5, it is possible to form an ohmic contact portion having low resistance on the silicon substrate 3.

【0034】なお、前記本実施例においては、コンタク
ト部を、チタン膜5、窒化チタン膜6及びチタンと窒素
との混合膜9よりなる3層構造としたが、これに代え
て、[表1]において○印で示す組み合わせを採用する
ことができる。例えば、ほう素(B)とチタン(Ti)
の組合せの場合は、チタン膜、ほう化チタン及びチタン
とほう素との混合膜の3層構造となる。
In the present embodiment, the contact portion has a three-layer structure including the titanium film 5, the titanium nitride film 6 and the mixed film 9 of titanium and nitrogen, but instead of this, [Table 1 ], It is possible to employ a combination indicated by a circle. For example, boron (B) and titanium (Ti)
In the case of the combination of the above, a three-layer structure of a titanium film, titanium boride and a mixed film of titanium and boron is formed.

【0035】[0035]

【表1】 [Table 1]

【0036】[0036]

【発明の効果】請求項1の発明に係る半導体装置の製造
方法によると、半導体基板に対して低抵抗である第1の
金属膜の上に、半導体基板と金属配線層との反応を防止
する第2の金属膜を堆積した後に、該第2の金属膜を堆
積する際にターゲットの表面に付着した第2の物質を除
去すると共に第2の金属膜の上にターゲットを構成する
金属と前記第2の物質との混合物よりなる第3の金属膜
を堆積する工程を備えているため、2枚目以降の半導体
基板上に第1の金属膜を堆積する際、ターゲットの表面
に付着した第2の物質は除去されているので、2枚目以
降の半導体基板上に堆積される第1の金属膜にも第2の
物質は混入していない。このため、半導体基板上にオー
ミック性で且つ低抵抗なコンタクト部が形成された半導
体装置を確実に製造することができる。
According to the method of manufacturing the semiconductor device of the first aspect of the present invention, the reaction between the semiconductor substrate and the metal wiring layer is prevented on the first metal film having a low resistance with respect to the semiconductor substrate. After depositing the second metal film, the second substance adhering to the surface of the target when depositing the second metal film is removed, and the metal constituting the target on the second metal film and the metal Since a step of depositing a third metal film made of a mixture with the second substance is provided, when depositing the first metal film on the second and subsequent semiconductor substrates, the first metal film deposited on the surface of the target is deposited. Since the second substance has been removed, the second substance is not mixed in the first metal film deposited on the second and subsequent semiconductor substrates. Therefore, it is possible to reliably manufacture the semiconductor device in which the ohmic and low-resistance contact portion is formed on the semiconductor substrate.

【0037】請求項2の発明に係る半導体装置の製造方
法によると、ターゲットを構成する金属は高融点金属で
あるため、シリコンよりなる半導体基板の上に高融点金
属が堆積される場合に特に要望されるオーミック性で且
つ低抵抗なコンタクト部を確実に実現できる。
According to the method of manufacturing a semiconductor device of the second aspect of the present invention, since the metal constituting the target is a refractory metal, it is particularly desired when the refractory metal is deposited on the semiconductor substrate made of silicon. It is possible to surely realize a contact portion having ohmic resistance and low resistance.

【0038】請求項3の発明に係る半導体装置の製造方
法によると、高融点金属はチタンであり、第2の物質は
窒素であるため、シリコンよりなる半導体基板上に窒化
膜を介して窒化チタン膜を堆積する場合に問題となるコ
ンタクト部のオーミック性及び低抵抗が確実に確保され
る。
According to the semiconductor device manufacturing method of the third aspect of the present invention, since the refractory metal is titanium and the second substance is nitrogen, titanium nitride is formed on the semiconductor substrate made of silicon via the nitride film. The ohmic property and low resistance of the contact portion, which are problems when depositing the film, are surely secured.

【0039】請求項4の発明に係る半導体装置の製造方
法によると、第3の金属膜の膜厚は8〜12nmである
ため、ターゲットの表面に付着した窒素が確実に除去さ
れると共に、金属配線層に含有されるシリコンと第3の
金属膜を構成するチタンとが反応しても、金属配線層中
のシリコンが実質的に減少することがないので、半導体
基板のシリコンが金属配線層に拡散したり或いは金属配
線層を構成する金属と合金化して接合漏れ電流が増大す
る事態は避けられる。
According to the semiconductor device manufacturing method of the fourth aspect of the present invention, since the thickness of the third metal film is 8 to 12 nm, the nitrogen adhering to the surface of the target can be reliably removed and the metal film can be removed. Even if the silicon contained in the wiring layer reacts with the titanium forming the third metal film, the silicon in the metal wiring layer does not substantially decrease, so that the silicon of the semiconductor substrate becomes the metal wiring layer. It is possible to avoid a situation where the junction leakage current increases due to diffusion or alloying with the metal forming the metal wiring layer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る半導体装置の製造方法
の各工程を示す断面図である。
FIG. 1 is a cross-sectional view showing each step of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施例に係る半導体装置の製造方法
により形成された超大規模集積回路装置のコンタクト部
の断面図である。
FIG. 2 is a cross-sectional view of a contact portion of an ultra-large scale integrated circuit device formed by a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【図3】本発明の一実施例に係る半導体装置の製造方法
により形成したコンタクト部におけるコンタクトホール
径とコンタクト抵抗との関係を示す特性図である。
FIG. 3 is a characteristic diagram showing a relationship between a contact hole diameter and a contact resistance in a contact portion formed by a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図4】半導体装置のコンタクト部における接合漏れ電
流と発生頻度との関係を示し、(a)は従来の方法によ
り得たコンタクト部の場合であり、(b)は本発明の方
法により得たコンタクト部の場合である。
4A and 4B show a relationship between a junction leakage current and a frequency of occurrence in a contact portion of a semiconductor device, FIG. 4A shows a case of a contact portion obtained by a conventional method, and FIG. 4B shows a relation by a method of the present invention. This is the case of the contact part.

【図5】従来の半導体装置の製造方法の各工程を示す断
面図である。
FIG. 5 is a cross-sectional view showing each step of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 真空チャンバー 2 ターゲット 3 シリコン基板(半導体基板) 4 層間絶縁膜 5 チタン膜(第1の金属膜) 6 窒化チタン膜(第2の金属膜) 7 ターゲットの表面に付着したチタンと窒素との混合
膜 8 シリコン基板の上に堆積したチタンと窒素との混合
膜 9 窒化チタン膜の上に堆積したチタンと窒素との混合
膜(第3の金属膜) 10 タングステン膜よりなるプラグ 11 金属配線層
1 vacuum chamber 2 target 3 silicon substrate (semiconductor substrate) 4 interlayer insulating film 5 titanium film (first metal film) 6 titanium nitride film (second metal film) 7 mixture of titanium and nitrogen adhering to the target surface Film 8 Mixed film of titanium and nitrogen deposited on silicon substrate 9 Mixed film of titanium and nitrogen deposited on titanium nitride film (third metal film) 10 Plug made of tungsten film 11 Metal wiring layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 21/768 29/40 Z 8826−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/3205 21/768 29/40 Z 8826-4M

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 チャンバー内に金属よりなるターゲット
が配置されたスパッタリング装置の前記チャンバー内に
シリコンよりなる半導体基板を連続的に供給して、前記
半導体基板上に、該半導体基板と該半導体基板上に形成
される金属配線層とを電気的に接続するコンタクト部を
形成する半導体装置の製造方法であって、 前記コンタクト部を形成する工程は、 前記チャンバー内に第1の物質よりなるスパッタリング
ガスを供給して、前記半導体基板上に、前記ターゲット
を構成する金属よりなり前記半導体基板に対して低抵抗
である第1の金属膜を堆積する工程と、 前記チャンバー内に前記第1の物質と該第1の物質とは
異なる第2の物質とよりなるスパッタリングガスを供給
して、前記第1の金属膜の上に前記ターゲットを構成す
る金属と前記第2の物質との化合物よりなり前記半導体
基板と前記金属配線層との反応を防止する第2の金属膜
を堆積する工程と、 前記チャンバー内に前記第1の物質よりなるスパッタリ
ングガスを供給して、前記ターゲットの表面に付着した
前記第2の物質を除去すると共に前記第2の金属膜の上
に前記ターゲットを構成する金属と前記第2の物質との
混合物よりなる第3の金属膜を堆積する工程とを備えて
いることを特徴とする半導体装置の製造方法。
1. A semiconductor substrate made of silicon is continuously supplied into the chamber of a sputtering apparatus in which a target made of metal is placed in the chamber, and the semiconductor substrate, the semiconductor substrate and the semiconductor substrate are provided on the semiconductor substrate. A method of manufacturing a semiconductor device, comprising forming a contact portion for electrically connecting to a metal wiring layer formed in the step of forming the contact portion, wherein the step of forming the contact portion includes forming a sputtering gas containing a first substance in the chamber. Supplying and depositing on the semiconductor substrate a first metal film made of a metal forming the target and having a low resistance with respect to the semiconductor substrate; and a step of depositing the first substance in the chamber. A sputtering gas composed of a second substance different from the first substance is supplied, and a metal constituting the target is formed on the first metal film. Depositing a second metal film made of a compound of the second substance and preventing a reaction between the semiconductor substrate and the metal wiring layer; and supplying a sputtering gas made of the first substance into the chamber. And removing the second substance adhering to the surface of the target, and on the second metal film, a third metal film made of a mixture of the metal forming the target and the second substance. And a step of depositing the semiconductor.
【請求項2】 前記ターゲットを構成する金属は高融点
金属であることを特徴とする請求項1に記載の半導体装
置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the metal forming the target is a refractory metal.
【請求項3】 前記高融点金属はチタンであり、前記第
2の物質は窒素であることを特徴とする請求項2に記載
の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein the refractory metal is titanium and the second substance is nitrogen.
【請求項4】 前記金属配線層はシリコンを含有する金
属よりなり、前記第3の金属膜の膜厚は8〜12nmで
あることを特徴とする請求項3に記載の半導体装置の製
造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the metal wiring layer is made of a metal containing silicon, and the thickness of the third metal film is 8 to 12 nm.
JP21273494A 1993-11-22 1994-09-06 Manufacture of semiconductor device Withdrawn JPH07193025A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21273494A JPH07193025A (en) 1993-11-22 1994-09-06 Manufacture of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29175593 1993-11-22
JP5-291755 1993-11-22
JP21273494A JPH07193025A (en) 1993-11-22 1994-09-06 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07193025A true JPH07193025A (en) 1995-07-28

Family

ID=26519402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21273494A Withdrawn JPH07193025A (en) 1993-11-22 1994-09-06 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07193025A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174227A (en) * 1997-07-03 1999-03-16 Motorola Inc Semiconductor device and process for forming the same
JP2008261059A (en) * 1995-08-07 2008-10-30 Applied Materials Inc Apparatus for filling apertures in thin film layer on semiconductor substrate
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US7977243B2 (en) 2001-11-14 2011-07-12 Canon Anelva Corporation Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
JP2016219491A (en) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 METHOD OF FORMING Ti/TiN LAMINATION FILM, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261059A (en) * 1995-08-07 2008-10-30 Applied Materials Inc Apparatus for filling apertures in thin film layer on semiconductor substrate
JPH1174227A (en) * 1997-07-03 1999-03-16 Motorola Inc Semiconductor device and process for forming the same
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US7977243B2 (en) 2001-11-14 2011-07-12 Canon Anelva Corporation Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
JP2016219491A (en) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 METHOD OF FORMING Ti/TiN LAMINATION FILM, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

Similar Documents

Publication Publication Date Title
JP3704427B2 (en) Method for forming copper metal wiring of semiconductor device
US6451690B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
US20070059502A1 (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US5780908A (en) Semiconductor apparatus with tungstein nitride
JPH08107087A (en) Semiconductor device and manufacture thereof
JPS5950230B2 (en) Method of forming contact structure
JP3277855B2 (en) Method for forming wiring of semiconductor device
JPH07193025A (en) Manufacture of semiconductor device
JPS61144872A (en) Semiconductor device
EP0658926A1 (en) Method of producing a semiconductor device comprising a contact layer between the silicon substrate and a wiring layer
JP3252397B2 (en) Wiring formation method
JPH073819B2 (en) Refractory metal growth method
JPS6353949A (en) Method of forming metallic wiring
US9824972B2 (en) Contacts for semiconductor devices and methods of forming thereof
JP3361971B2 (en) Metal nitride conversion method and semiconductor device manufacturing method
JP3072544B2 (en) Semiconductor device wiring method
JP2004228584A (en) Method of forming integrated circuit contacts
JPH11288923A (en) Trench forming method and manufacture thereof
JP3058956B2 (en) Semiconductor device and manufacturing method thereof
JP3109269B2 (en) Method for manufacturing semiconductor device
JPH02246159A (en) Wiring structure of semiconductor device and formation thereof
JP3868043B2 (en) Tungsten nitride film manufacturing method and metal wiring manufacturing method using the same
JP3337758B2 (en) Method for manufacturing semiconductor device
JP2841457B2 (en) Method of forming aluminum film
JPH10321635A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106