JP3058956B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3058956B2
JP3058956B2 JP3252356A JP25235691A JP3058956B2 JP 3058956 B2 JP3058956 B2 JP 3058956B2 JP 3252356 A JP3252356 A JP 3252356A JP 25235691 A JP25235691 A JP 25235691A JP 3058956 B2 JP3058956 B2 JP 3058956B2
Authority
JP
Japan
Prior art keywords
vanadium
layer
silicide
contact
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3252356A
Other languages
Japanese (ja)
Other versions
JPH0590206A (en
Inventor
一郎 水島
正弘 柏木
巌 國島
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3252356A priority Critical patent/JP3058956B2/en
Publication of JPH0590206A publication Critical patent/JPH0590206A/en
Application granted granted Critical
Publication of JP3058956B2 publication Critical patent/JP3058956B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に、微細な接続孔等における半導体
基板と配線材料との間のコンタクト抵抗の低減に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a method for reducing contact resistance between a semiconductor substrate and a wiring material in a fine connection hole or the like.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、MOS集積回路において
も、ゲート電極や、ソース・ドレイン拡散層と金属配線
との接続を行うための接続部の面積は非常に小さくなっ
ている。
2. Description of the Related Art In recent years, as semiconductor devices have become more highly integrated, circuit miniaturization has been progressing, and even in MOS integrated circuits, connection between gate electrodes and source / drain diffusion layers and metal wiring has been required. Are very small.

【0003】この結果、コンタクト抵抗の増大が大きな
問題となってきている。
As a result, an increase in contact resistance has become a major problem.

【0004】単位面積当たりのコンタクト抵抗の値は、
一般に金属と半導体との仕事関数の差、および半導体中
の電気的に活性化した不純物濃度によって決定される。
コンタクト抵抗を下げるためには、仕事関数の差は小さ
い方が望ましく、また半導体中の不純物濃度は高い方が
望ましい。
The value of the contact resistance per unit area is
Generally, it is determined by the difference in work function between a metal and a semiconductor and the concentration of electrically activated impurities in the semiconductor.
In order to reduce the contact resistance, it is desirable that the difference between the work functions is small and that the impurity concentration in the semiconductor is high.

【0005】コンタクトの形成に際しては、拡散層の抵
抗の低減および自己整合コンタクト形成の目的で金属の
硅化物を用いる技術が用いられている。通常硅化物を形
成する金属としてはチタンが用いられているが、この技
術の問題点として、p型拡散層に対するコンタクト抵抗
が高いという問題がある。
In forming a contact, a technique using metal silicide is used for the purpose of reducing the resistance of the diffusion layer and forming a self-aligned contact. Normally, titanium is used as a metal forming silicide, but the problem with this technique is that the contact resistance to the p-type diffusion layer is high.

【0006】即ち、チタニウムの硅化物によってp型拡
散層中のボロンが吸い出され、接触領域界面でのキャリ
ア濃度が減少することによって、コンタクト抵抗が高く
なってしまっていた。
That is, boron in the p-type diffusion layer is sucked out by the titanium silicide, and the carrier concentration at the interface of the contact region is reduced, thereby increasing the contact resistance.

【0007】[0007]

【発明が解決しようとする課題】このようにコンタクト
に金属の硅化物を用いる方法は、拡散層からのボロンの
吸い出しによるキャリア濃度の減少により、コンタクト
抵抗を低減することができないという問題があった。
As described above, the method using metal silicide for the contact has a problem that the contact resistance cannot be reduced due to a decrease in the carrier concentration due to the absorption of boron from the diffusion layer. .

【0008】本発明は、前記実情に鑑みてなされたもの
で、微細化に際してもコンタクト抵抗の十分に小さいコ
ンタクトを形成することを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to form a contact having a sufficiently small contact resistance even in miniaturization.

【0009】[0009]

【課題を解決するための手段】そこで本発明の第1で
は、半導体基板にボロンを不純物として導入した不純物
領域が形成され該領域に対してコンタクトするコンタク
ト層が形成された半導体装置において、前記基板のコン
タクト層が、ボロンとの化合物よりもシリコンとの化合
物を形成する際の自由エネルギー低下が大である金属の
硅化物で構成されていることを特徴とする。
SUMMARY OF THE INVENTION In a first aspect of the present invention, there is provided a semiconductor device in which an impurity region in which boron is introduced as an impurity is formed in a semiconductor substrate and a contact layer for contacting the region is formed. Is characterized in that the contact layer is made of a metal silicide whose free energy decreases more when forming a compound with silicon than with a compound with boron.

【0010】また、本発明の第2では、半導体基板に形
成されるボロンを不純物として導入した不純物領域に対
してコンタクトを形成する半導体装置の製造方法におい
て、前記コンタクトの形成は前記半導体基板上にボロン
との化合物よりもシリコンとの化合物を形成する際の自
由エネルギー低下が大である金属の硅化物を形成する工
程を含むようにしている。
According to a second aspect of the present invention, in a method of manufacturing a semiconductor device for forming a contact with an impurity region formed by introducing boron as an impurity on a semiconductor substrate, the contact is formed on the semiconductor substrate. The method includes a step of forming a metal silicide in which the free energy decreases more when forming a compound with silicon than with a compound with boron.

【0011】[0011]

【作用】p型拡散層のボロンが吸い出され、コンタクト
抵抗が高くなってしまう問題は次の理由によるものと思
われる。
The problem that boron in the p-type diffusion layer is sucked out and the contact resistance becomes high is considered to be as follows.

【0012】即ち、チタニウムの硼化物(TiB2 )と
チタニウムの硅化物(TiSi2 )とではチタニウム硼
化物の方が生成自由エネルギーが負に大きいことであ
る。シリコン基板中に拡散したボロンはシリコン硅化物
中に拡散し、チタン−ボロン結合が形成され安定化す
る。
That is, titanium boride (TiB 2 ) and titanium silicide (TiSi 2 ) have a larger negative free energy of formation than titanium boride. The boron diffused into the silicon substrate diffuses into the silicon silicide, and a titanium-boron bond is formed and stabilized.

【0013】このようにして、TiSi2 /p+ −Si
界面に存在するBがTiSi2 膜中に積極的に吸い込ま
れる。そしてTi−Bの結合率は熱処理温度に比例して
増大するため、ゲッタリング工程あるいはメルト工程な
どの高温熱処理工程を加えることによりBの吸い出し効
果が加速され、界面ボロン濃度の低下が顕著になる。こ
の結果従来の技術では熱的に安定な低抵抗コンタクトを
形成することが不可能であった。
Thus, TiSi 2 / p + -Si
B existing at the interface is positively sucked into the TiSi 2 film. Since the bonding ratio of Ti-B increases in proportion to the heat treatment temperature, the effect of sucking out B is accelerated by adding a high-temperature heat treatment step such as a gettering step or a melt step, and the decrease in interfacial boron concentration becomes remarkable. . As a result, it has not been possible to form a thermally stable low resistance contact with the prior art.

【0014】本発明によれば、ボロンとの化合物よりも
シリコンとの化合物を形成する際の自由エネルギー低下
が大である金属の硅化物をコンタクトの界面に形成する
ことにより、この金属の硅化物の方が安定であるため、
この金属はシリコンと反応しボロンと反応する可能性は
極めて小さく、従ってボロンの吸い出しはほとんど皆無
とすることができる。
According to the present invention, a metal silicide having a larger free energy reduction when forming a compound with silicon than a compound with boron is formed at the interface of the contact, so that the silicide of this metal is formed. Is more stable,
This metal is very unlikely to react with silicon and with boron, so that almost no boron can be sucked out.

【0015】ここで望ましくは、ボロンとの化合物より
もシリコンとの化合物を形成する際の自由エネルギー低
下が大である金属としてバナジウムVを用いる。バナジ
ウムは、シリコンと反応してV2 Siの化学式をもつ化
合物を形成する。すなわち、バナジウム2原子に対して
Si1原子しか消費しないうえバナジウムは原子半径が
大きいため、Siの食われは少なくてすみ、浅い拡散層
の場合にも突き抜けのおそれはない。また、わずかにボ
ロンと反応したとしてもV2 Bの化学式をもつ化合物を
形成するため、ボロンの消費は少ない。
Preferably, vanadium V is used as a metal whose free energy decreases more when forming a compound with silicon than a compound with boron. Vanadium reacts with silicon to form a compound having the formula V 2 Si. That is, only one Si atom is consumed for two vanadium atoms, and vanadium has a large atomic radius, so that Si is less eroded, and there is no danger of penetration even in a shallow diffusion layer. Further, even if it reacts slightly with boron, it forms a compound having the chemical formula of V 2 B, so that the consumption of boron is small.

【0016】また、硅化バナジウム層の上にタングステ
ン層を形成しても良い。
A tungsten layer may be formed on the vanadium silicide layer.

【0017】さらに、ブランケット構造のコンタクト形
成を行う場合には、バナジウム層上に、絶縁膜上まで及
ぶように窒化チタンまたは窒化バナジウム層等を形成す
るのが望ましい。これはタングステン層等の電極配線層
と絶縁膜との密着性が良くないためである。このように
電極配線層と絶縁膜との間に中間層として窒化チタンま
たは窒化バナジウム等の層を介在させることにより、よ
り信頼性の高いコンタクトの形成が可能となる。
Further, when a contact having a blanket structure is formed, it is desirable to form a titanium nitride or vanadium nitride layer on the vanadium layer so as to reach the insulating film. This is because the adhesion between the electrode wiring layer such as a tungsten layer and the insulating film is not good. By thus interposing a layer such as titanium nitride or vanadium nitride as an intermediate layer between the electrode wiring layer and the insulating film, a more reliable contact can be formed.

【0018】特に、ボロンとの化合物よりもシリコンと
の化合物を形成する際の自由エネルギー低下が大である
金属を堆積し、この金属中にボロンの最大濃度が位置す
るような条件でボロンイオンを注入し、かつこのボロン
イオン注入の後に熱処理を行い、この金属と半導体基板
とを反応させるようにすると、p型拡散層の形成と同時
にコンタクトを形成することができる。そしてまた、ボ
ロンが良好に金属層内に存在し、平衡状態を形成するこ
とができ、ボロンの吸い出し効果が低減される。
In particular, a metal having a larger free energy reduction when forming a compound with silicon than a compound with boron is deposited, and boron ions are formed under such a condition that the maximum concentration of boron is located in the metal. By implanting and performing a heat treatment after the boron ion implantation so that the metal reacts with the semiconductor substrate, a contact can be formed simultaneously with the formation of the p-type diffusion layer. In addition, boron is favorably present in the metal layer, and an equilibrium state can be formed, so that the effect of sucking boron is reduced.

【0019】なお、前記イオン注入は金属と半導体基板
との反応後に行ってもよく、その後熱処理により拡散層
を形成すれば良い。
The ion implantation may be performed after the reaction between the metal and the semiconductor substrate, and then the diffusion layer may be formed by heat treatment.

【0020】また、ボロンを含有した上記金属薄膜を形
成し、熱処理を行うようにし、ボロン拡散によりp型層
の形成と同時に金属硅化物層を形成するようにしてもよ
い。さらには、すでに拡散層の形成された基板上にこの
金属薄膜を形成し熱処理を行うようにし、金属硅化物層
を形成してもよい。
Further, the metal thin film containing boron may be formed and heat-treated, and the metal silicide layer may be formed simultaneously with the formation of the p-type layer by boron diffusion. Furthermore, a metal silicide layer may be formed by forming this metal thin film on a substrate on which a diffusion layer has already been formed and performing heat treatment.

【0021】さらにまた、ここで用いる金属としてはV
の他、鉄等でもよい。
Furthermore, the metal used here is V
Alternatively, iron or the like may be used.

【0022】[0022]

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0023】図1(a) 乃至(d) は本発明の第1の実施例
の半導体装置の製造工程を示す断面図である。
FIGS. 1A to 1D are cross-sectional views showing the steps of manufacturing a semiconductor device according to the first embodiment of the present invention.

【0024】まず、図1(a) に示すように、n型シリコ
ン基板1にフィールド酸化膜(図示せず)を形成したの
ち、分離された素子領域内に、絶縁膜2を形成し、これ
にコンタクト窓を開口し、BF2 を加速電圧30ke
V、注入ドーズ量5×1015cm-2の条件でイオン注入
(マスクは図示せず)を行い、乾燥窒素雰囲気中、95
0℃1時間の熱処理を行う。このようにしてp型拡散層
3を形成した後、この基板を周知のマグネトロンスパッ
タリング装置に設置する。
First, as shown in FIG. 1A, after forming a field oxide film (not shown) on an n-type silicon substrate 1, an insulating film 2 is formed in an isolated element region. Contact window is opened and BF 2 is accelerated at 30 ke
Ion implantation (mask is not shown) was performed under the conditions of V and an implantation dose of 5 × 10 15 cm −2 ,
Heat treatment is performed at 0 ° C. for 1 hour. After forming the p-type diffusion layer 3 in this way, the substrate is set in a well-known magnetron sputtering apparatus.

【0025】そして、このスパッタリング装置のチャン
バー内を2×10-5Pa以下の真空に排気した後、40cm
3 /minの流量のアルゴンガスを導入する。このときチャ
ンバー内の圧力が3.7×10-4Paに維持されるように
する。そしてVターゲットを、印加電圧600V、ター
ゲット電流5Aで発生させたアルゴンプラズマでスパッ
タリングし、絶縁膜2の上層に、バナジウム層4を膜厚
60nmとなるように堆積する。
After evacuating the chamber of the sputtering apparatus to a vacuum of 2 × 10 −5 Pa or less,
Argon gas at a flow rate of 3 / min is introduced. At this time, the pressure in the chamber is maintained at 3.7 × 10 −4 Pa. Then, the V target is sputtered with argon plasma generated at an applied voltage of 600 V and a target current of 5 A, and a vanadium layer 4 is deposited on the insulating film 2 so as to have a thickness of 60 nm.

【0026】次に、このチャンバー内に100cm3 /min
の流量の窒素ガスを導入して、チャンバー内圧力が3.
7×10-1Paに保たれるようにしておく。しかる後に基
板1の裏面側に設置したタングステンハロゲンランプに
より、600℃15秒の熱処理を行う。この熱処理によ
り、図1(c) に示すように、前記バナジウム層3はコン
タクト領域で硅化バナジウム層5となり、表面では窒化
バナジウム層6となる。従ってコンタクト領域では硅化
バナジウム層5と窒化バナジウム層6との積層構造とな
り、一方絶縁膜2上ではバナジウム層4と窒化バナジウ
ム層6との積層構造となる。なおこの窒化バナジウム
(VNx )層6は、膜厚10〜50nm程度に、硅化バナ
ジウム(VSix )層5は、膜厚20〜80nm程度に形
成されるのが望ましい。
Next, 100 cm 3 / min.
2. A nitrogen gas at a flow rate of 2.
It should be kept at 7 × 10 -1 Pa. Thereafter, a heat treatment is performed at 600 ° C. for 15 seconds using a tungsten halogen lamp provided on the back side of the substrate 1. By this heat treatment, the vanadium layer 3 becomes a vanadium silicide layer 5 in the contact region and a vanadium nitride layer 6 on the surface, as shown in FIG. Accordingly, in the contact region, a laminated structure of the vanadium silicide layer 5 and the vanadium nitride layer 6 is formed, while on the insulating film 2, a laminated structure of the vanadium layer 4 and the vanadium nitride layer 6 is formed. Note The vanadium nitride (VN x) layer 6 with a thickness of about 10 to 50 nm, silicide vanadium (VSi x) layer 5 is preferably formed to a thickness of about 20 to 80 nm.

【0027】さらに、この半導体基板1を硫酸、過酸化
水素を1:2の割合で混合した溶液に10分間浸漬する
ことにより選択的に窒化バナジウム層6およびバナジウ
ム層4をエッチングし、硅化バナジウム層5だけを残
し、図1(d) に示すようなコンタクト構造が形成され
る。
Further, the semiconductor substrate 1 is selectively immersed in a solution in which sulfuric acid and hydrogen peroxide are mixed at a ratio of 1: 2 for 10 minutes to selectively etch the vanadium nitride layer 6 and the vanadium layer 4, thereby forming a vanadium silicide layer. A contact structure as shown in FIG.

【0028】そこでコンタクト部の界面付近のキャリア
プロファイルを測定するため、本発明実施例の硅化バナ
ジウム/p+ 拡散層接触界面と、従来例のコンタクト構
造である硅化チタン/p+ 拡散層接触界面とのそれぞれ
のキャリア濃度分布を測定した結果を図2(a) および
(b) に示す。これらの結果から、従来のコンタクト構造
では表面近傍でキャリア濃度が急激に低下し接触界面で
は2×1019cm-3程度まで落ち込んでいるのに対し、図
2(a) に示すように硅化バナジウム/p+ 拡散層接触界
面では8×1019cm-3以上に保持されている。これらの
結果はいずれも850℃1時間の熱処理を経た後での結
果である。このように、硅化チタンに代えて硅化バナジ
ウムをp+ 拡散層との接触界面における電極材料として
用いることにより、ボロンの硅化物中への吸い出しが抑
制されることが確かめられた。
Therefore, in order to measure the carrier profile near the interface of the contact portion, the contact interface between the vanadium silicide / p + diffusion layer of the embodiment of the present invention and the contact interface of titanium silicide / p + diffusion layer of the conventional contact structure was used. Figure 2 (a) and Figure 2 (a)
This is shown in (b). From these results, in the conventional contact structure, the carrier concentration sharply decreases near the surface and drops to about 2 × 10 19 cm −3 at the contact interface, whereas vanadium silicide as shown in FIG. It is maintained at 8 × 10 19 cm −3 or more at the interface with the / p + diffusion layer. These results are all obtained after the heat treatment at 850 ° C. for 1 hour. Thus, it was confirmed that the use of vanadium silicide instead of titanium silicide as the electrode material at the contact interface with the p + diffusion layer suppresses the absorption of boron into silicide.

【0029】この様にして得られたコンタクト構造では
1μm の正方形あたり25Ωと非常に低抵抗のコンタク
トとなっている。ちなみに硅化チタンを用いたコンタク
ト構造では1μm の正方形あたり70Ωとなっており、
これとの比較からも、本発明は極めて有効であることが
わかる。
The contact structure thus obtained has a very low resistance of 25 Ω per 1 μm square. By the way, the contact structure using titanium silicide is 70Ω per 1μm square,
The comparison with this shows that the present invention is extremely effective.

【0030】なお、前記実施例では金属膜としてバナジ
ウムを用いたが、バナジウムに限定されること無く、鉄
等ボロンとの化合物よりもシリコンとの化合物を形成す
る際の自由エネルギー低下が大である金属であればよ
い。
In this embodiment, vanadium is used as the metal film. However, the metal film is not limited to vanadium, and the free energy when forming a compound with silicon is larger than a compound with boron such as iron. Any metal may be used.

【0031】また、本発明の効果は半導体基板の表面濃
度が、3×1019cm-3以上の高濃度の試料について特に
顕著な効果を得ることができた。
The effect of the present invention was particularly remarkable for a sample having a high concentration of 3 × 10 19 cm −3 or more in surface concentration of a semiconductor substrate.

【0032】このように、ボロンとの化合物よりもシリ
コンとの化合物を形成する際の自由エネルギー低下が大
であるバナジウムの硅化物をコンタクトの界面に形成す
ることにより、この硅化バナジウムの方が硼化バナジウ
ムよりも安定であるため、この硅化バナジウムはシリコ
ンと反応しボロンと反応する可能性は極めて小さく、従
ってボロンの吸い出しはほとんど皆無となるためと考え
られる。
As described above, by forming a silicide of vanadium at the interface of the contact, which has a larger free energy reduction when forming a compound with silicon than a compound with boron, vanadium silicide is more likely to be formed. It is considered that since vanadium silicide is more stable than vanadium silicide, the possibility that this vanadium silicide reacts with silicon and reacts with boron is extremely small, and therefore, there is almost no absorption of boron.

【0033】ここで、これらの金属について硅化物と硼
化物の生成エンタルピーを求めたところ、二硅化バナジ
ウムの生成エンタルピーが75kcal/mol であったのに
対し、硼化バナジウムは31kcal/mol であったことか
ら、硼化物が相対的に形成されにくいことがわかる。ま
た、鉄についてもそれぞれ20kcal/mol 、9kcal/mo
l であり、同様の傾向となった。これに対してチタンで
は、硅化物,硼化物それぞれの生成エンタルピーは32
kcal/mol ,70kcal/mol となり、反対に硼化物が形
成されやすいことがわかった。
The enthalpy of formation of silicides and borides of these metals was determined. The enthalpy of formation of vanadium disilicide was 75 kcal / mol, whereas that of vanadium boride was 31 kcal / mol. This indicates that boride is relatively difficult to form. For iron, 20 kcal / mol and 9 kcal / mo respectively
l, and had a similar tendency. On the other hand, in titanium, the enthalpy of formation of each of silicide and boride is 32.
kcal / mol and 70 kcal / mol, indicating that boride was easily formed.

【0034】なお、他の金属、例えばクロム、コバル
ト、タングステン、モリブデン、ニッケル、タンタル等
についても硅化物,硼化物の生成エンタルピーを求めて
みたが、これらのいずれについても、バナジウムや鉄の
ように相対的に硼化物の形成されにくい金属は見出だせ
なかった。
The enthalpies of formation of silicides and borides of other metals, such as chromium, cobalt, tungsten, molybdenum, nickel, and tantalum, were also determined. A metal in which boride is relatively difficult to form was not found.

【0035】次に、このようにして形成されたコンタク
トに、選択CVD法を用いて配線層を形成する方法につ
いて説明する。
Next, a method for forming a wiring layer on the contact thus formed by using the selective CVD method will be described.

【0036】図1(d) のようにしてコンタクトの硅化バ
ナジウム層5の形成された基板をCVD装置に設置し、
六フッ化タングステンを10sccm、シランを5sccmの流
量で流し、0.2Torrに保持されたチャンバー内で、選
択的にタングステン層8をコンタクトホールを埋める程
度(約300nm)に堆積する(図1(e) )。このときの
堆積速度は120nm/minであった。ここで基板温度は3
20℃とした。このようにして表面が十分に平坦な埋め
込みコンタクトを形成することができた。
The substrate on which the vanadium silicide layer 5 of the contact is formed as shown in FIG.
Tungsten hexafluoride is flowed at a flow rate of 10 sccm and silane is flowed at a flow rate of 5 sccm, and a tungsten layer 8 is selectively deposited (approximately 300 nm) in a chamber maintained at 0.2 Torr so as to fill a contact hole (FIG. 1 (e) )). The deposition rate at this time was 120 nm / min. Here, the substrate temperature is 3
20 ° C. In this way, a buried contact having a sufficiently flat surface could be formed.

【0037】また、図3に示すように、開口部から絶縁
膜2上にかけて配線層を形成するいわゆるブランケット
構造も本発明の方法で形成した硅化バナジウム層上に形
成可能である。
As shown in FIG. 3, a so-called blanket structure in which a wiring layer is formed from the opening to the insulating film 2 can be formed on the vanadium silicide layer formed by the method of the present invention.

【0038】すなわち図3(a) に示すように硅化バナジ
ウム層5を形成した後、スパッタリング装置のチャンバ
ー内に、20cm3 /minの流量の窒素ガスと20cm3 /min
の流量のアルゴンガスを導入し、このときチャンバー内
の圧力が3.7×10-1Paに維持されるようにし、Vタ
ーゲットを、印加電圧600V、ターゲット電流5Aで
発生させたアルゴンプラズマでスパッタリングし、図3
(b) に示すように全面に窒化バナジウム層6を20nm程
度堆積する。
[0038] That is, after forming the silicide vanadium layer 5 as shown in FIG. 3 (a), in a chamber of a sputtering apparatus, a nitrogen gas at a flow rate of 20 cm 3 / min and 20 cm 3 / min
, And the pressure in the chamber is maintained at 3.7 × 10 -1 Pa at this time, and a V target is sputtered with argon plasma generated at an applied voltage of 600 V and a target current of 5 A. And FIG.
As shown in (b), a vanadium nitride layer 6 is deposited on the entire surface to a thickness of about 20 nm.

【0039】このようにして、窒化バナジウム層6/硅
化バナジウム層5の積層構造を得ることができる。
Thus, a laminated structure of the vanadium nitride layer 6 / vanadium silicide layer 5 can be obtained.

【0040】実施例2 次に本発明の第2の実施例について説明する。Embodiment 2 Next, a second embodiment of the present invention will be described.

【0041】前記実施例では、ターゲットとしてバナジ
ウムを用いたスパッタリング法によりバナジウム層を形
成し、熱処理により界面に硅化バナジウム層を形成した
が、この例ではターゲット材料としてあらかじめ5%以
下のボロンを含有したバナジウムを用いてスパッタリン
グ法によりボロン含有バナジウム層を形成するようにし
ている。
In the above embodiment, a vanadium layer was formed by a sputtering method using vanadium as a target, and a vanadium silicide layer was formed at the interface by heat treatment. In this example, however, 5% or less of boron was previously contained as a target material. A boron-containing vanadium layer is formed by a sputtering method using vanadium.

【0042】まず、図4(a) に示すように、n型シリコ
ン基板1にフィールド酸化膜(図示せず)を形成したの
ち、分離された素子領域内に、絶縁膜2を形成し、これ
にコンタクト窓としての開口を形成した後、この基板を
周知のマグネトロンスパッタリング装置に設置する。
First, as shown in FIG. 4A, after forming a field oxide film (not shown) on an n-type silicon substrate 1, an insulating film 2 is formed in an isolated element region. After forming an opening as a contact window, the substrate is set in a well-known magnetron sputtering apparatus.

【0043】そして、このスパッタリング装置のチャン
バー内を2×10-5Pa以下の真空に排気した後、40cm
3 /minの流量のアルゴンガスを導入する。このときチャ
ンバー内の圧力が3.7×10-4Paに維持されるように
する。そして5質量%のボロンを含有したバナジウムか
らなるターゲットを、印加電圧600V、ターゲット電
流5Aで発生させたアルゴンプラズマでスパッタリング
し、絶縁膜2の上層に、ボロン含有バナジウム層7を膜
厚60nmとなるように堆積する。
After evacuating the chamber of the sputtering apparatus to a vacuum of 2 × 10 −5 Pa or less,
Argon gas at a flow rate of 3 / min is introduced. At this time, the pressure in the chamber is maintained at 3.7 × 10 −4 Pa. Then, a target made of vanadium containing 5% by mass of boron is sputtered with argon plasma generated at an applied voltage of 600 V and a target current of 5 A, and a boron-containing vanadium layer 7 is formed on the insulating film 2 to a thickness of 60 nm. To be deposited.

【0044】次に、このチャンバー内に100cm3 /min
の流量の窒素ガスを導入して、チャンバー内圧力が3.
7×10-1Paに保たれるようにしておく。しかる後に基
板1の裏面側に設置したタングステンハロゲンランプに
より、600℃15秒の熱処理を行う。この熱処理によ
り、図4(b) に示すように、前記ボロン含有バナジウム
層7はコンタクト領域で硅化バナジウム層5となり、表
面では窒化バナジウム層6となる。従ってコンタクト領
域では硅化バナジウム層5と窒化バナジウム層6との積
層構造となり、一方絶縁膜2上ではボロン含有バナジウ
ム層7と窒化バナジウム層6との積層構造となる。
Next, 100 cm 3 / min.
2. A nitrogen gas at a flow rate of 2.
It should be kept at 7 × 10 -1 Pa. Thereafter, a heat treatment is performed at 600 ° C. for 15 seconds using a tungsten halogen lamp provided on the back side of the substrate 1. By this heat treatment, the boron-containing vanadium layer 7 becomes the vanadium silicide layer 5 in the contact region and the vanadium nitride layer 6 on the surface, as shown in FIG. Therefore, in the contact region, a laminated structure of the vanadium silicide layer 5 and the vanadium nitride layer 6 is formed, while on the insulating film 2, a laminated structure of the boron-containing vanadium layer 7 and the vanadium nitride layer 6 is formed.

【0045】そしてさらに850℃30秒の熱処理を行
うことにより、図4(c) に示すように硅化バナジウム層
5の基板側にはp型拡散層3が形成された。このときp
型拡散層の接合深さは90nmであった。
Further, by performing a heat treatment at 850 ° C. for 30 seconds, a p-type diffusion layer 3 was formed on the substrate side of the vanadium silicide layer 5 as shown in FIG. 4C. Then p
The junction depth of the mold diffusion layer was 90 nm.

【0046】さらに、この半導体基板1を硫酸、過酸化
水素を1:2の割合で混合した溶液に10分間浸漬する
ことにより選択的に窒化バナジウム層6およびバナジウ
ム層4をエッチングし、硅化バナジウム層5だけを残
し、図4(d) に示すようなコンタクト構造が形成され
る。
Further, the semiconductor substrate 1 is selectively immersed in a solution in which sulfuric acid and hydrogen peroxide are mixed at a ratio of 1: 2 for 10 minutes to selectively etch the vanadium nitride layer 6 and the vanadium layer 4, thereby forming a vanadium silicide layer. A contact structure as shown in FIG.

【0047】このようにして、p型拡散層の形成と同時
にコンタクト抵抗の低いコンタクト構造を得ることがで
きる。
Thus, a contact structure with low contact resistance can be obtained simultaneously with the formation of the p-type diffusion layer.

【0048】実施例3 次に本発明の第3の実施例について説明する。Embodiment 3 Next, a third embodiment of the present invention will be described.

【0049】前記実施例1,2では、いずれもスパッタ
リング法でバナジウム層を形成し、熱処理により界面に
硅化バナジウム層を形成したが、この例ではCVD法に
よりバナジウムを形成する。
In the first and second embodiments, the vanadium layer is formed by the sputtering method and the vanadium silicide layer is formed at the interface by the heat treatment. In this embodiment, the vanadium layer is formed by the CVD method.

【0050】まず、実施例2と同様、図5(a) に示すよ
うに、n型シリコン基板1にフィールド酸化膜(図示せ
ず)を形成したのち、分離された素子領域内に、絶縁膜
2を形成し、これにコンタクト窓としての開口を形成す
る。
First, as in the second embodiment, as shown in FIG. 5A, a field oxide film (not shown) is formed on an n-type silicon substrate 1, and then an insulating film is formed in an isolated element region. 2 and an opening as a contact window is formed therein.

【0051】そして、この基板をコールドウオール型の
CVD装置にセットし、装置のチャンバー内を2×10
-5Pa以下の真空に排気した後、基板を450℃まで昇温
する。そして1000cm3 /minの流量の水素ガスと20
0cm3 /minの流量のバナジウムクロライドガス(VCl
5 )とを導入する。このときチャンバー内の圧力が3.
7×10-3Paに維持されるようにする。そして図5(b)
に示すように絶縁膜2から露呈する基板表面に選択的に
バナジウム層4を膜厚60nmとなるように堆積する。
Then, the substrate was set in a cold wall type CVD apparatus, and the inside of the chamber of the apparatus was set to 2 × 10 5
After evacuation to -5 Pa or less, the temperature of the substrate is raised to 450 ° C. And hydrogen gas at a flow rate of 1000 cm 3 / min and 20
Vanadium chloride gas (VCl 3) at a flow rate of 0 cm 3 / min
5 ) and introduce. At this time, the pressure in the chamber becomes 3.
It should be maintained at 7 × 10 −3 Pa. And FIG. 5 (b)
As shown in FIG. 1, a vanadium layer 4 is selectively deposited on the substrate surface exposed from the insulating film 2 so as to have a thickness of 60 nm.

【0052】そして、BF2 を加速電圧25keV、注
入ドーズ量8.0×1015cm-2の条件でイオン注入(マ
スクは図示せず)を行い、乾燥窒素雰囲気中、850℃
15秒の熱処理を行う。この熱処理により、バナジウム
層4は基板表面と反応して硅化バナジウム層5となり、
表面では窒化バナジウム層6となる。そして硅化バナジ
ウム層5の基板側にはp型拡散層3が形成されている。
Then, BF 2 is ion-implanted (mask is not shown) under the conditions of an acceleration voltage of 25 keV and an implantation dose of 8.0 × 10 15 cm -2 , at 850 ° C. in a dry nitrogen atmosphere.
Heat treatment is performed for 15 seconds. By this heat treatment, the vanadium layer 4 reacts with the substrate surface to form the vanadium silicide layer 5,
The vanadium nitride layer 6 is formed on the surface. On the substrate side of the vanadium silicide layer 5, a p-type diffusion layer 3 is formed.

【0053】このようにして、p型拡散層の形成と同時
にコンタクト抵抗の低いコンタクト構造を得ることがで
きる。
Thus, a contact structure with low contact resistance can be obtained simultaneously with the formation of the p-type diffusion layer.

【0054】なお、この実施例ではイオン注入の後熱処
理を行い硅化バナジウムを形成したが、熱処理を行って
硅化バナジウムと窒化バナジウムとの積層構造を得た後
に、Bイオンの注入を行いp型拡散層を形成するように
してもよい。また、バナジウム層はブランケット状に形
成してもよい。
In this embodiment, vanadium silicide is formed by performing heat treatment after ion implantation. However, after performing heat treatment to obtain a laminated structure of vanadium silicide and vanadium nitride, B ions are implanted to perform p-type diffusion. A layer may be formed. Further, the vanadium layer may be formed in a blanket shape.

【0055】さらにまた、図5(c) に示した工程におい
て、硅化物形成のための熱処理に先立ち、この基板1を
450℃に保持したまま、チャンバーを2×10-5Pa以
下の真空に排気した後、500cm3 /minの流量の水素ガ
スと500cm3 /minの流量の窒素ガスと200cm3 /min
の流量のバナジウムクロライド(VCl5 )ガスを導入
する。このときチャンバー内の圧力が3.7×10-3Pa
に維持されるようにし、バナジウム層4上に20nm程度
の窒化バナジウム層6を選択的に形成しておくようにし
てもよい。またこの窒化バナジウム6の堆積工程では1
3.56MHz ,800Wの高周波電力を印加してRF放
電を行うことにより窒素プラズマを発生させるようにし
てもよい。
Further, in the step shown in FIG. 5C, prior to the heat treatment for silicide formation, the chamber was evacuated to 2 × 10 -5 Pa or less while the substrate 1 was maintained at 450 ° C. after evacuating nitrogen gas at a flow rate of 500 cm 3 / min of the flow rate of hydrogen gas and 500 cm 3 / min and 200 cm 3 / min
Vanadium chloride (VCl 5 ) gas is introduced at a flow rate of At this time, the pressure in the chamber was 3.7 × 10 −3 Pa
And the vanadium nitride layer 6 of about 20 nm may be selectively formed on the vanadium layer 4. In the step of depositing vanadium nitride 6, 1
Nitrogen plasma may be generated by applying RF power of 3.56 MHz and 800 W to perform RF discharge.

【0056】さらに硅化バナジウムの形成はバナジウム
クロライドとシラン(SiH4 )および活性な水素を用
いて、半導体基板露出分、もしくは前記実施例等の方法
によりすでに形成した硅化バナジウム層等の金属硅化物
層上に硅化バナジウムを選択成長させるかもしくは全面
に成長させることによって行うようにしてもよい。
Further, vanadium silicide is formed by using vanadium chloride, silane (SiH 4 ) and active hydrogen, by exposing the semiconductor substrate or a metal silicide layer such as a vanadium silicide layer already formed by the method of the above-described embodiment. It may be performed by selectively growing vanadium silicide on the top or by growing the whole surface.

【0057】ところで、選択成長は、初期段階において
バナジウムクロライドがシリコンと反応し、硅化バナジ
ウムと四塩化硅素(SiCl4 )が形成され、そのとき
四塩化硅素が蒸発するため、基板表面にエッチピットや
ボイドが成長しやすい。
By the way, selective growth, vanadium chloride reacts with silicon in the initial stage, are formed silicide vanadium and silicon tetrachloride (SiCl 4), therefore when silicon tetrachloride is evaporated, Ya etch pits on the substrate surface Voids grow easily.

【0058】従って、シランと活性な水素を用いてシリ
コン基板との反応を抑え、硅化バナジウムを選択成長さ
せるとよい。このようにシリコン基板を浸蝕させない硅
化バナジウムの選択成長を用いることにより、0.05
μm 程度の浅いp+ /nおよびn+ /p接合の上にも硅
化バナジウムの張り付けを行うことができる。
Therefore, it is preferable to suppress the reaction with the silicon substrate by using silane and active hydrogen and selectively grow vanadium silicide. By using the selective growth of vanadium silicide that does not erode the silicon substrate, 0.05%
Vanadium silicide can also be applied to p + / n and n + / p junctions as shallow as μm.

【0059】なお、上記した硅化バナジウムの形成はス
パッタリング法によって直接形成するようにしてもよ
い。
The above-mentioned vanadium silicide may be formed directly by a sputtering method.

【0060】その他、本発明は前述した実施例に限定さ
れるものではない。例えば熱処理方法としては、ハロゲ
ンランプによる加熱の他、レーザビーム、イオンビー
ム、電子ビームなどの照射による加熱等、瞬間的にシリ
コン基板を加熱する方法等を用いても良い。
The present invention is not limited to the embodiments described above. For example, as a heat treatment method, a method of instantaneously heating a silicon substrate, such as heating by irradiation with a laser beam, an ion beam, an electron beam, or the like, other than heating with a halogen lamp, may be used.

【0061】電極金属としても、タングステンに限定さ
れることなく、銅、アルミニウム、チタンなど他の金属
等でもよい。
The electrode metal is not limited to tungsten, but may be other metals such as copper, aluminum and titanium.

【0062】[0062]

【発明の効果】以上説明してきたように、本発明によれ
ば、半導体装置におけるコンタクト抵抗を大幅に低減す
ることができる。
As described above, according to the present invention, the contact resistance in a semiconductor device can be greatly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の半導体装置の製造工程
図。
FIG. 1 is a manufacturing process diagram of a semiconductor device according to a first embodiment of the present invention.

【図2】上記実施例の方法で形成したコンタクトと従来
例の方法で形成したコンタクトの表面近傍のキャリアプ
ロファイルを示す図。
FIG. 2 is a diagram showing a carrier profile near the surface of a contact formed by the method of the embodiment and a contact formed by a conventional method.

【図3】本発明の第1の実施例の変形例である半導体装
置の製造工程図。
FIG. 3 is a manufacturing process diagram of a semiconductor device which is a modification of the first embodiment of the present invention.

【図4】本発明の第2の実施例の半導体装置の製造工程
図。
FIG. 4 is a manufacturing process diagram of a semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3の実施例の半導体装置の製造工程
図。
FIG. 5 is a manufacturing process diagram of a semiconductor device according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 酸化シリコン膜 3 不純物拡散層 4 バナジウム層 5 硅化バナジウム層 6 窒化バナジウム層 7 ボロン含有バナジウム層 8 タングステン層 Reference Signs List 1 silicon substrate 2 silicon oxide film 3 impurity diffusion layer 4 vanadium layer 5 vanadium silicide layer 6 vanadium nitride layer 7 boron-containing vanadium layer 8 tungsten layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 須黒 恭一 神奈川県川崎市幸区小向東芝町 1 株 式会社 東芝 総合研究所内 (56)参考文献 特開 平4−239126(JP,A) 特開 平4−148533(JP,A) 特開 平1−202860(JP,A) 特開 平2−256238(JP,A) 特開 平2−211622(JP,A) 特開 昭59−3978(JP,A) 特開 昭57−177565(JP,A) 特公 平3−6656(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/768 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Kyoichi Suguro 1 Toshiba Research Institute, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture (56) References JP-A-4-239126 (JP, A) JP-A-4-148533 (JP, A) JP-A-1-202860 (JP, A) JP-A-2-256238 (JP, A) JP-A-2-21622 (JP, A) JP-A-59-3978 (JP) , A) JP-A-57-177565 (JP, A) JP-B-3-6656 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/28 H01L 21/768

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板にボロンを不純物として導入
した不純物領域が形成され、該領域に対してコンタクト
するコンタクト層が形成された半導体装置において、 前記基板のコンタクト層が、ボロンとの化合物よりもシ
リコンとの化合物を形成する際の自由エネルギー低下が
大である金属の硅化物で構成されていることを特徴とす
る半導体装置。
In a semiconductor device, an impurity region in which boron is introduced as an impurity is formed in a semiconductor substrate, and a contact layer that contacts the region is formed. A semiconductor device comprising a metal silicide having a large decrease in free energy when forming a compound with silicon.
【請求項2】 半導体基板に形成されるボロンを不純物
として導入した不純物領域に対してコンタクトを形成す
る半導体装置の製造方法において、 前記コンタクトの形成は前記半導体基板上にボロンとの
化合物よりもシリコンとの化合物を形成する際の自由エ
ネルギー低下が大である金属の硅化物を形成する工程を
含むようにしたことを特徴とする半導体装置の製造方
法。
2. A method for manufacturing a semiconductor device, wherein a contact is formed with an impurity region formed by implanting boron as an impurity in a semiconductor substrate, wherein the contact is formed on the semiconductor substrate by a silicon rather than a compound with boron. A method of forming a metal silicide having a large decrease in free energy when forming a compound with the above.
JP3252356A 1991-09-30 1991-09-30 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3058956B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3252356A JP3058956B2 (en) 1991-09-30 1991-09-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3252356A JP3058956B2 (en) 1991-09-30 1991-09-30 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0590206A JPH0590206A (en) 1993-04-09
JP3058956B2 true JP3058956B2 (en) 2000-07-04

Family

ID=17236156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3252356A Expired - Fee Related JP3058956B2 (en) 1991-09-30 1991-09-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3058956B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570811B2 (en) 2001-04-27 2010-10-27 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2022032659A (en) * 2020-08-13 2022-02-25 東京エレクトロン株式会社 Electrode unit of semiconductor device, and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0590206A (en) 1993-04-09

Similar Documents

Publication Publication Date Title
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
JP3285934B2 (en) Method for manufacturing semiconductor device
EP0139467B1 (en) Method of manufacturing an insulated-gate field-effect transistor
US5831335A (en) Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom
US5397744A (en) Aluminum metallization method
JPH10256256A (en) Formation of copper metal wiring of semiconductor device
JPH0736403B2 (en) How to attach refractory metal
JP3779371B2 (en) Method for preventing oxidation of silicon surface, method for forming silicide layer on silicon surface, and method for forming oxide layer on vertical surface of elevated semiconductor structure
JP3277855B2 (en) Method for forming wiring of semiconductor device
US8034715B2 (en) Method of fabricating semiconductor integrated circuit device
JPH04290224A (en) Manufacture of semiconductor device
JPH05243555A (en) Semiconductor device and its manufacture
JP3262676B2 (en) Semiconductor device
JP3058956B2 (en) Semiconductor device and manufacturing method thereof
US20020009871A1 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JPH073819B2 (en) Refractory metal growth method
JP3238437B2 (en) Semiconductor device and method of manufacturing the same
JP2575314B2 (en) Method for manufacturing semiconductor device
JP3023189B2 (en) Method for manufacturing semiconductor device
JPH06120355A (en) Manufacture of semiconductor device
JP3222501B2 (en) Semiconductor device and method of manufacturing the same
JP3416205B2 (en) Semiconductor device and manufacturing method thereof
KR100356817B1 (en) Method of forming contacts in semiconductor devices
JPH09306867A (en) Manufacturing semiconductor device
JPH0235720A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080421

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees