JPH071917B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH071917B2 JPH071917B2 JP58095697A JP9569783A JPH071917B2 JP H071917 B2 JPH071917 B2 JP H071917B2 JP 58095697 A JP58095697 A JP 58095697A JP 9569783 A JP9569783 A JP 9569783A JP H071917 B2 JPH071917 B2 JP H071917B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- pulse signal
- phase clock
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4055—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern
- H04N1/4056—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern the pattern varying in one dimension only, e.g. dash length, pulse width modulation [PWM]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は、２ビットのディジタル画像信号に応答して４
階調のレーザ変調を行うようにしたレーザプリンタに関
する。
階調のレーザ変調を行うようにしたレーザプリンタに関
する。
（従来技術） 従来から、ディジタル画像信号に応じてレーザを発光
し、回転多面鏡により感光体上を走査してディジタル画
像を得るレーザプリンタが知られている。その一例を第
１図に示す。ここで、１は半導体レーザを発光するレー
ザ装置、２は回転多面鏡、３は感光体ドラムである。レ
ーザ装置１によりディジタル画像信号に応じてレーザを
発光し、回転多面鏡２にレーザを入射させ、回転多面鏡
２を矢印の方向に回転させ、もって感光体３上を走査す
る。これと同時に、感光体３も矢印の方向に回転し、デ
ィジタル画像を感光体３上に潜像形成するものである。
し、回転多面鏡により感光体上を走査してディジタル画
像を得るレーザプリンタが知られている。その一例を第
１図に示す。ここで、１は半導体レーザを発光するレー
ザ装置、２は回転多面鏡、３は感光体ドラムである。レ
ーザ装置１によりディジタル画像信号に応じてレーザを
発光し、回転多面鏡２にレーザを入射させ、回転多面鏡
２を矢印の方向に回転させ、もって感光体３上を走査す
る。これと同時に、感光体３も矢印の方向に回転し、デ
ィジタル画像を感光体３上に潜像形成するものである。
従来、この種のレーザプリンタは１および０の２値信号
を用いてレーザの発光を制御し、画像を形成していた。
その理由は、レーザが非常に急峻な立ち上り発光特性を
有することに起因して、濃度レベルに階調性を持たせる
よう変調することは困難であるからである。一般に、２
値信号から階調性を実現する方法としてディザ法が知ら
れている。しかし、ディザ法は微小領域内における黒画
素の面積比により濃淡表現を行っているので、解像度が
低下するばかりでなく回路が複雑となるという欠点があ
る。
を用いてレーザの発光を制御し、画像を形成していた。
その理由は、レーザが非常に急峻な立ち上り発光特性を
有することに起因して、濃度レベルに階調性を持たせる
よう変調することは困難であるからである。一般に、２
値信号から階調性を実現する方法としてディザ法が知ら
れている。しかし、ディザ法は微小領域内における黒画
素の面積比により濃淡表現を行っているので、解像度が
低下するばかりでなく回路が複雑となるという欠点があ
る。
そこで、レーザをパルス幅変調して階調性を表現する方
法が採られている。その一例を第２図，第3A図および第
3B図に示す。
法が採られている。その一例を第２図，第3A図および第
3B図に示す。
第２図は、２ビット４値のディジタル信号をパルス幅変
調する回路の一例である。ここで、21はレーザ光を発す
るレーザダイオード、22および23は２ビットのディジタ
ル信号DATA0およびDATA1を入力する端子、24は信号DATA
0およびDATA1を転送する転送クロックCLKの入力端子、2
5は転送クロックCLKの３倍の周波数を有するクロック信
号CLKHを入力する端子である。26は２ビットのディジタ
ル信号を４ビットにデコードするデコーダ、27は３倍の
クロック信号CLKHに基づいて異なるパルス幅のクロック
信号CLKH1,CLKH2,CLKH3をそれぞれ発生するパルス幅変
調回路、28はデコードされた４ビットのディジタル信号
を転送クロックCLKに応答してラッチするラッチ回路、2
9はアンドゲート、30はオアゲート、31はレーザダイオ
ード21を発光させるためのトランジスタである。
調する回路の一例である。ここで、21はレーザ光を発す
るレーザダイオード、22および23は２ビットのディジタ
ル信号DATA0およびDATA1を入力する端子、24は信号DATA
0およびDATA1を転送する転送クロックCLKの入力端子、2
5は転送クロックCLKの３倍の周波数を有するクロック信
号CLKHを入力する端子である。26は２ビットのディジタ
ル信号を４ビットにデコードするデコーダ、27は３倍の
クロック信号CLKHに基づいて異なるパルス幅のクロック
信号CLKH1,CLKH2,CLKH3をそれぞれ発生するパルス幅変
調回路、28はデコードされた４ビットのディジタル信号
を転送クロックCLKに応答してラッチするラッチ回路、2
9はアンドゲート、30はオアゲート、31はレーザダイオ
ード21を発光させるためのトランジスタである。
まず、端子22および23に入力された２ビットのディジタ
ル信号DATA0およびDATA1は、デコーダ26により４ビット
のデコード信号に変換され、上位３ビットがラッチ回路
28によりラッチされる。一方、クロック信号CLKの３倍
の周波数を有するクロック信号CLKHは、パルス幅変調回
路27によりデューティサイクルの異なる３つのクロック
信号CLKH1,CLKH2,CLKH3に変換される。
ル信号DATA0およびDATA1は、デコーダ26により４ビット
のデコード信号に変換され、上位３ビットがラッチ回路
28によりラッチされる。一方、クロック信号CLKの３倍
の周波数を有するクロック信号CLKHは、パルス幅変調回
路27によりデューティサイクルの異なる３つのクロック
信号CLKH1,CLKH2,CLKH3に変換される。
第3A図にこれら各クロックの波形を示す。ここで、
（１）はクロック信号CLKを示し、周期がT,デューティ
サイクルが50％である。（２）は、（１）と同期された
周期T/3,デューティサイクル50％のクロック信号CLKHで
ある。パルス幅変調回路27により（３），（４），
（５）の如く周期T,デューティサイクルがそれぞれ1/3,
2/3,1の信号を発生する。すなわち、（２），（３），
（４）はそれぞれ２ビットのディジタル信号（DATA1,DA
TA0）における（0,1）、（1,0）、（1,1）に対応してい
る。これらの信号と、ラッチ回路28によりラッチされた
デコード信号とはアンドゲート29に導入され、ディジタ
ル信号に対応したパルス幅が得られる。
（１）はクロック信号CLKを示し、周期がT,デューティ
サイクルが50％である。（２）は、（１）と同期された
周期T/3,デューティサイクル50％のクロック信号CLKHで
ある。パルス幅変調回路27により（３），（４），
（５）の如く周期T,デューティサイクルがそれぞれ1/3,
2/3,1の信号を発生する。すなわち、（２），（３），
（４）はそれぞれ２ビットのディジタル信号（DATA1,DA
TA0）における（0,1）、（1,0）、（1,1）に対応してい
る。これらの信号と、ラッチ回路28によりラッチされた
デコード信号とはアンドゲート29に導入され、ディジタ
ル信号に対応したパルス幅が得られる。
そして、パルス幅変調された上位３ビットのデコード信
号はオアゲート30により１ビット化され、トランジスタ
31によりレーザダイオード21が発光駆動される。
号はオアゲート30により１ビット化され、トランジスタ
31によりレーザダイオード21が発光駆動される。
２ビットのディジタル信号（DATA1,DATA0）に対応する
レーザの発光パルス幅（点灯３間）は、第3B図に示すと
おりである。すなわち、２ビットのディジタル信号（0,
0）、（0,1）、（1,0）、（1,1）のそれぞれに対応し
て、0,1,2,3の如くパルス幅変調されたレーザが発光さ
れる。
レーザの発光パルス幅（点灯３間）は、第3B図に示すと
おりである。すなわち、２ビットのディジタル信号（0,
0）、（0,1）、（1,0）、（1,1）のそれぞれに対応し
て、0,1,2,3の如くパルス幅変調されたレーザが発光さ
れる。
ところが、この種のパルス幅変調においては、ディジタ
ル信号のビット数が多くなるに従って、デューティーサ
イクルを変化させるべき高周波クロックの周波数が高く
なるので、高速化には不適当である。また、パルス幅変
調回路も複雑になるという欠点がある。
ル信号のビット数が多くなるに従って、デューティーサ
イクルを変化させるべき高周波クロックの周波数が高く
なるので、高速化には不適当である。また、パルス幅変
調回路も複雑になるという欠点がある。
（目的） 本発明の目的は、上述の点に鑑み、簡単な構成で使用す
るクロック信号の高周波化を防止し、２ビットのディジ
タル画像データに応じてパルス幅変調された画像信号を
発生する画像処理装置を提供することにある。
るクロック信号の高周波化を防止し、２ビットのディジ
タル画像データに応じてパルス幅変調された画像信号を
発生する画像処理装置を提供することにある。
（実 施 例） 以下、図面を参照して本発明を詳細に説明する。
第４図は、本発明の一実施例を示す。本図において、41
はレーザダイオード、42および43は２ビットのディジタ
ル信号DATA0およびDATA1を入力する端子、44は信号DATA
0およびDATA1を転送するための転送クロック信号CLKを
入力する端子、45はインバータ、46-1および46-2はアン
ドゲート、47および48は転送クロック信号CLKを1/6周期
だけ遅延する遅延素子、49はアンドゲート、50および51
はオアゲート、52はレーザダイオード１を点灯させるト
ランジスタである。入力端子42および43から２ビットの
ディジタル信号DATA0およびDATA1を入力し、転送クロッ
ク信号CLKと共にアンドゲート46-1および46-2に供給す
る。このとき、信号DATA0はインバータ45により逆位相
としてアンドゲート46-1に供給される。
はレーザダイオード、42および43は２ビットのディジタ
ル信号DATA0およびDATA1を入力する端子、44は信号DATA
0およびDATA1を転送するための転送クロック信号CLKを
入力する端子、45はインバータ、46-1および46-2はアン
ドゲート、47および48は転送クロック信号CLKを1/6周期
だけ遅延する遅延素子、49はアンドゲート、50および51
はオアゲート、52はレーザダイオード１を点灯させるト
ランジスタである。入力端子42および43から２ビットの
ディジタル信号DATA0およびDATA1を入力し、転送クロッ
ク信号CLKと共にアンドゲート46-1および46-2に供給す
る。このとき、信号DATA0はインバータ45により逆位相
としてアンドゲート46-1に供給される。
第5A図および第5B図に第４図各部の信号波形を示す。ア
ンドゲート46-1および46-2によりゲートされる転送クロ
ック信号CLKは、第5A図（１）および第5B図（１）に示
す如く、共に周期がＴであり、位相が180゜異ってい
る。第5A図（２）および第5B図（２）は、それぞれ信号
DATA0およびDATA1が“1"であるときの波形（周期Ｔ）を
示す。第5A図（３）および第5B図（３）は、アンドゲー
ト46-1,46-2により生じるT/2幅の逆相パルスを示す。
ンドゲート46-1および46-2によりゲートされる転送クロ
ック信号CLKは、第5A図（１）および第5B図（１）に示
す如く、共に周期がＴであり、位相が180゜異ってい
る。第5A図（２）および第5B図（２）は、それぞれ信号
DATA0およびDATA1が“1"であるときの波形（周期Ｔ）を
示す。第5A図（３）および第5B図（３）は、アンドゲー
ト46-1,46-2により生じるT/2幅の逆相パルスを示す。
また、アンドゲート46-1,46-2の出力はそれぞれ遅延素
子47および48により1/6周期だけ遅延され、第5A図
（４）および第5B図（４）に示すような信号となる。ア
ンドゲート46-1の出力（第5A図（３）参照）と遅延素子
47の出力（第5A（４）参照）とをアンドゲート49により
ゲートし、第5A図に示す如く信号DATA0をパルス幅T/3の
信号に変換する。このとき、転送クロックCLKの立上り
を時刻０とすると、ｔ＝T/6からｔ＝T/2までのパルス幅
を有することになる。
子47および48により1/6周期だけ遅延され、第5A図
（４）および第5B図（４）に示すような信号となる。ア
ンドゲート46-1の出力（第5A図（３）参照）と遅延素子
47の出力（第5A（４）参照）とをアンドゲート49により
ゲートし、第5A図に示す如く信号DATA0をパルス幅T/3の
信号に変換する。このとき、転送クロックCLKの立上り
を時刻０とすると、ｔ＝T/6からｔ＝T/2までのパルス幅
を有することになる。
一方、アンドゲート46-2の出力（第5B図（３）参照）と
遅延素子48の出力（第5B図（４）参照）とはオアゲート
50を介してパルス幅2T/3のパルス信号（第5B図（５）参
照）に変換される。このときのパルス信号は、転送クロ
ック信号CLKの立下り時（ｔ＝０）から数えてT/2ないし
7T/6のパルス幅を有する。かくして、信号DATA0およびD
ATA1に関するパルス発生時間はｔ＝T/2を境界として互
いに異なり、連続となる。
遅延素子48の出力（第5B図（４）参照）とはオアゲート
50を介してパルス幅2T/3のパルス信号（第5B図（５）参
照）に変換される。このときのパルス信号は、転送クロ
ック信号CLKの立下り時（ｔ＝０）から数えてT/2ないし
7T/6のパルス幅を有する。かくして、信号DATA0およびD
ATA1に関するパルス発生時間はｔ＝T/2を境界として互
いに異なり、連続となる。
オアゲート51を用いて、これらの出力をパルス幅変調し
た信号に変換し、トランジス52によりレーザダイオード
41を発光させる。レーザダイオード41の点灯時間を第６
図に示す。すなわち、ディジタル信号（DATA1,DATA0）
に対応して、それぞれ（0,0）、（0,1）、（1,0）、
（1,1）の如くパルス幅変調されたレーザ出力が得られ
る。なお、第６図に示した斜線部Ａは信号DATA0による
パルス信号、同図に示した斜線部Ｂは信号DATA1による
パルス信号である。かくして、ディジタル信号の各ビッ
トを遅延素子で重み付けし、もってパルス幅変調を行う
ことができる。
た信号に変換し、トランジス52によりレーザダイオード
41を発光させる。レーザダイオード41の点灯時間を第６
図に示す。すなわち、ディジタル信号（DATA1,DATA0）
に対応して、それぞれ（0,0）、（0,1）、（1,0）、
（1,1）の如くパルス幅変調されたレーザ出力が得られ
る。なお、第６図に示した斜線部Ａは信号DATA0による
パルス信号、同図に示した斜線部Ｂは信号DATA1による
パルス信号である。かくして、ディジタル信号の各ビッ
トを遅延素子で重み付けし、もってパルス幅変調を行う
ことができる。
最後に、以上説明したきた本実施例と特許請求の範囲の
記載との対応関係を、以下にカッコ書きで示す。
記載との対応関係を、以下にカッコ書きで示す。
『画素毎に２ビットで表されたデジタル画像データ（DA
TA1,DATA0）を時系列的に入力する入力手段（端子42,4
3）と、 前記１画素を周期とする正相クロック信号（CLK）を発
生する正相クロック発生手段（端子44）と、 前記正相クロック信号とは論理が反転された逆相クロッ
ク信号を発生する逆相クロック発生手段（インバータ4
5）と、 前記入力手段によって入力された２ビットのデジタル画
像データの上位ビット（DATA1）が所定の値の時に、前
記正相クロック信号（CLK）を用いて当該ビットの重み
に応じた幅の第１のパルス信号（第5B図の（５）に示す
信号）を発生する第１のパルス信号発生手段（46−2,4
8,50）と、 前記デジタル画像データの下位ビット（DATA0）が所定
の値の時に、前記逆相クロック信号（インバータ45の出
力）を用いて当該ビットの重みに応じた幅の第２のパル
ス信号（第5A図の（５）に示す信号）を発生する第２の
パルス信号発生手段（46−1,47,49）と、 前記第１のパルス信号と前記第２のパルス信号とを合成
する合成手段（ORゲート51）とを有し、 前記第１のパルス信号の前縁と、前記第２のパルス信号
の後縁とを一致（ｔ＝T/2）させたことを特徴とする画
像処理装置。
TA1,DATA0）を時系列的に入力する入力手段（端子42,4
3）と、 前記１画素を周期とする正相クロック信号（CLK）を発
生する正相クロック発生手段（端子44）と、 前記正相クロック信号とは論理が反転された逆相クロッ
ク信号を発生する逆相クロック発生手段（インバータ4
5）と、 前記入力手段によって入力された２ビットのデジタル画
像データの上位ビット（DATA1）が所定の値の時に、前
記正相クロック信号（CLK）を用いて当該ビットの重み
に応じた幅の第１のパルス信号（第5B図の（５）に示す
信号）を発生する第１のパルス信号発生手段（46−2,4
8,50）と、 前記デジタル画像データの下位ビット（DATA0）が所定
の値の時に、前記逆相クロック信号（インバータ45の出
力）を用いて当該ビットの重みに応じた幅の第２のパル
ス信号（第5A図の（５）に示す信号）を発生する第２の
パルス信号発生手段（46−1,47,49）と、 前記第１のパルス信号と前記第２のパルス信号とを合成
する合成手段（ORゲート51）とを有し、 前記第１のパルス信号の前縁と、前記第２のパルス信号
の後縁とを一致（ｔ＝T/2）させたことを特徴とする画
像処理装置。
（効果） 以上説明したとおり、本発明によれば高周波のクロック
を必要とすることなく容易にパルス幅変調を行うことが
できるので、クロック信号の高周波化に起因する種々の
問題を解消して中間長の再現も行い得る画像処理装置を
廉価に提供することができる。
を必要とすることなく容易にパルス幅変調を行うことが
できるので、クロック信号の高周波化に起因する種々の
問題を解消して中間長の再現も行い得る画像処理装置を
廉価に提供することができる。
第１図は従来のレーザプリンタを示す概略図、第２図お
よび第3A図（１）〜（５），第3B図はレーザにパルス幅
変調を行う従来からの方法を説明する図、第４図は本発
明の一実施例を示す電気的構成図、第5A図（１）〜
（５），第5B図（１）〜（５）および第６図は第４図の
動作を説明する線図である。 １……レーザ装置、 ２……回転多面鏡、 ３……感光体ドラム、 21……レーザダイオード、 22〜25……端子、 26……デコーダ、 27……パルス幅変調回路、 28……ラッチ回路、 29……アンドゲート、 30……オアゲート、 31……トランジスタ、 41……レーザダイオード、 42〜44……端子、 45……インバータ、 46-1,46-2,49〜51……ゲート、 47,48……遅延素子、 52……トランジスタ。
よび第3A図（１）〜（５），第3B図はレーザにパルス幅
変調を行う従来からの方法を説明する図、第４図は本発
明の一実施例を示す電気的構成図、第5A図（１）〜
（５），第5B図（１）〜（５）および第６図は第４図の
動作を説明する線図である。 １……レーザ装置、 ２……回転多面鏡、 ３……感光体ドラム、 21……レーザダイオード、 22〜25……端子、 26……デコーダ、 27……パルス幅変調回路、 28……ラッチ回路、 29……アンドゲート、 30……オアゲート、 31……トランジスタ、 41……レーザダイオード、 42〜44……端子、 45……インバータ、 46-1,46-2,49〜51……ゲート、 47,48……遅延素子、 52……トランジスタ。
Claims (1)
- 【請求項１】画素毎に２ビットで表されたデジタル画像
データを時系列的に入力する入力手段と、 前記１画素を周期とする正相クロック信号を発生する正
相クロック発生手段と、 前記正相クロック信号とは論理が反転された逆相クロッ
ク信号を発生する逆相クロック発生手段と、 前記入力手段によって入力された２ビットのデジタル画
像データの上位ビットが所定の値の時に、前記正相クロ
ック信号を用いて当該ビットの重みに応じた幅の第１の
パルス信号を発生する第１のパルス信号発生手段と、 前記デジタル画像データの下位ビットが所定の値の時
に、前記逆相クロック信号を用いて当該ビットの重みに
応じた幅の第２のパルス信号を発生する第２のパルス信
号発生手段と、 前記第１のパルス信号と前記第２のパルス信号とを合成
する合成手段とを有し、 前記第１のパルス信号の前縁と、前記第２のパルス信号
の後縁とを一致させたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58095697A JPH071917B2 (ja) | 1983-06-01 | 1983-06-01 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58095697A JPH071917B2 (ja) | 1983-06-01 | 1983-06-01 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59223070A JPS59223070A (ja) | 1984-12-14 |
| JPH071917B2 true JPH071917B2 (ja) | 1995-01-11 |
Family
ID=14144689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58095697A Expired - Lifetime JPH071917B2 (ja) | 1983-06-01 | 1983-06-01 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071917B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61238173A (ja) * | 1985-04-15 | 1986-10-23 | Mita Ind Co Ltd | 中間調記録方式 |
| US4800442A (en) | 1985-08-15 | 1989-01-24 | Canon Kabushiki Kaisha | Apparatus for generating an image from a digital video signal |
| EP0760578B1 (en) * | 1989-10-02 | 2003-04-02 | Canon Kabushiki Kaisha | Image forming apparatus and modulating method therein |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831866A (ja) * | 1971-08-26 | 1973-04-26 |
-
1983
- 1983-06-01 JP JP58095697A patent/JPH071917B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59223070A (ja) | 1984-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452667B2 (ja) | ||
| EP0760578B1 (en) | Image forming apparatus and modulating method therein | |
| US5172132A (en) | Digital image forming device and method for forming an image from a plurality of dots | |
| JP2824999B2 (ja) | 画像処理装置 | |
| JPH071917B2 (ja) | 画像処理装置 | |
| JPH04316276A (ja) | 画像形成装置 | |
| JP3155538B2 (ja) | レーザの多階調書き込み装置 | |
| JP2664173B2 (ja) | 画像処理装置 | |
| JPS62287773A (ja) | 書込装置ドライブ回路 | |
| JP3487437B2 (ja) | パルス幅変調回路 | |
| JP3189321B2 (ja) | 変調装置 | |
| JPH04126464A (ja) | 画像形成装置 | |
| JPS63293062A (ja) | 像形成装置 | |
| JP2840326B2 (ja) | 画像処理装置 | |
| JP3326887B2 (ja) | パルス幅変調回路 | |
| JP3450373B2 (ja) | クロック信号発生装置および画素変調装置 | |
| JP2004040451A (ja) | Ｐｗｍ信号生成回路 | |
| JP2839097B2 (ja) | 画像形成装置 | |
| JP3149475B2 (ja) | 変調装置 | |
| JPS59101961A (ja) | レ−ザ変調回路 | |
| JPH04284781A (ja) | 画像形成装置 | |
| JPH04317252A (ja) | 画像形成装置 | |
| JP2001018445A (ja) | 画像形成装置 | |
| JPH0583502A (ja) | 変調装置 | |
| JPH05110774A (ja) | 変調装置 |