JPH0719176Y2 - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH0719176Y2
JPH0719176Y2 JP6043589U JP6043589U JPH0719176Y2 JP H0719176 Y2 JPH0719176 Y2 JP H0719176Y2 JP 6043589 U JP6043589 U JP 6043589U JP 6043589 U JP6043589 U JP 6043589U JP H0719176 Y2 JPH0719176 Y2 JP H0719176Y2
Authority
JP
Japan
Prior art keywords
circuit board
layer
pattern
power supply
drill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6043589U
Other languages
English (en)
Other versions
JPH031559U (ja
Inventor
修 大嶋
清隆 瀬山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6043589U priority Critical patent/JPH0719176Y2/ja
Publication of JPH031559U publication Critical patent/JPH031559U/ja
Application granted granted Critical
Publication of JPH0719176Y2 publication Critical patent/JPH0719176Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔概要〕 マザーボード等電源層と信号層とが内層された回路基板
に係り、特に、信号層のパターン改造を容易に行える回
路基板に関し、 マザーボード等の回路基板内の電源層の板厚が厚くて
も、信号層のパターン改造が生じた場合、容易にパター
ンカット出来、パターン改造を可能にした回路基板を提
供することを目的とし、 電源層と信号層とを内層に形成した回路基板において、
上記信号層のパターン間に設置される改造用スルーホー
ル近傍の電源層にドリル逃げ用の切欠部が設定されて構
成する。
〔産業上の利用分野〕
本考案はマザーボード等電源層と信号層とが内層された
回路基板に係り、特に、信号層のパターン改造を容易に
行える回路基板に関する。
〔従来の技術〕
回路基板にセラミックを使用した実装構造においては、
回路基板間の信号伝達を行なう場合、I/Oケーブルを使
用するか、マザーボード間に信号パターンを予め形成し
ておくかして、信号の伝達を行なっている。
第3図は従来のマザーボードの構成を示すもので、マザ
ーボード1には所定パターンの信号層2と、電源層3が
それぞれ内層されている。
そして、信号層2のパターン改造を行なう場合には、マ
ザーボード1の表面側からドリルによりザグリ、穿孔4
を設け、信号層2をカットした後、所定の改造パッド5
からデイスクリートワイヤ6を介してワイヤリングを行
っている。
ところで、コンピュータは年々高速化、小型化が要求さ
れ、それに伴い、LSIの集積度も上がり、回路基板に供
給するパワーも大きくなる。上記マザーボード1は回路
基板(図示せず)にパワーを供給する一方、回路基板間
の高速信号を伝達する機能を有しており、マザーボード
に大容量の電流を流す必要が生じる。
したがって、マザーボード1に内層される電源層3の銅
厚も1mm程度にまで厚く設定されている。
〔考案が解決しようとする課題〕
しかしながら、LSIの設計変更などで、マザーボード1
内の信号パターンに改造が生じた場合、電源層3の銅厚
の薄いものは簡単にパターンカット出来たが、銅厚の厚
いものはドリル折れや、銅切り屑等が上下異種電源間の
絶縁不良の原因となるなど、マザーボード1の改造が不
可能で、回路基板を焼却しているのが実情である。
本考案は、このような事情に鑑みてなされたもので、本
考案の目的とするところは、マザーボード等の回路基板
内の電源層の板厚が厚くても、信号層のパターン改造が
生じた場合、容易にパターンカット出来、パターン改造
を可能にした回路基板を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本考案は、電源層11と信号
層12とを内層に形成した回路基板10において、上記信号
層12のパターン間に設置される改造用スルーホール14近
傍の電源層11にドリル逃げ用の切欠部13が設定されてい
ることを特徴とする。
〔作用〕
以上の構成から明らかなように、信号層のパターン改造
が生じた場合、ドリルによりパターンカットを行なう
が、電源層にドリル逃げ用の切欠部が設けられているた
め、ドリル折れや、銅切りくずの発生が皆無となる。
〔実施例〕
以下、本考案の一実施例について添付図面を参照しなが
ら詳細に説明する。
第1図はパターン改造前を示す回路基板の断面図、第2
図はパターン改造後を示す回路基板の断面図である。
第1図において、本考案による回路基板10は、電源層11
と、所定パターンの信号層12とが内層されており、更
に、信号層12のパターン改造を行なうために、電源層11
のみドリル逃げ用の切欠部13が設定されている。
したがって、信号層12のパターン改造が生じた場合、回
路基板10をドリルによりザグリ、信号層12をカット処理
を行なう。そして、その後、第2図に示すように、スル
ーホール14のパッドから、デイスクリートワイヤ15を介
して、ワイヤリングを行なえば、簡単にパターン改造作
業を完了させることが出来る。
このとき、電源層11にドリル逃げ用の切欠部13があるた
め、電源層11の銅厚が厚くても、ドリル折れが確実に防
止でき、また、銅の切り屑による悪影響もない。
尚、ドリルによりザグリカットする場合、上記切欠部13
の位置を示すマーキング16が回路基板10の表面に施され
ている。
〔考案の効果〕
以上記載したように、本考案による回路基板にあって
は、電源層の銅厚が厚く設計されている場合でも、電源
層にドリル逃げ用の切欠部が設けられているため、ドリ
ル折れや、銅の切り屑による絶縁不良等の従来不具合を
確実に防止でき、信号層のパターン改造を容易を行え
る。
したがって、従来焼却していた回路基板が使用出来、回
路基板の有効利用が図れるという効果を有する。
更に、電源層の銅厚を任意に設定できるため、回路基板
の設計自由度を飛躍的に増大させるという効果を有す
る。
【図面の簡単な説明】
第1図は本考案による回路基板の改造前の状態を示す断
面図、 第2図は同回路基板の改造後の状態を示す断面図、 第3図は従来のマザーボードの構成を示す断面図であ
る。 図において、 10は回路基板、11は電源層、12は信号層、13は切欠部で
ある。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】電源層(11)と信号層(12)とを内層に形
    成した回路基板(10)において、 上記信号層(12)のパターン間に設置される改造用スル
    ーホール(14)近傍の電源層(11)にドリル逃げ用の切
    欠部(13)が設定されていることを特徴とする回路基
    板。
JP6043589U 1989-05-26 1989-05-26 回路基板 Expired - Lifetime JPH0719176Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6043589U JPH0719176Y2 (ja) 1989-05-26 1989-05-26 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6043589U JPH0719176Y2 (ja) 1989-05-26 1989-05-26 回路基板

Publications (2)

Publication Number Publication Date
JPH031559U JPH031559U (ja) 1991-01-09
JPH0719176Y2 true JPH0719176Y2 (ja) 1995-05-01

Family

ID=31587796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6043589U Expired - Lifetime JPH0719176Y2 (ja) 1989-05-26 1989-05-26 回路基板

Country Status (1)

Country Link
JP (1) JPH0719176Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9217854U1 (de) * 1992-12-30 1993-03-04 Wacker-Werke Gmbh & Co Kg, 8077 Reichertshofen Von einem Umformer gespeister Innenrüttler

Also Published As

Publication number Publication date
JPH031559U (ja) 1991-01-09

Similar Documents

Publication Publication Date Title
US7353590B2 (en) Method of forming printed circuit card
JPH0719176Y2 (ja) 回路基板
JPS6143879B2 (ja)
JPH05152702A (ja) プリント配線板
JPH04250695A (ja) 多層回路板のバイアホール加工方法
JPH02125490A (ja) 印刷配線板
JPH06169178A (ja) 多層印刷配線板
JPS59143394A (ja) 多層配線基板
JPH0342693Y2 (ja)
JP2674184B2 (ja) 表面実装プリント配線板
JP2004335726A (ja) キャビティ付き多層プリント配線板の製造方法
JPS6317562B2 (ja)
KR100275718B1 (ko) 변형된 분리용 절단면을 갖는 인쇄 회로 기판
JPH0632383B2 (ja) 多層プリント配線板の製造方法
JPS6320645B2 (ja)
JP2007088232A (ja) プリント配線板の製造方法
JPS6317563B2 (ja)
JPH05218657A (ja) 多層プリント配線板
JPH05110230A (ja) プリント配線基板の製造方法
JPH04122508A (ja) プリント基板の穴開け加工方法
JPS59113693A (ja) 多層印刷配線板の内層パタ−ン切断方法
JPH04299592A (ja) プリント配線板
JPS60180705A (ja) ドリル折れ検出用プリント板
JPS6484786A (en) Multilayer printed wiring board
JP2002043719A (ja) プリント配線基板の製造方法