JPH07182065A - クロックソース補償回路 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路のシステムクロックが停止し
た場合でも、別途入力されている補償用クロックに切り
換えて動作処理を継続することができるクロックソース
補償回路を得ることを目的とする。 【構成】 システムクロックＸｉｎの停止に応じてクロ
ック停止検出信号ｃを出力するクロック停止検出回路１
１と、そのシステムクロックＸｉｎと補償用クロックＸ
ｃｉｎとを入力し、上記クロック停止検出回路１１から
のクロック停止検出信号ｃの出力に応じてその補償用ク
ロックＸｃｉｎを選択して出力するシステムクロック選
択回路２１とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路にお
いてシステムクロックが停止した時に補償用クロックに
切り換えるクロックソース補償回路に関するものであ
る。

【０００２】

【従来の技術】図８は例えば三菱半導体８ビットワンチ
ップマイクロコンピュータ編（三菱電機株式会社製，１
９９１年発行）に示された従来のクロックソース補償回
路を示す回路図であり、図において、１は半導体集積回
路、２ａ，２ｂはその半導体集積回路１に設けられたシ
ステムクロックＸｉｎおよび時計用クロックＸｃｉｎを
入力する端子、３ａ，３ｂは上記クロックおよびクロッ
ク停止制御信号を入力するＮＡＮＤゲート、４はシステ
ムクロック選択レジスタ、５，７はインバータ、６ａ，
６ｂはＮＡＮＤゲート３ａ，３ｂからの出力を選択して
内部クロックとして用いるトランスファゲートである。

【０００３】従来の半導体集積回路はメインロジック１
系統のみというのが多かったが、現在では送受信用の半
導体集積回路において、システムクロックに加え送受信
用クロックを持つもの、また、図８に示したようなシス
テムクロックと時計用クロックを持つものなど、必要に
応じてモジュール毎に独立したクロック信号を必要とす
る半導体集積回路も存在するようになってきた。２系統
以上のクロック信号を必要とする半導体集積回路の場
合、ユーザのソフト処理によってクロック信号の選択が
できるものがあるがメインクロックが何らかの理由で停
止した場合、自動的にそのクロックを別のクロックに切
り換えるという機能は備えていない。

【０００４】次に動作について説明する。図８（ｂ）に
おいて、端子２ａにはシステムクロックＸｉｎが、端子
２ｂには時計用クロックＸｃｉｎがそれぞれ入力され
る。ＮＡＮＤゲート３ａ，３ｂにクロック停止制御信号
が入力された場合、両方のクロック信号Ｘｉｎ，Ｘｃｉ
ｎがＮＡＮＤゲート３ａ，３ｂで遮断され停止する。ま
た、通常の処理動作のようにクロック停止制御信号が入
力されない場合、時計用クロックＸｃｉｎが半導体集積
回路１内の時計用クロックとして用いられる。さらに、
両方のクロック信号Ｘｉｎ，Ｘｃｉｎがトランスファゲ
ート６ａ，６ｂに出力され、システムクロック選択レジ
スタ４に“０”が書き込まれた場合、インバータ５を介
してトランスファゲート６ａ，６ｂにより、システムク
ロックＸｉｎだけが選択され、インバータ７を介して半
導体集積回路１のシステムクロックとして用いられる。
また、システムクロック選択レジスタ４に“１”が書き
込まれた場合、インバータ５を介してトランスファゲー
ト６ａ，６ｂにより、時計用クロックＸｃｉｎだけが選
択され、インバータ７を介して半導体集積回路１のシス
テムクロックとして用いられる。

【０００５】

【発明が解決しようとする課題】従来のクロックソース
補償回路は以上のように構成されているので、システム
クロックが１系統だけの場合は、システムクロックが停
止した場合、完全に機能が停止した状態になり、システ
ムクロックの復帰を行わない限り処理動作も行われなく
なる。また、システムクロックの復帰が行われた場合で
も、ダイナミック回路などを搭載している半導体集積回
路の場合は、データの消失によるプログラムの暴走を引
き起こしてしまうなどの問題点があった。さらに、２系
統以上のクロック信号を入力する場合でも、システムク
ロックとして現在採用中のクロック信号が何らかの理由
により停止した場合、そのシステムクロックの停止を検
出する回路がないばかりか、他のクロック信号をシステ
ムクロックとして切り換える機能が無く、システムクロ
ックが１系統だけの場合と同様に、完全に機能が停止し
てしまうなどの問題点があった。

【０００６】請求項１の発明は上記のような問題点を解
消するためになされたもので、半導体集積回路のシステ
ムクロックが何らかの理由により停止したとしても、半
導体集積回路の内部でその停止を検出し、別途入力され
ている補償用クロックに切り換えて動作処理を継続して
進めることができるクロックソース補償回路を得ること
を目的とする。

【０００７】請求項２の発明はシステムクロックの切り
換え時の半導体集積回路の暴走およびデータの消失を防
止するクロックソース補償回路を得ることを目的とす
る。

【０００８】請求項３の発明はシステムクロックの切り
換え時に半導体集積回路の外部回路との整合性を取るク
ロックソース補償回路を得ることを目的とする。

【０００９】請求項１の発明に係るクロックソース補償
回路は、第１のクロック信号の停止に応じてクロック停
止検出信号を出力するクロック停止検出回路と、その第
１のクロック信号と第２のクロック信号とを入力し、上
記クロック停止検出回路からのクロック停止検出信号の
出力に応じてその第２のクロック信号を選択して出力す
るクロックソース選択回路とを備えたものである。

【００１０】請求項２の発明に係るクロックソース補償
回路は、クロック停止検出信号の出力に応じて中央処理
装置に出力する割り込み信号を生成する割り込み信号生
成回路を備えたものである。

【００１１】請求項３の発明に係るクロックソース補償
回路は、クロック停止検出信号の出力に応じて外部回路
に出力する外部制御信号を生成する外部制御信号生成回
路と、その外部回路に設けられ第１のクロック信号と第
２のクロック信号とを入力し、上記外部制御信号生成回
路からの外部制御信号の出力に応じてその第２のクロッ
ク信号を選択して外部周辺モジュールに出力する外部シ
ステムクロック選択回路とを備えたものである。

【００１２】

【作用】請求項１の発明におけるクロックソース補償回
路は、クロック停止検出回路により、第１のクロック信
号の停止を検出してクロック停止検出信号を出力する。
また、システムクロック選択回路は、そのクロック停止
検出信号の入力に応じて、第１のクロック信号と第２の
クロック信号のうち、第２のクロック信号を選択して内
部クロックとして出力する。

【００１３】請求項２の発明におけるクロックソース補
償回路は、割り込み信号生成回路により、クロック停止
検出信号の出力に応じて割り込み信号を生成し、中央処
理装置に出力する。

【００１４】請求項３の発明におけるクロックソース補
償回路は、外部制御信号生成回路により、クロック停止
検出信号の出力に応じて外部制御信号を生成し、外部回
路に出力する。また、外部システムクロック選択回路は
第１のクロック信号と第２のクロック信号とを入力し、
上記外部制御信号生成回路からの外部制御信号の出力に
応じてその第２のクロック信号を選択して外部周辺モジ
ュールに出力する。

【００１５】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１は請求項１の発明の一実施例によるクロック
ソース補償回路を示す回路図であり、従来例である図８
と同等の構成は同一符号を付して重複する説明を省略す
る。図において、１１はシステムクロック（第１のクロ
ック信号）Ｘｉｎを入力して、そのシステムクロックＸ
ｉｎの停止に応じてクロック停止検出信号ｃを出力する
クロック停止検出回路であり、１２ａ，１２ｂはそれぞ
れシステムクロックＸｉｎを入力するＰチャンネルトラ
ンジスタとＮチャンネルトランジスタ、１３ａ，１３ｂ
は電源、１４ａ，１４ｂは抵抗、１５ａ，１５ｂはコン
デンサ、１６ａ，１６ｂはインバータ、１７はＥＯＲ回
路、１８はインバータである。また、２１はシステムク
ロックＸｉｎと時計用クロック（第２のクロック信号）
Ｘｃｉｎとを入力し、上記クロック停止検出回路１１か
らのクロック停止検出信号ｃの出力に応じて、その時計
用クロックＸｃｉｎを選択して出力するシステムクロッ
ク選択回路であり、２２はＮＡＮＤ回路、２３はインバ
ータである。

【００１６】次に動作について説明する。図２は要部信
号を示すタイミングチャートであり、端子２ａにはシス
テムクロックＸｉｎが、端子２ｂには時計用クロックＸ
ｃｉｎがそれぞれ入力される。Ｐチャンネルトランジス
タ１２ａはシステムクロックＸｉｎが“Ｌ”でオン
“Ｈ”でオフする。また、Ｎチャンネルトランジスタ１
２ｂはシステムクロックＸｉｎが“Ｌ”でオフ“Ｈ”で
オンする。図２に示されているように、システムクロッ
クＸｉｎに異常が発生し、例えば“Ｌ”で停止した場
合、Ｐチャンネルトランジスタ１２ａはオンしたままと
なり、信号ａは“Ｈ”一定となり、Ｎチャンネルトラン
ジスタ１２ｂはオフしたままとなり、信号ｂは抵抗１４
ｂ，コンデンサ１５ｂの時定数による過渡現象に入り、
徐々に“Ｈ”へと変化していく。この過渡現象による遅
延後、ａ＝ｂ＝“Ｈ”となった時点でクロック停止検出
信号ｃが“Ｈ”から“Ｌ”に変化する。

【００１７】また、同様にシステムクロックＸｉｎが
“Ｈ”で停止した場合、Ｐチャンネルトランジスタ１２
ａはオフしたままとなり、信号ａは抵抗１４ａ，コンデ
ンサ１５ａの時定数による過渡現象に入り、徐々に
“Ｌ”へと変化していく。また、Ｎチャンネルトランジ
スタ１２ｂはオンしたままとなり、“Ｌ”一定となり、
この過渡現象による遅延後、ａ＝ｂ＝“Ｌ”となった時
点でクロック停止検出信号ｃが“Ｈ”から“Ｌ”に変化
する。通常、システムクロック選択レジスタ４には
“０”が書き込まれており、ＮＡＮＤ回路２２には
“Ｈ”が出力される。また、システムクロックＸｉｎに
異状がない場合、クロック停止検出信号ｃの“Ｈ”がＮ
ＡＮＤ回路２２に出力される。この場合インバータ５を
介してトランスファゲート６ａ，６ｂにより、システム
クロックＸｉｎだけが選択され、インバータ７を介して
半導体集積回路１のシステムクロックとして用いられ
る。また、図２に示したように、システムクロックＸｉ
ｎに異常が生じた場合、クロック停止検出信号ｃの
“Ｌ”がＮＡＮＤ回路２２に出力され、この場合インバ
ータ５を介してトランスファゲート６ａ，６ｂにより、
時計用クロックＸｃｉｎだけが選択され、インバータ７
を介して半導体集積回路１のシステムクロックとして用
いられる。

【００１８】従来の回路では、システムクロックＸｉｎ
が停止してしまった場合、半導体集積回路１は完全に停
止してしまったが、この実施例のように、システムクロ
ックＸｉｎの停止を検出するクロック停止検出回路１１
と、そのクロック停止検出回路１１からのクロック停止
検出信号ｃの出力に応じて、時計用クロックＸｃｉｎを
選択して出力するシステムクロック選択回路２１とを設
けることにより、システムクロックＸｉｎが停止しても
時計用クロックＸｃｉｎに自動的に切り換わり、周波数
の異なるクロックを採用し、処理速度が落ちてしまうこ
とも考えられるが、今までの処理を停止することなく、
継続して行うことができる効果がある。なお、抵抗１４
ａ，１４ｂ、コンデンサ１５ａ，１５ｂの値により時定
数を調整することができ、動作周波数に応じた設計をす
ることができる。

【００１９】実施例２．図３は請求項２の発明の一実施
例によるクロックソース補償回路を示す回路図であり、
図において、３１はクロック停止検出回路、４１はＣＰ
Ｕ（中央処理装置）、４２〜４４はモジュールＡ，Ｂ，
Ｃである。また、図４は上記クロック停止検出回路の回
路図であり、３２はシステムクロック割り込みレジス
タ、３３はＮＡＮＤ回路であり、システムクロック割り
込みレジスタ３２とＮＡＮＤ回路３３により、クロック
停止検出信号の出力に応じてＣＰＵ４１に出力する割り
込み信号ｄを生成する割り込み信号生成回路を構成す
る。なお、その他の構成については、実施例１と同等な
のでその説明を省略する。

【００２０】次に動作について説明する。システムクロ
ックＸｉｎが停止してしまった場合、図４のクロック停
止検出回路３１のＥＯＲ回路１７は信号“Ｈ”をＮＡＮ
Ｄ回路３３に出力する。また、システムクロック割り込
みレジスタ３２に割り込みが許可されている場合、同じ
くＮＡＮＤ回路３３に信号“Ｈ”が出力され、ＮＡＮＤ
回路３３は、ＣＰＵ割り込み信号ｄとして“Ｌ”の信号
をＣＰＵ４１に出力する。これにより、システムクロッ
ク選択回路２１でのクロック切り換えが行われて、ＣＰ
Ｕ４１、モジュールＡ，Ｂ，Ｃ４２〜４４に周波数の異
なるクロックが入力されても、同時にＣＰＵ４１に割り
込みをかけることにより、ＣＰＵ４１にて適切な処理を
行った後に停止して、半導体集積回路１の暴走を防止し
たり、また、ダイナミックＲＡＭ等のデータを外部に転
送して、データの消失を防ぐことができる効果がある。

【００２１】実施例３．図５は請求項３の発明の一実施
例によるクロックソース補償回路を示す回路図であり、
図において、５１はクロック停止検出回路、５４は出力
バッファ、５５は指定ポート、５６は外部システム（外
部回路）である。また、図６は上記クロック停止検出回
路の回路図であり、５２は指定ポート制御レジスタ、５
３はＮＡＮＤ回路であり、指定ポート制御レジスタ５２
とＮＡＮＤ回路５３により、クロック停止検出信号の出
力に応じて外部システム５６に出力する外部制御信号ｅ
を生成する外部制御信号生成回路を構成する。また、図
７は外部システム６１の回路図であり、６２，６３はそ
れぞれシステムクロックＸｉｎ，時計用クロックＸｃｉ
ｎを発生する発振器、６４は外部制御信号ｅの入力に応
じて、システムクロックＸｉｎまたは時計用クロックＸ
ｃｉｎを出力する外部システムクロック選択回路であ
り、インバータ６４ａ，トランスファゲート６４ｂ，６
４ｃから構成されている。６５は外部周辺モジュールで
ある。なお、その他の構成については、実施例１と同等
なのでその説明を省略する。

【００２２】次に動作について説明する。システムクロ
ックＸｉｎが停止してしまった場合、図６のクロック停
止検出回路５１のＥＯＲ回路１７は信号“Ｈ”をＮＡＮ
Ｄ回路５３に出力する。また、指定ポート制御レジスタ
５２に外部制御信号出力が許可されている場合、同じく
ＮＡＮＤ回路３３に信号“Ｈ”が出力され、ＮＡＮＤ回
路５３は、外部制御信号ｅとして“Ｌ”の信号を出力バ
ッファ５４を介して指定ポートに出力にする。図７に示
すように、半導体集積回路１の指定ポート５５から外部
制御信号ｅを入力した外部システムクロック選択回路６
４は、システムクロックＸｉｎと時計用クロックＸｃｉ
ｎのうちを時計用クロックＸｃｉｎを選択して外部周辺
モジュール６５に出力する。したがって、半導体集積回
路１の内部回路と同様なクロックソースを外部周辺モジ
ュール６５で使用している場合、システムクロックＸｉ
ｎが停止してしまっても、内部回路と同様に外部回路も
時計用クロックＸｃｉｎに切り換わり、処理速度は遅く
なることが考えられるが、停止することなく処理を継続
することができる効果がある。

【００２３】

【発明の効果】以上のように、請求項１の発明によれば
第１のクロック信号の停止に応じてクロック停止検出信
号を出力するクロック停止検出回路と、その第１のクロ
ック信号と第２のクロック信号とを入力し、上記クロッ
ク停止検出回路からのクロック停止検出信号の出力に応
じてその第２のクロック信号を選択して出力するシステ
ムクロック選択回路とを備えるように構成したので、半
導体集積回路の第１のクロック信号が停止した場合、別
途入力されている第２のクロック信号に切り換えて動作
処理を継続して進めることができる効果がある。

【００２４】請求項２の発明によればクロック停止検出
信号の出力に応じて中央処理装置に出力する割り込み信
号を生成する割り込み信号生成回路を備えるように構成
したので、第１のクロック信号から第２のクロック信号
への切り換え時の半導体集積回路の暴走およびデータの
消失を防止することができる効果がある。

【００２５】請求項３の発明によればクロック停止検出
信号の出力に応じて外部回路に出力する外部制御信号を
生成する外部制御信号生成回路と、その外部回路に設け
られ第１のクロック信号と第２のクロック信号とを入力
し、上記外部制御信号生成回路からの外部制御信号の出
力に応じてその第２のクロック信号を選択して外部周辺
モジュールに出力する外部システムクロック選択回路と
を備えるように構成したので、第１のクロック信号から
第２のクロック信号への切り換え時に半導体集積回路の
外部回路との整合性を取ることができる効果がある。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例によるクロックソー
ス補償回路を示す回路図である。

【図２】図１の要部信号を示すタイミングチャートであ
る。

【図３】請求項２の発明の一実施例によるクロックソー
ス補償回路を示す回路図である。

【図４】図３のクロック停止検出回路を示す回路図であ
る。

【図５】請求項３の発明の一実施例によるクロックソー
ス補償回路を示す回路図である。

【図６】図５のクロック停止検出回路を示す回路図であ
る。

【図７】図５の外部システムを示す回路図である。

【図８】従来のクロックソース補償回路を示す回路図で
ある。

【符号の説明】

１１，３１，５１ クロック停止検出回路 ２１ システムクロック選択回路 ３２ システムクロック割り込みレジスタ（割り込み信
号生成回路） ３３ ＮＡＮＤ回路（割り込み信号生成回路） ４１ ＣＰＵ（中央処理装置） ５２ 指定ポート制御レジスタ（外部制御信号生成回
路） ５３ ＮＡＮＤ回路（外部制御信号生成回路） ５６，６１ 外部システム（外部回路） ６４ 外部システムクロック選択回路 ６５ 外部周辺モジュール

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１のクロック信号を入力し、その第１
   のクロック信号の停止に応じてクロック停止検出信号を
   出力するクロック停止検出回路と、上記第１のクロック
   信号と第２のクロック信号とを入力し、上記クロック停
   止検出回路からのクロック停止検出信号の出力に応じて
   上記第２のクロック信号を選択して出力するシステムク
   ロック選択回路とを備えたクロックソース補償回路。
2. 【請求項２】 クロック停止検出信号の出力に応じて中
   央処理装置に出力する割り込み信号を生成する割り込み
   信号生成回路を備えたことを特徴とする請求項１記載の
   クロックソース補償回路。
3. 【請求項３】 クロック停止検出信号の出力に応じて外
   部回路に出力する外部制御信号を生成する外部制御信号
   生成回路と、上記外部回路に設けられ第１のクロック信
   号と第２のクロック信号とを入力し、上記外部制御信号
   生成回路からの外部制御信号の出力に応じて上記第２の
   クロック信号を選択して外部周辺モジュールに出力する
   外部システムクロック選択回路とを備えたことを特徴と
   する請求項１記載のクロックソース補償回路。