JPH07176994A - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JPH07176994A JPH07176994A JP5318413A JP31841393A JPH07176994A JP H07176994 A JPH07176994 A JP H07176994A JP 5318413 A JP5318413 A JP 5318413A JP 31841393 A JP31841393 A JP 31841393A JP H07176994 A JPH07176994 A JP H07176994A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- frequency error
- detection circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】クロック同期が確立されていないとき、或いは
クロック同期が何等かの原因で外れたようなときでも、
クロック同期が再確立される前にＡＦＣ制御を短時間で
実現することを目的にする。 【構成】周波数誤差検出回路（４）は、受信波検波回路
（３）の出力と予め用意された複数の周波数誤差量に対
応する検波出力の固定パターンとの相互相関から周波数
誤差量を求める。
クロック同期が何等かの原因で外れたようなときでも、
クロック同期が再確立される前にＡＦＣ制御を短時間で
実現することを目的にする。 【構成】周波数誤差検出回路（４）は、受信波検波回路
（３）の出力と予め用意された複数の周波数誤差量に対
応する検波出力の固定パターンとの相互相関から周波数
誤差量を求める。
Description
【０００１】
【産業上の利用分野】本発明は自動周波数制御回路に関
し、特にデジタル無線受信機に用いられる自動周波数制
御回路に関する。
し、特にデジタル無線受信機に用いられる自動周波数制
御回路に関する。
【０００２】
【従来の技術】従来のデジタル無線受信機に用いられる
自動周波数制御（ＡＦＣ）回路は受信信号を復調して、
クロック同期を確立した後に、判定点での受信信号から
周波数誤差を検出して受信回路の局部発信器の周波数を
制御したり、受信信号に加える位相回転速度を制御した
りして実施されていた。
自動周波数制御（ＡＦＣ）回路は受信信号を復調して、
クロック同期を確立した後に、判定点での受信信号から
周波数誤差を検出して受信回路の局部発信器の周波数を
制御したり、受信信号に加える位相回転速度を制御した
りして実施されていた。
【０００３】従って、従来のＡＦＣ回路では受信された
クロックが再生されてからしかＡＦＣ制御が出来ず、ク
ロック同期が確立されないとき、或いはクロック同期が
何等かの原因で外れたようなときには、ＡＦＣ制御はク
ロック再確立に要する時間の後でしか掛からず、特にバ
ースト通信の場合では単発バーストが受信できなくなる
などの不都合が生じる。
クロックが再生されてからしかＡＦＣ制御が出来ず、ク
ロック同期が確立されないとき、或いはクロック同期が
何等かの原因で外れたようなときには、ＡＦＣ制御はク
ロック再確立に要する時間の後でしか掛からず、特にバ
ースト通信の場合では単発バーストが受信できなくなる
などの不都合が生じる。
【０００４】
【発明が解決しようとする課題】本発明は、上述の不具
合を解決して、クロック同期が確立していなくても、短
時間で周波数の補正ができるＡＦＣ回路の実現を目的と
する。
合を解決して、クロック同期が確立していなくても、短
時間で周波数の補正ができるＡＦＣ回路の実現を目的と
する。
【０００５】
【課題を解決するための手段】周波数誤差検出回路と周
波数補正回路を含んで受信機の受信波検波回路の入力周
波数をを自動制御する自動周波数制御回路において、前
記周波数誤差検出回路を、前記受信波検波回路の出力
と、予め用意された複数の周波数誤差量に対応する検波
出力の固定パターンとの相互相関から周波数誤差量を求
める構成にする。
波数補正回路を含んで受信機の受信波検波回路の入力周
波数をを自動制御する自動周波数制御回路において、前
記周波数誤差検出回路を、前記受信波検波回路の出力
と、予め用意された複数の周波数誤差量に対応する検波
出力の固定パターンとの相互相関から周波数誤差量を求
める構成にする。
【０００６】また、前記周波数補正回路が、前記受信波
検波回路の入力信号に、前記周波数誤差検出回路の出力
に応じた位相回転を与えるものにする。
検波回路の入力信号に、前記周波数誤差検出回路の出力
に応じた位相回転を与えるものにする。
【０００７】
【作用】クロック同期が確立されていないとき、或いは
クロック同期が何等かの原因で外れたようなときでも、
クロック同期が再確立される前にＡＦＣ制御が短時間で
実現され、特にバースト通信の場合などで単発バースト
の受信洩れを防止出来る。
クロック同期が何等かの原因で外れたようなときでも、
クロック同期が再確立される前にＡＦＣ制御が短時間で
実現され、特にバースト通信の場合などで単発バースト
の受信洩れを防止出来る。
【０００８】
【実施例】本発明の実施例を図に添って説明する。
【０００９】図１は、本発明のＡＦＣ回路の一実施例の
ブロック図である。この回路は、遅延検波回路の入力信
号に位相回転を加える位相回転回路を用いてＡＦＣ機能
を実現するものである。
ブロック図である。この回路は、遅延検波回路の入力信
号に位相回転を加える位相回転回路を用いてＡＦＣ機能
を実現するものである。
【００１０】図１中、１は位相回転回路、２はフィル
タ、３は遅延検波回路、４は周波数誤差検出回路、５は
位相誤差算出回路である。
タ、３は遅延検波回路、４は周波数誤差検出回路、５は
位相誤差算出回路である。
【００１１】準同期検波後のベースバンド信号を位相回
転回路１で位相回転を施すことにより周波数誤差を補正
し、フィルタ２を通して遅延検波回路３に入力する。遅
延検波回路３から復調出力が得られる。フィルタ２は良
く知られたトランスバーサル型で実現できる。このフィ
ルタ２は入力信号によっては取り外しも可能である。周
波数誤差検出回路４は、遅延検波回路３の遅延検波出力
を入力して、予め設定された固定周波数誤差を含んだ複
数の固定パターンとの相互相関を取り、その相互相関の
出力値から周波数誤差を推定する。そうして周波数誤差
検出回路４で求めた周波数誤差の推定値を位相誤差算出
回路５に入力し、ここで瞬時位相量（位相回転量φ）を
算出する。この位相誤差算出回路５の出力である瞬時位
相量（位相回転量φ）は位相回転回路１に戻され、遅延
検波前の受信信号に加えることにより周波数誤差を補償
する。
転回路１で位相回転を施すことにより周波数誤差を補正
し、フィルタ２を通して遅延検波回路３に入力する。遅
延検波回路３から復調出力が得られる。フィルタ２は良
く知られたトランスバーサル型で実現できる。このフィ
ルタ２は入力信号によっては取り外しも可能である。周
波数誤差検出回路４は、遅延検波回路３の遅延検波出力
を入力して、予め設定された固定周波数誤差を含んだ複
数の固定パターンとの相互相関を取り、その相互相関の
出力値から周波数誤差を推定する。そうして周波数誤差
検出回路４で求めた周波数誤差の推定値を位相誤差算出
回路５に入力し、ここで瞬時位相量（位相回転量φ）を
算出する。この位相誤差算出回路５の出力である瞬時位
相量（位相回転量φ）は位相回転回路１に戻され、遅延
検波前の受信信号に加えることにより周波数誤差を補償
する。
【００１２】図２に位相回転回路１の構成を示した。
【００１３】位相回転回路１は、入力される準同期検波
後のベースバンド信号をＺ＝Ｘ＋ｊＹ、位相誤差算出回
路５の出力である位相回転量をφとすると Ｗ＝Ｉ＋ｊＱ＝Ｚ・ｅｘｐ（ｊφ） （１） なる演算を施す回路である。
後のベースバンド信号をＺ＝Ｘ＋ｊＹ、位相誤差算出回
路５の出力である位相回転量をφとすると Ｗ＝Ｉ＋ｊＱ＝Ｚ・ｅｘｐ（ｊφ） （１） なる演算を施す回路である。
【００１４】 ｅｘｐ（ｊφ）＝ｃｏｓφ＋ｊｓｉｎφ （２） であるから、位相回転回路１はφの余弦、正弦を求める
回路７、８と複素乗算回路６で構成できる。位相回転量
φの正弦、余弦情報を得るのにはｓｉｎＲＯＭ７および
ｃｏｓＲＯＭ８を用いた。複素乗算回路６の詳細は図７
に示した。この回路は入力信号の実部Ｘ、虚部Ｙにｓｉ
ｎ情報、ｃｏｓ情報を掛ける Ｗ＝Ｉ＋ｊＱ＝Ｚ・ｅｘｐ（ｊφ） ＝（Ｘｃｏｓφ−Ｙｓｉｎφ）＋ｊ（Ｘｓｉｎφ＋Ｙｃｏｓφ）（３） を実行している。
回路７、８と複素乗算回路６で構成できる。位相回転量
φの正弦、余弦情報を得るのにはｓｉｎＲＯＭ７および
ｃｏｓＲＯＭ８を用いた。複素乗算回路６の詳細は図７
に示した。この回路は入力信号の実部Ｘ、虚部Ｙにｓｉ
ｎ情報、ｃｏｓ情報を掛ける Ｗ＝Ｉ＋ｊＱ＝Ｚ・ｅｘｐ（ｊφ） ＝（Ｘｃｏｓφ−Ｙｓｉｎφ）＋ｊ（Ｘｓｉｎφ＋Ｙｃｏｓφ）（３） を実行している。
【００１５】図４に周波数誤差検出回路４の構成を示
す。この回路では遅延検波後のＩチャネル信号、Ｑチャ
ネル信号をそれぞれ別々の周波数相関回路１２に入力し
て、Ｉチャネル信号、Ｑチャネル信号それぞれの周波数
オフセット量を求め、その値を平均回路１３で平均して
制御周波数を求める。
す。この回路では遅延検波後のＩチャネル信号、Ｑチャ
ネル信号をそれぞれ別々の周波数相関回路１２に入力し
て、Ｉチャネル信号、Ｑチャネル信号それぞれの周波数
オフセット量を求め、その値を平均回路１３で平均して
制御周波数を求める。
【００１６】図５に周波数誤差検出回路４に用いられる
周波数相関回路１２の構成を示す。この回路では、複数
ｎの周波数オフセット量に対応した固定ベクトル１５を
予め用意して、１からｎまでの順番を付けておく。この
固定ベクトル１５は例えばＲＯＭで実現できる。そうし
て、遅延検波出力のＩ、Ｑ信号を別々に周波数オフセッ
ト量に対応した固定ベクトル１５と相互相関器１４で相
互相関を取る。各相互相関器１４の出力は最大出力検出
回路１６に入力され、最大出力検出回路１６では各相互
相関器１４の出力のうちで最大の出力を示すものを選
び、それに対応する固定ベクトル１５の順番を出力す
る。この各相互相関器１４のうちで最大の出力を示すも
のに対応する固定ベクトル１５の順番は、ＲＯＭなどで
構成される固定ベクトル１５の順番と周波数オフセット
量の変換回路１７に入力され、Ｉ、Ｑチャネルの周波数
オフセット量が出力される。
周波数相関回路１２の構成を示す。この回路では、複数
ｎの周波数オフセット量に対応した固定ベクトル１５を
予め用意して、１からｎまでの順番を付けておく。この
固定ベクトル１５は例えばＲＯＭで実現できる。そうし
て、遅延検波出力のＩ、Ｑ信号を別々に周波数オフセッ
ト量に対応した固定ベクトル１５と相互相関器１４で相
互相関を取る。各相互相関器１４の出力は最大出力検出
回路１６に入力され、最大出力検出回路１６では各相互
相関器１４の出力のうちで最大の出力を示すものを選
び、それに対応する固定ベクトル１５の順番を出力す
る。この各相互相関器１４のうちで最大の出力を示すも
のに対応する固定ベクトル１５の順番は、ＲＯＭなどで
構成される固定ベクトル１５の順番と周波数オフセット
量の変換回路１７に入力され、Ｉ、Ｑチャネルの周波数
オフセット量が出力される。
【００１７】図６には周波数相関回路１２に用いられる
相互相関器１４の構成を示す。遅延検波出力のＩ信号或
いはＱ信号をｆ（ｔ）、固定ベクトルをｇ（ｔ）とした
とき、両信号を標本化間隔Ｔで標本化し周期Ｎの周期関
数と見做した時の離散的相互相関Ｒ（ｋＴ）は Ｒ（ｋＴ）＝Σi=0 N-1 ｆ（ｉＴ）ｇ［（ｋ＋ｉ）Ｔ］ （４） となる。相互相関器１４はこの演算を実現する。
相互相関器１４の構成を示す。遅延検波出力のＩ信号或
いはＱ信号をｆ（ｔ）、固定ベクトルをｇ（ｔ）とした
とき、両信号を標本化間隔Ｔで標本化し周期Ｎの周期関
数と見做した時の離散的相互相関Ｒ（ｋＴ）は Ｒ（ｋＴ）＝Σi=0 N-1 ｆ（ｉＴ）ｇ［（ｋ＋ｉ）Ｔ］ （４） となる。相互相関器１４はこの演算を実現する。
【００１８】図７に位相誤差算出回路５の構成を示す。
この回路では、周波数誤差検出回路４の出力の制御周波
数を入力にし、累積加算器１８で累積加算した値を、位
相誤差瞬時値すなわち位相回転量φを出力する。
この回路では、周波数誤差検出回路４の出力の制御周波
数を入力にし、累積加算器１８で累積加算した値を、位
相誤差瞬時値すなわち位相回転量φを出力する。
【００１９】以上のべた方法でクロック同期が確立して
いなくても周波数の補正を実現することができる。しか
し、補正の精度を向上するためには、図５に示した周波
数誤差検出回路４に用いられる周波数相関回路１２の固
定ベクトル１５と相関器１４の組を多数設ける必要があ
り回路が大きくなって高価なものになる。これを避ける
ために、クロック同期が確立するまでは上述のＡＦＣ回
路を用い、クロック同期が確立してからは符号反転ごと
に動作する従来型の第２のＡＦＣ回路に切替えて精度も
上げる方法を図８に示す。
いなくても周波数の補正を実現することができる。しか
し、補正の精度を向上するためには、図５に示した周波
数誤差検出回路４に用いられる周波数相関回路１２の固
定ベクトル１５と相関器１４の組を多数設ける必要があ
り回路が大きくなって高価なものになる。これを避ける
ために、クロック同期が確立するまでは上述のＡＦＣ回
路を用い、クロック同期が確立してからは符号反転ごと
に動作する従来型の第２のＡＦＣ回路に切替えて精度も
上げる方法を図８に示す。
【００２０】図９は図１の回路の変形で、位相回転回路
１を遅延検波回路３の後段に設けた場合を示す。
１を遅延検波回路３の後段に設けた場合を示す。
【００２１】以上の例では、周波数誤差の検出をＩ、Ｑ
両信号について行い、それぞれの周波数オフセット量を
求めその平均値を制御周波数にしたが、簡便にＩ、Ｑ両
信号のどちらか一方だけについて求めた周波数オフセッ
ト量を制御周波数にすることでも大きな誤りはない。こ
の例を図１０に示す。
両信号について行い、それぞれの周波数オフセット量を
求めその平均値を制御周波数にしたが、簡便にＩ、Ｑ両
信号のどちらか一方だけについて求めた周波数オフセッ
ト量を制御周波数にすることでも大きな誤りはない。こ
の例を図１０に示す。
【００２２】
【発明の効果】以上説明したように、本発明では、受信
信号の遅延検波出力と、予め設定した周波数誤差を含ん
だ信号の遅延検波出力との間の相互相関によって、周波
数のオフセット量を求め周波数誤差を検出するように
し、周波数補正には入力信号に周波数誤差検出回路の出
力に応じた位相回転を与えるようにしている。これによ
り、クロック同期が確立しない段階からでも周波数制御
を実行することができ、バースト通信などで単発バース
トの受信にも効果的なＡＦＣ回路を実現することができ
る。
信号の遅延検波出力と、予め設定した周波数誤差を含ん
だ信号の遅延検波出力との間の相互相関によって、周波
数のオフセット量を求め周波数誤差を検出するように
し、周波数補正には入力信号に周波数誤差検出回路の出
力に応じた位相回転を与えるようにしている。これによ
り、クロック同期が確立しない段階からでも周波数制御
を実行することができ、バースト通信などで単発バース
トの受信にも効果的なＡＦＣ回路を実現することができ
る。
【図１】本発明の一実施例のブロック図。
【図２】図１の実施例中に用いられる位相回転回路のブ
ロック図。
ロック図。
【図３】図２の位相回転回路に用いられる複素乗算回路
のブロック図。
のブロック図。
【図４】図１の実施例中に用いられる周波数誤差検出回
路のブロック図。
路のブロック図。
【図５】図４の周波数誤差検出回路に用いられる周波数
相関回路のブロック図。
相関回路のブロック図。
【図６】図５の周波数相関回路に用いられる相関器のブ
ロック図。
ロック図。
【図７】図１の実施例中に用いられる位相誤差算出回路
のブロック図。
のブロック図。
【図８】本発明の他の実施例のブロック図。
【図９】本発明の更に他の実施例のブロック図。
【図１０】本発明の更に他の実施例のブロック図。
１ 位相回転回路 ２ フィルタ ３ 遅延検出回路 ４、４´ 周波数誤差検出回路 ５ 位相誤差算出回路 ６ 複素乗算回路 ７ 正弦波ＲＯＭ ８ 余弦波ＲＯＭ ９ 乗算器 １０ 加算器 １１ 減算器 １２ 周波数相関回路 １３ 平均回路 １４ 相関器 １５ 固定ベクトル（固定ベクトルＲＯＭ） １６ 最大出力検出回路 １７ オフセット周波数読替え回路 １８ 累積加算器 １９ シフトレジスタ ２０ 排他的オア回路 ２１ ハーフアダー ２２ フルアダー ２３ スイッチ ２４ 従来型ＡＦＣ回路
Claims (3)
- 【請求項１】 周波数誤差検出回路と周波数補正回路を
含んで受信機の受信波検波回路の入力周波数を自動制御
する自動周波数制御回路において、 前記周波数誤差検出回路が、前記受信波検波回路の出力
と、予め用意された複数の周波数誤差量に対応する検波
出力の固定パターンとの相互相関から周波数誤差量を求
めるものであることを特徴とする自動周波数制御回路。 - 【請求項２】 前記周波数補正回路が、前記受信波検波
回路の入力信号に、前記周波数誤差検出回路の出力に応
じた位相回転を与えるものであることを特徴とする請求
項１記載の自動周波数制御回路。 - 【請求項３】 受信クロック同期が確定されるまで使用
され、受信クロック同期の確定後は従来型の自動周波数
制御回路と切り替わることを特徴とする請求項１記載の
自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318413A JPH07176994A (ja) | 1993-12-17 | 1993-12-17 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318413A JPH07176994A (ja) | 1993-12-17 | 1993-12-17 | 自動周波数制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176994A true JPH07176994A (ja) | 1995-07-14 |
Family
ID=18098877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5318413A Pending JPH07176994A (ja) | 1993-12-17 | 1993-12-17 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176994A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734972A (en) * | 1995-03-28 | 1998-03-31 | Matsushita Electric Industrial Co., Ltd. | Automatic frequency controller |
| JP2007520147A (ja) * | 2004-01-30 | 2007-07-19 | エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート | 実現が簡単なｒｓｓｉ測定装置及びその方法と、その方法を実現するプログラムが貯蔵された記録媒体 |
| EP1983645A2 (en) | 2007-04-12 | 2008-10-22 | NEC Corporation | Frequency correction |
| US8718206B2 (en) | 2009-02-18 | 2014-05-06 | Nec Corporation | Frequency correction circuit, frequency correction method and wireless communication equipment using them |
-
1993
- 1993-12-17 JP JP5318413A patent/JPH07176994A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734972A (en) * | 1995-03-28 | 1998-03-31 | Matsushita Electric Industrial Co., Ltd. | Automatic frequency controller |
| JP2007520147A (ja) * | 2004-01-30 | 2007-07-19 | エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート | 実現が簡単なｒｓｓｉ測定装置及びその方法と、その方法を実現するプログラムが貯蔵された記録媒体 |
| EP1983645A2 (en) | 2007-04-12 | 2008-10-22 | NEC Corporation | Frequency correction |
| JP2008263426A (ja) * | 2007-04-12 | 2008-10-30 | Nec Corp | 周波数補正回路及び周波数補正方法 |
| US7924954B2 (en) | 2007-04-12 | 2011-04-12 | Nec Corporation | Frequency correction |
| US8718206B2 (en) | 2009-02-18 | 2014-05-06 | Nec Corporation | Frequency correction circuit, frequency correction method and wireless communication equipment using them |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2025232C (en) | Carrier recovery system | |
| US5809009A (en) | Demodulator apparatus for digital radio communication receiver providing pseudo-coherent quadrature demodulation based on periodic estimation of frequency offset | |
| US5898665A (en) | Coherent tracking apparatus and method for CDMA receiver | |
| US5594754A (en) | Spread spectrum communication receiver | |
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| JPH10327204A (ja) | 等化器を用いた位相同期ループ回路 | |
| US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US5627861A (en) | Carrier phase estimation system using filter | |
| KR100406224B1 (ko) | 주파수변조신호복조회로및이를채용한통신단말장비 | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| US6999537B2 (en) | Method of removing DC offset for a ZIF-based GSM radio solution with digital frequency correlation | |
| JPH07176994A (ja) | 自動周波数制御回路 | |
| JP3419361B2 (ja) | スペクトラム拡散受信機 | |
| JP2003519963A (ja) | スペクトラム拡散通信システムにおけるオフセット訂正 | |
| JP3971861B2 (ja) | Ｃｄｍａ受信信号の位相補正装置 | |
| US6859507B2 (en) | Method and apparatus for correcting a signal | |
| JPH09233134A (ja) | 復調器 | |
| JP2002290254A (ja) | ダイレクトコンバージョン受信機 | |
| EP0591748A1 (en) | Method and circuit for estimating the carrier frequency of PSK signals | |
| JP3281527B2 (ja) | 周波数オフセット補償装置 | |
| JPH06252966A (ja) | フレーム信号処理装置 | |
| JPH07154129A (ja) | Ｌｍｓ方式のアダプティブアレイアンテナ装置 | |
| JP3164944B2 (ja) | 同期検出回路 | |
| JP3417534B2 (ja) | ディジタル復調器 | |
| JP3421879B2 (ja) | 復調装置 |