JPH07170725A - ゲートターンオフサイリスタ制御装置 - Google Patents

ゲートターンオフサイリスタ制御装置

Info

Publication number
JPH07170725A
JPH07170725A JP5315050A JP31505093A JPH07170725A JP H07170725 A JPH07170725 A JP H07170725A JP 5315050 A JP5315050 A JP 5315050A JP 31505093 A JP31505093 A JP 31505093A JP H07170725 A JPH07170725 A JP H07170725A
Authority
JP
Japan
Prior art keywords
command signal
transformer
gate
thyristor
bypass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5315050A
Other languages
English (en)
Other versions
JP3333614B2 (ja
Inventor
Takeshi Hirano
剛 平野
Yoshiaki Tsuda
佳昭 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP31505093A priority Critical patent/JP3333614B2/ja
Publication of JPH07170725A publication Critical patent/JPH07170725A/ja
Application granted granted Critical
Publication of JP3333614B2 publication Critical patent/JP3333614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【目的】GTOのターンオフを確実に行わせることがで
きるゲートターンオフサイリスタ制御装置を提供する。 【構成】トランス2の1次コイル2pにスイッチS1 ,
S2 を有する励磁制御回路3を接続し、スイッチS1 を
通してトランスに一方向の1次電流を流した後、スイッ
チS2 を通して他方向の1次電流を流して、トランスの
2次コイル2sに正極性電圧を誘起させる。この電圧に
よりGTOをターンオンさせる。オフ指令信号によりス
イッチS1 を導通させて2次コイル2sに逆極性電圧を
誘起させてGTOをターンオフさせる。1次コイル2p
にバイパス用スイッチS3 を並列接続し、オフ指令信号
が消滅する前にスイッチS3 を導通させて、オフ指令信
号の消滅時に2次コイル2sに高い正極性電圧が誘起す
るのを防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ゲートターンオフサイ
リスタをオンオフ制御する制御装置に関するものであ
る。
【0002】
【従来の技術】ゲートターンオフサイリスタ(以下単に
GTOとも言う。)は電流駆動式の半導体スイッチ素子
で、そのゲートカソード間に正極性のゲート電圧(ゲー
ト側が正極性になる電圧)が与えられて、ゲートからカ
ソード側に所定のトリガレベル以上のゲート電流が流れ
たときにターンオン(導通)し、該ゲート電流が所定の
保持電流値に保持されることによりオン状態を維持す
る。GTOをターンオンさせる際に流すゲート電流はで
きるだけ立上りが早いものであることが望ましく、通常
そのピーク値は100[A]〜300[A]に達する。
GTOをオン状態に保持するために流しておく必要があ
るゲート電流は数アンペアないし数十アンペア程度であ
る。
【0003】またGTOは、そのゲートカソード間に負
極性のゲート電圧(カソード側が正極性になる電圧)が
与えられたときにターンオフする(遮断状態になる)。
GTOをオフ状態に保持しておくためには、そのゲート
カソード間に数ボルトの負極性電圧を印加しておくのが
望ましい。
【0004】ゲートターンオフサイリスタの制御装置と
して、トランスとその1次電流をオンオフ制御する励磁
制御回路を用いて発生させたフライバック電圧によりG
TOをオンオフ制御するようにしたものが知られてい
る。この種の制御装置では、トランスに複数の2次コイ
ルを設けておくことにより同時に複数個のGTOを制御
することができるため、制御装置の構成を簡単にするこ
とができる。
【0005】例えば、所定の耐圧を持たせるために複数
個のGTOを直列に接続して用いる場合、または所定の
電流容量を得るために複数のGTOを並列に接続して用
いる場合、或いは多数のGTOを直並列に接続して用い
る場合があるが、この場合、GTOの数に等しい2次コ
イルを有する1台のトランスとその1次電流をオンオフ
制御する1つの励磁制御回路とを設けることにより、複
数のGTOを同時にオンオフ制御することができる。
【0006】図6はトランスとその1次電流を制御する
励磁制御回路とにより発生させたフライバック電圧でG
TOを制御するようにしたゲートターンオフサイリスタ
制御装置の構成例を示したもので、同図において1はア
ノード1aとカソード1kとゲート1gとを有するGT
O、2はゲート信号供給用トランス、3はトランスの1
次コイルに流す励磁電流を制御する励磁制御回路、4は
ゲート回路である。
【0007】この例では、複数のGTO1,1,…が直
列に接続され、トランス2は、1つの1次コイル2p
と、GTOと同数の2次コイル2s,2s,…とを鉄心
2cに巻回したものからなっている。
【0008】励磁制御回路3は、いわゆる変形ハーフブ
リッジ方式のインバータ回路で、第1及び第2の直流電
源部E1 及びE2 と、導通した際に第1の直流電源部か
らトランスの1次コイル2pに一方の極性の励磁電流を
流す第1のスイッチS1 と、導通した際に第2の直流電
源部E2 からトランス2の1次コイルに他方の極性の励
磁電流を流す第2のスイッチS2 とを備えている。この
例では第1のスイッチS1 及びS2 がIGBT(絶縁ゲ
ート型バイポーラトランジスタ)からなっていて、第1
のスイッチS1 を構成するIGBTのエミッタは第1の
直流電源部E1の負極性の出力端子に、コレクタはトラ
ンスの1次コイル2pの一端にそれぞれ接続されてい
る。また第2のスイッチS2 を構成するIGBTのコレ
クタは抵抗R1 を通して第2の直流電源部E2 の正極性
出力端子に接続され、エミッタはダイオードD1 を通し
てトランスの1次コイル2pの一端に接続されている。
【0009】また第2の直流電源部E2 の出力端子間に
コンデンサC1 が接続され、第1の直流電源部E1 の正
極性出力端子と第2の直流電源部E2 の負極性出力端子
とが共通に接続されてトランスの1次コイル2pの他端
に接続されている。
【0010】トランス2の各2次コイル2sの出力はゲ
ート回路4を通して対応するGTO1のゲートカソード
間に供給されている。図示の例では、各2次コイル2s
の一端が対応するGTO1のゲート1gに直結され、各
2次コイル2sの他端はコンデンサC2 を通して対応す
るGTO1のカソード1kに接続されている。コンデン
サC2 の両端にはアノードをトランス側に向けたツェナ
ーダイオードZDとダイオードD2 とが並列接続され、
第3の直流電源部E3 の出力電圧がチョークコイルLと
ダイオードD3 とを通してコンデンサC2 の両端に印加
されている。コンデンサC2 とツェナーダイオードZD
とダイオードD2 及びD3 とチョークコイルLと第3の
直流電源部E3 とによりゲート回路4が構成されてい
る。
【0011】なお図面には、ゲート回路4が1つだけ図
示されているが、実際には各2次コイル2s及びGTO
1に対して1つのゲート回路が設けられて、各2次コイ
ルの出力がゲート回路4を通して対応するGTOのゲー
トカソード間に供給されている。
【0012】図6のゲートターンオフサイリスタ制御装
置においては、ゲート回路4のコンデンサC2 の両端
に、ツェナーダイオードZDのツェナー電圧により制限
された一定値の逆バイアス電圧Vo が生じ、この電圧V
o がGTO1のゲートカソード間に印加されている。こ
の逆バイアス電圧Vo はGTO1をオフ状態に保持して
おくために必要なもので、数ボルトに設定されている。
また励磁制御回路3においては、第2の直流電源部E2
の出力により抵抗R1 を通してコンデンサC1 が図示の
極性に充電されている。
【0013】第1及び第2のスイッチを構成するIGB
Tには図示しない指令信号発生部から指令信号が与えら
れる。すなわち、第1のスイッチS1 を構成するIGB
Tのゲートには、図7(A)に示すような充電指令信号
Vchが与えられ、この充電指令信号が消滅すると同時に
(または僅かなデッドタイムを経て)第2のスイッチS
2 を構成するIGBTのゲートに図7(B)に示すよう
なオン指令信号Vonが与えられる。またオン指令信号V
onが消滅すると同時に(または僅かなデッドタイムを経
て)、第1のスイッチS1 を構成するIGBTのゲート
に図7(A)に示すようなオフ指令信号Voff が与えら
れる。
【0014】今図7(A)に示すように、時刻t1 で第
1のスイッチS1 に充電指令信号Vchが与えられると、
第1のスイッチS1 が導通して第1の直流電源部E1 の
出力がトランスの1次コイル2pに印加され、1次コイ
ル2pに1次電流が流れる。この1次電流の増大に伴っ
てトランスの2次コイル2sにGTO1をオフ状態に保
持する極性の電圧が発生する。また第1の直流電源部E
1 からトランスの1次コイル2pに電流が流れることに
より、トランス2に磁気エネルギーが蓄積されていく。
充電指令信号Vchが発生している期間がトランスの充電
期間となる。
【0015】時刻t2 で充電指令信号Vchが消滅し、オ
ン指令信号Vonが立上がると、第1のスイッチS1 が遮
断状態になると同時に、第2のスイッチS2 が導通して
コンデンサC1 の両端の電圧をトランス2の1次コイル
2pに印加する。このときコンデンサC1 の電荷がトラ
ンスの1次コイルを通して放電するとともに、トランス
に蓄積された磁気エネルギーが放出されるため、トラン
スの2次コイル2sには、コンデンサC1 の放電により
生じる電圧と磁気エネルギーの放出により生じるフライ
バック電圧とを重畳したものに相当する立上りが速い正
極性電圧が誘起し、この電圧がGTO1のゲートカソー
ド間に印加される。そのため図7(C)に示すような立
上りが速い正極性のゲート電圧Vg がGTOのゲートカ
ソード間に印加され、この電圧によりGTO1のゲート
カソード間を通して立上りが速いゲート電流Ig が流れ
てGTO1がターンオンする。ゲート電流はオン指令信
号が与えられた直後にピークに達し、その後減衰してい
くが、オン指令信号が与えられている間は、GTO1を
オン状態に保持するために必要なレベルを保持する。
【0016】時刻t3 でオン指令信号Vonが消滅すると
同時にオフ指令信号Voff が立上がると、第2のスイッ
チS2 が遮断状態になると同時に第1のスイッチS1 が
導通するため、トランス2の2次コイル2sに負極性の
電圧が誘起し、図7(C)に示すようにGTO1のゲー
トカソード間に逆極性の電圧が印加される。これにより
GTO1がターンオフする。
【0017】オフ指令信号Voff が与えられる期間はき
わめて短いが、この間にもトランス2に磁気エネルギー
が蓄積されるため、時刻t4 においてオフ指令信号Vof
f が消滅して第1のスイッチS1 が遮断状態になると、
トランス2の2次コイル2sにフライバック電圧が誘起
し、図7(C)に示すようにGTO1のゲートカソード
間に正極性のゲート電圧が印加される。時刻t4 でゲー
ト電圧が印加されると、図7(D)に示すようにゲート
電流Ig が流れ、このゲート電圧、ゲート電流が所定の
トリガレベルを超えていると、GTO1が誤トリガさ
れ、再びターンオンしてしまう。
【0018】
【発明が解決しようとする課題】上記のように、トラン
スとその1次電流をオンオフ制御する励磁回路とを用い
て発生させたフライバック電圧によりGTOを制御する
ようにした制御装置では、トランスに複数の2次コイル
を設けておくことにより、同時に複数個のGTOを制御
することができるため、多数個のGTOを制御する場合
に制御装置の構成を簡単にすることができる。
【0019】しかしながら、図6に示したような従来の
この種の制御装置においては、図7の時刻t4 でオフ指
令信号Voff を消滅させた際にGTOが誤トリガされる
ことがあり、オフ指令信号が発生している間にGTOを
確実にターンオフすることができないため、ターンオフ
のタイミングを正確に制御することができないという問
題があった。また従来の制御装置による場合には、GT
Oがオン状態にある期間を任意に設定したり、オン状態
にある期間を変化させたり、短くしたりすることが必要
とされる場合に、その要求に応えることができないとい
う問題があった。
【0020】例えば、電気集塵機においては、直列に接
続した多数個(例えば8個)のGTOの両端に高電圧
(例えば30[KV])を印加して、各GTOをオンオ
フさせることにより毎秒60個程度の高電圧パルスを発
生させることが必要とされるが、この場合に図6に示し
た従来の制御装置を用いると、GTOのターンオフに失
敗することがあった。
【0021】本発明の目的は、トランスとその1次励磁
電流を制御する励磁制御回路とを用いてGTOをオンオ
フ制御するゲートターンオフサイリスタ制御装置におい
て、GTOのターンオフを確実に行わせてターンオフの
タイミングを正確に制御することができるようにするこ
とにある。
【0022】
【課題を解決するための手段】本発明は、ゲート信号発
生用トランスと、トランスにエネルギーを蓄積すること
を指令する充電指令信号及びゲートターンオフサイリス
タをターンオフすることを指令するオフ指令信号がそれ
ぞれ与えられている期間トランスの1次コイルに一方の
極性の励磁電流を流し、ゲートターンオフサイリスタを
ターンオンさせることを指令するオン指令信号が与えら
れている期間トランスの1次コイルに他方の極性の励磁
電流を流す励磁制御回路と、励磁制御回路に充電指令信
号、オン指令信号及びオフ指令信号を順次供給する指令
信号発生部とを備えて、トランスの2次コイルの出力を
ゲートターンオフサイリスタのゲート回路に与えること
により該サイリスタをオンオフ制御するゲートターンオ
フサイリスタ制御装置に係わるものである。
【0023】本発明においては、上記指令信号発生部
が、オフ指令信号の消滅以前に立上り、オフ指令信号が
消滅した後に消滅するバイパス指令信号を更に発生する
ようにしておく。そしてバイパス指令信号が与えられて
いる間導通するバイパス用スイッチを有して該バイパス
用スイッチの導通時に低インピーダンスの電流通路を構
成するバイパス回路をトランスの1次コイルの少なくと
も一部に対して並列に接続し、オフ信号が消滅する前に
トランスの1次コイルの少なくとも一部をバイパス回路
を通して実質的に短絡することにより、オフ指令信号が
消滅したとき、トランスに蓄積された磁気エネルギーを
バイパス回路にて消費させて、トランスの2次コイルに
GTOをターンオンさせる極性の電圧が誘起するのを防
止する。
【0024】ここで「低インピーダンスの電流通路」と
は、オフ指令信号の消滅時にトランスの2次コイルに誘
起する電圧をGTOのトリガレベル未満に抑制するため
に必要なバイパス電流を流すことができる程度に十分に
インピーダンスが低い電流通路という意味である。
【0025】なお、バイパス指令信号をオフ指令信号が
消滅してから発生させると、オフ指令信号が消滅した瞬
間にGTOをターンオンさせる極性の電圧が誘起するこ
とになるので、バイパス指令信号はオフ指令信号が消滅
するよりも前に発生させるようにするのが好ましい。
【0026】上記バイパス回路は必ずしも1次コイルに
対して並列に接続する必要はなく、トランスに3次コイ
ルを設けて、該3次コイルの少なくとも一部に対して並
列にパイパス回路を接続するようにしてもよい。
【0027】上記励磁制御回路は、第1及び第2の直流
電源部と、充電指令信号及びオフ指令信号が与えられて
いる期間導通して第1の直流電源部からトランスの1次
コイルに一方の極性の励磁電流を流す第1のスイッチ
と、オン指令信号が与えられている期間導通して第2の
直流電源部からトランスの1次コイルに他方の極性の励
磁電流を流す第2のスイッチとにより構成できる。
【0028】上記バイパス回路は、バイパス用スイッチ
のみにより構成してもよく、該バイパス用スイッチに対
して直列に小抵抗(抵抗値が小さい抵抗)を接続しても
よい。
【0029】バイパス用スイッチに対して小抵抗を接続
する場合には、該小抵抗に対して並列にコンデンサを接
続するのが好ましい。
【0030】
【作用】上記のように構成すると、オフ指令信号が発生
している間にトランスに蓄積された磁気エネルギーは、
オフ指令信号が消滅した後、バイパス回路を通して消費
される。そのため、トランスの2次コイルにGTOをタ
ーンオンさせる極性の電圧が誘起するのを防止すること
ができ、GTOのターンオフを確実に行わせることがで
きる。またバイパス回路の電流通路が成立しているとき
には、トランスの1次コイルまたは3次コイルが実質的
に短絡されるため、トランスを2次側から見た場合のイ
ンダクタンス成分が減少する。そのためトランスの2次
回路に存在する静電容量とトランスのインダクタンス成
分とにより生じる電圧、電流の振動を抑制することがで
きる。従って、オフ指令信号が消滅した後で、トランス
の2次コイルにGTOをターンオンさせる極性の電圧が
少しでも誘起するのを防止することができ、GTOのタ
ーンオフを確実に行わせることができる。
【0031】
【実施例】図1は本発明の実施例を示したものである。
この実施例の制御装置は、図6に示した制御装置と同様
に、ゲート信号発生用トランス2と、励磁制御回路3
と、ゲート回路4とを備えているが、これらの構成及び
動作は図6に示したものと同様である。本実施例では、
トランス2の1次コイル2pに対して並列にバイパス回
路5が接続されている。このバイパス回路は、IGBT
からなるバイパス用スイッチS3 と、ダイオードD4
と、小抵抗R2 と、コンデンサC3 とにより構成されて
いる。更に詳細に説明すると、バイパス用スイッチS3
を構成するIGBTのコレクタはダイオードD4 を通し
てトランス2の1次コイル2pの一端に接続され、エミ
ッタは抵抗R2 を通して1次コイル2pの他端に接続さ
れている。コンデンサC3 は抵抗R2 の両端に並列に接
続されている。
【0032】励磁制御回路3の第1及び第2のスイッチ
S1 及びS2 とバイパス用スイッチS3 とに指令信号を
与えるために指令信号発生部6が設けられている。この
指令信号発生部6は、第1のスイッチS1 を構成するI
GBTのゲートに充電指令信号Vchとオフ指令信号Vof
f とを与え、第2のスイッチS2 を構成するIGBTの
ゲートにオン指令信号Vonを与える。これら充電指令信
号Vch、オン指令信号Von及びオフ指令信号Voff の発
生タイミングは従来のものと同様である。
【0033】指令信号発生部6はまた、バイパス用スイ
ッチS3 を構成するIGBTのゲートにバイパス指令信
号Vbpを与える。このバイパス指令信号Vbpは、オフ指
令信号Voff が消滅する直前に立上り、オフ指令信号V
off が消滅した後に消滅する信号である。
【0034】指令信号発生部6は例えば、図2に示した
ように構成される。図2に示した指令信号発生部は、ト
リガ信号発生回路601と、トリガ信号発生回路601
がトリガ信号を発生したときに一定の時間幅Tchの矩形
波状の充電指令信号Vchを発生するタイマ602と、充
電指令信号Vchの立下りでセットされ、GTOのアノー
ド電流の零点を検出するゼロクロス検出回路603の出
力でリセットされてオン指令信号Vonを出力するフリッ
プフロップ回路604と、フリップフロップ回路604
が出力するオン指令信号Vonの立下りでトリガされてG
TOをターンオフさせるために必要な時間幅Toff ´を
有するパルス信号Voff ´を出力するタイマ605と、
パルス信号Voff ´の立下りを微小時間Δt(<<Tof
f )だけ遅延させてオフ指令信号Voff を出力する立下
りディレー回路606と、タイマ605が出力するパル
ス信号Voff ´の立下りでトリガされて一定の時間幅T
bpのバイパス指令信号Vbpを出力するタイマ回路607
とにより構成されている。タイマ602,605及び6
07は例えば単安定マルチバイブレータにより構成でき
る。
【0035】図1の実施例の各部の電圧電流波形を図3
(A)ないし(G)に示した。図3(A)ないし(C)
は指令信号発生部6が発生する指令信号を示したもの
で、この例ではフリップフロップ回路604のセットを
充電指令信号Vchの立下りよりも微小時間Δt´だけ遅
らせて、充電指令信号Vchが消滅した後Δt´時間のデ
ッドタイムが経過してからオン指令信号Vonが立上るよ
うにしている。また、タイマ605のトリガをΔt" 時
間遅らせることにより、オン指令信号Vonが消滅した後
Δt" 時間のデッドタイムが経過してからオフ指令信号
Voff を立上らせるようにしている。実施例では、充電
指令信号Vchの信号幅Tchを160[μsec]、オン
指令信号Vonの信号幅Tonを50[μsec]、オフ指
令信号の信号幅Toff ´を20[μsec]、パイパス
指令信号Vbpの信号幅Tbpを6[msec]とした。ま
たΔt=Δt´=Δt" =2[μsec]とした。
【0036】なおこの実施例において、トランス2の1
次コイル2pの巻数n1 と2次コイル2sの巻数n2 と
の比n1 /n2 は10/1とした。
【0037】図1の実施例において、時刻t1 で第1の
スイッチS1 に充電指令信号Vchが与えられると、第1
のスイッチS1 が導通して第1の直流電源部E1 の出力
がトランスの1次コイル2pに印加され、図3(E)に
示すように1次コイル2pに負極性の1次電流I11が流
れる。この負極性の1次電流I11は直線的に増加してい
く。1次電流I11の時間的な変化率は一定であるので、
該1次電流I11の増加に伴ってトランスの2次コイル2
sにGTO1をオフ状態に保持する極性(負極性)のほ
ぼ一定の電圧V21が発生する。このときGTO1のゲー
トカソード間には、コンデンサC2 の両端に得られる逆
バイアス電圧Vo に電圧V21を加えた逆電圧Vg1が印加
される。
【0038】また第1の直流電源部E1 からトランスの
1次コイル2pに電流I11が流れることによりトランス
2に磁気エネルギーが蓄積されていく。充電指令信号V
chが発生している期間Tchがトランスの充電期間とな
る。
【0039】時刻t2 で充電指令信号Vchが消滅すると
第1のスイッチS1 が遮断状態になり、時刻t2 から僅
かなデッドタイムΔt´が経過した時刻t2 ´でオン指
令信号Vonが立上がると第2のスイッチS2 が導通す
る。第2のスイッチS2 が導通すると、コンデンサC1
の両端の電圧と、充電期間Tchの間にトランスに蓄積さ
れた磁気エネルギーが放出されることにより誘起したフ
ライバック電圧とが、ほぼ同時にトランス2の1次コイ
ル2pに印加されるため、図3(E)に示すように、1
次コイル2pに立上りが速く、ピーク値が大きい正極性
の1次電流I12が流れる。このとき各2次コイル2sに
誘起する電圧V22は、コンデンサC1 の放電による1次
電流の変化により誘起する電圧と、充電期間Tchの間に
トランスに蓄積された磁気エネルギーが放出されること
により誘起するフライバック電圧とが重畳されたものと
なり、図3(D)に示すように、立上りが速く、ピーク
値が高い電圧となる。この立上りが速い電圧V22がGT
O1のゲートカソード間に印加されため、図3(F)に
示すように立上りが速い正極性のゲート電圧Vg2がGT
Oのゲートカソード間に印加され、この電圧によりGT
O1のゲートカソード間を通して立上りが速いゲート電
流Ig が流れてGTO1がターンオンする。ゲート電流
はオン指令信号が与えられた直後にピークに達し、その
後減衰していくが、オン指令信号が与えられている間
は、GTO1をオン状態に保持するために必要なレベル
を保っている。
【0040】時刻t3 ´でオン指令信号Vonが消滅する
と第2のスイッチS2 が遮断状態になる。時刻t3 ´が
僅かなデッドタイムΔt" が経過した時刻t3 でオフ指
令信号Voff が発生すると、第1のスイッチS1 が導通
するため、トランス2の2次コイル2sに負極性の電圧
V21´が誘起し、図3(F)に示すようにGTO1のゲ
ートカソード間に逆極性の電圧Vg1´が印加される。こ
れによりGTO1がターンオフする。時刻t4 でターン
オフ指令信号Voff が消滅する時刻よりもΔtだけ前の
時刻t4 ´でバイパス指令信号Vbpが発生すると、パイ
パス用スイッチS3 が導通し、トランスの1次コイル2
pに対して並列に低インピーダンスの電流通路が構成さ
れ、1次コイル2pが実質的に短絡された状態になる。
従ってオフ指令信号Voff が与えられている期間にトラ
ンスに蓄勢された磁気エネルギーは、時刻t4 でオフ指
令信号Voff が消滅したときに直ちにバイパス回路5へ
流れ込んで消費される。そのため、時刻t4 でオフ指令
信号が消滅したときに、2次コイル2sには正極性電圧
がほとんど誘起せず、GTOの誤トリガが防止される。
【0041】このように、本発明によれば、オフ指令信
号が消滅した際にトランスの2次コイルに誘起する正極
性電圧を抑制することができるため、従来の制御装置に
よる場合に比べて、GTOのターンオフを確実に行わせ
ることができるだけでなく、GTOがオンしている期間
を任意に設定することができ、またGTOがオンしてい
る期間をごく短い時間に設定することができる。
【0042】実施例では、8個のGTOの直列回路の両
端に30[KV]の電圧を印加して、各GTOをオンオ
フさせることにより、毎秒60個の高電圧パルスを発生
させたが、GTOの誤トリガは一切発生しなかった。
【0043】上記実施例において、オフ指令信号Voff
の消滅時に誘起する正極性電圧を抑制する効果は、バイ
パス用スイッチS3 に対して直列に接続された抵抗R2
の抵抗値が小さいほど大きくなるが、抵抗R2 の抵抗値
を小さくしていくと、バイパス期間Tbpを長くすること
が必要になる。バイパス期間が長くてもよい場合には、
抵抗R2 を取り除いてバイパス用スイッチS3 を1次コ
イル2pの両端に直接接続するようにしてもよい。
【0044】上記実施例のようにバイパス用スイッチS
3 に対して直列に抵抗R2 を接続する場合には、該抵抗
R2 に対して並列にコンデンサC2 を接続すると、オフ
指令信号の消滅時に2次コイルに誘起する正極性電圧を
抑制する効果が高くなるが、このコンデンサC2 は省略
してもよい。
【0045】上記の実施例では、バイパス回路5をトラ
ンスの1次コイル2pの両端に並列接続しているが、図
4に示したように、1次コイル2pの途中からタップt
pを引き出して、該タップと1次コイル2pの端部との
間にバイパス回路5を接続するようにしてもよい。また
図5に示すように、トランス2に3次コイル2tを設け
て、該3次コイル2tに対して並列にバイパス回路5を
接続するようにしてもよい。
【0046】図4または図5のように構成した場合に
も、バイパス用スイッチS3 が導通したときに、トラン
スに蓄積された磁気エネルギーが消費されるので、オフ
指令信号Voff が消滅した際にトランスの2次コイルに
誘起する正極性電圧を抑制することができる。また図4
に示したように構成すると、1次コイル2pからのタッ
プの引き出し位置を適当に設定することにより、バイパ
ス用スイッチにかかる電圧を低くしてしかも十分な電圧
抑制効果を得ることができるため、バイパス用スイッチ
として耐圧が低い安価なものを用いることができる。同
様に図5に示したように構成した場合にも、3次コイル
2tの巻数を適当に(1次コイル2pの巻数よりも少な
く)設定することにより、バイパス用スイッチS3 に加
わる電圧を低くすることができる。
【0047】上記の実施例では、スイッチS1 〜S3 と
してIGBTを用いたが、これらのスイッチはトリガ信
号が与えられている間だけ導通するスイッチであればよ
く、通常のパイポーラトランジスタやFETなどを用い
ることもできる。
【0048】上記の実施例では、励磁制御回路3として
ハーフブリッジ式のインバータ回路を用いたが、励磁制
御回路3は、トランスの1次コイルに一方の極性の電流
を流す時期と他方の極性の電流を流す時期とを制御でき
る回路であればよく、フルブリッジ式のインバータ回路
を用いたり、プッシュプル式のインバータ回路を用いた
りすることもできる。
【0049】上記の説明では、第1ないし第3の直流電
源部E1 ないしE3 を電池で表したが、これらの直流電
源部は所定の大きさの直流電圧を発生するものであれば
よく、交流電源を整流して直流電圧を得る電源回路によ
りこれらの電源部を構成してもよいのはもちろんであ
る。
【0050】
【発明の効果】以上のように、本発明によれば、トラン
スの1次コイルの少なくとも一部に対して並列に、また
はトランスの3次コイルの少なくとも一部に対して並列
にバイパス回路を接続して、オフ指令信号が消滅する以
前に該バイパス回路のスイッチを導通させることによ
り、オフ指令信号が与えられている期間にトランスに蓄
積された磁気エネルギーをバイパス回路で消費させるよ
うにしたので、オフ指令信号が消滅する際にトランスの
2次コイルに誘起する電圧を抑制して、GTOの誤トリ
ガを防止することができ、GTOのターンオフを確実に
行わせることができる利点がある。
【0051】更に本発明によれば、トランスのリセット
動作を考慮せずに、GTOがオンしている期間を任意に
設定することができ、またGTOがオンしている期間を
ごく短い期間に設定することができる利点がある。
【図面の簡単な説明】
【図1】本発明の実施例を示した回路図である。
【図2】図1の実施例で用いる指令信号発生部の構成例
を示したブロック図である。
【図3】図1の実施例の各部の電圧及び電流の波形図で
ある。
【図4】本発明の他の実施例の要部を示した回路図であ
る。
【図5】本発明の更に他の実施例の要部を示した回路図
である。
【図6】従来の制御装置の構成を示した回路図である。
【図7】図6の各部の電圧及び電流波形を示した波形図
である。
【符号の説明】
1 GTO(ゲートターンオフサイリスタ) 2 ゲート信号発生用トランス 2p 1次コイル 2s 2次コイル 2t 3次コイル 3 励磁制御回路 4 ゲート回路 5 バイパス回路 S1 第1のスイッチ S2 第2のスイッチ S3 バイパス用スイッチ R2 小抵抗 C3 コンデンサ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ゲート信号発生用トランスと、前記トラ
    ンスにエネルギーを蓄積することを指令する充電指令信
    号及びゲートターンオフサイリスタをターンオフするこ
    とを指令するオフ指令信号がそれぞれ与えられている期
    間前記トランスの1次コイルに一方の極性の励磁電流を
    流し、ゲートターンオフサイリスタをターンオンさせる
    ことを指令するオン指令信号が与えられている期間前記
    トランスの1次コイルに他方の極性の励磁電流を流す励
    磁制御回路と、前記励磁制御回路に前記充電指令信号、
    オン指令信号及びオフ指令信号を順次供給する指令信号
    発生部とを備え、前記トランスの2次コイルの出力をゲ
    ートターンオフサイリスタのゲート回路に与えて該サイ
    リスタをオンオフ制御するゲートターンオフサイリスタ
    制御装置において、 前記指令信号発生部は、前記オフ指令信号が消滅する以
    前に立上ってオフ指令信号が消滅した後に消滅するバイ
    パス指令信号を更に発生するように構成され、 前記バイパス指令信号が発生している間導通するバイパ
    ス用スイッチを有して該バイパス用スイッチの導通時に
    低インピーダンスの電流通路を構成するバイパス回路が
    前記トランスの1次コイルの少なくとも一部に対して並
    列に接続されていることを特徴とするゲートターンオフ
    サイリスタ制御装置。
  2. 【請求項2】 ゲート信号発生用トランスと、前記トラ
    ンスにエネルギーを蓄積することを指令する充電指令信
    号及びゲートターンオフサイリスタをターンオフするこ
    とを指令するオフ指令信号がそれぞれ与えられている期
    間前記トランスの1次コイルに一方の極性の励磁電流を
    流し、ゲートターンオフサイリスタをターンオンさせる
    ことを指令するオン指令信号が与えられている期間前記
    トランスの1次コイルに他方の極性の励磁電流を流す励
    磁制御回路と、前記励磁制御回路に前記充電指令信号、
    オン指令信号及びオフ指令信号を順次供給する指令信号
    発生部とを備え、前記トランスの2次コイルの出力をゲ
    ートターンオフサイリスタのゲート回路に与えて該サイ
    リスタをオンオフ制御するゲートターンオフサイリスタ
    制御装置において、 前記トランスは1次コイル及び2次コイルに磁気結合さ
    れた3次コイルを有し、 前記指令信号発生部は、前記オフ指令信号が消滅する以
    前に立上ってオフ指令信号が消滅した後に消滅するバイ
    パス指令信号を更に発生するように構成され、 前記バイパス指令信号が発生している間導通するバイパ
    ス用スイッチを有して該バイパス用スイッチの導通時に
    低インピーダンスの電流通路を構成するバイパス回路が
    前記3次コイルの少なくとも一部に対して並列に接続さ
    れていることを特徴とするゲートターンオフサイリスタ
    制御装置。
  3. 【請求項3】 前記励磁制御回路は、第1及び第2の直
    流電源部と、前記充電指令信号及びオフ指令信号が与え
    られている期間導通して前記第1の直流電源部からトラ
    ンスの1次コイルに一方の極性の励磁電流を流す第1の
    スイッチと、前記オン指令信号が与えられている期間導
    通して前記第2の直流電源部から前記トランスの1次コ
    イルに他方の極性の励磁電流を流す第2のスイッチとを
    備えている請求項1または2に記載のゲートターンオフ
    サイリスタ制御装置。
  4. 【請求項4】 前記バイパス回路は、前記バイパス用ス
    イッチに対して直列に接続された小抵抗を備えている請
    求項1,2または3のいずれかに記載のゲートターンオ
    フサイリスタ制御装置。
  5. 【請求項5】 前記バイパス回路は前記小抵抗に対して
    並列に接続されたコンデンサを備えている請求項4に記
    載のゲートターンオフサイリスタ制御装置。
JP31505093A 1993-12-15 1993-12-15 ゲートターンオフサイリスタ制御装置 Expired - Fee Related JP3333614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31505093A JP3333614B2 (ja) 1993-12-15 1993-12-15 ゲートターンオフサイリスタ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31505093A JP3333614B2 (ja) 1993-12-15 1993-12-15 ゲートターンオフサイリスタ制御装置

Publications (2)

Publication Number Publication Date
JPH07170725A true JPH07170725A (ja) 1995-07-04
JP3333614B2 JP3333614B2 (ja) 2002-10-15

Family

ID=18060834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31505093A Expired - Fee Related JP3333614B2 (ja) 1993-12-15 1993-12-15 ゲートターンオフサイリスタ制御装置

Country Status (1)

Country Link
JP (1) JP3333614B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324276B1 (ko) * 2012-09-17 2013-11-01 송종복 게이트 턴-오프 사이리스터의 구동을 위한 전원 장치 및 전원 장치를 포함하는 게이트 턴-오프 사이리스터 구동 시스템
JP2015031806A (ja) * 2013-08-01 2015-02-16 キヤノン株式会社 電力供給装置およびそれを用いた画像形成装置
CN114977200A (zh) * 2022-08-03 2022-08-30 东方博沃(北京)科技有限公司 一种晶闸管快速关断方法、电子设备及存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324276B1 (ko) * 2012-09-17 2013-11-01 송종복 게이트 턴-오프 사이리스터의 구동을 위한 전원 장치 및 전원 장치를 포함하는 게이트 턴-오프 사이리스터 구동 시스템
JP2015031806A (ja) * 2013-08-01 2015-02-16 キヤノン株式会社 電力供給装置およびそれを用いた画像形成装置
CN114977200A (zh) * 2022-08-03 2022-08-30 东方博沃(北京)科技有限公司 一种晶闸管快速关断方法、电子设备及存储介质
CN114977200B (zh) * 2022-08-03 2022-09-30 东方博沃(北京)科技有限公司 一种晶闸管快速关断方法、电子设备及存储介质

Also Published As

Publication number Publication date
JP3333614B2 (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
US20020180276A1 (en) Circuit for generating high voltage pulse
JP3623181B2 (ja) 高電圧半導体スイッチ装置および高電圧発生装置
EP0329099B1 (en) Ignition system
US4593204A (en) Driver circuits for gate turn-off thyristors and bipolar transistors
US3657598A (en) Apparatus for operating electric discharge lamps
JP3333614B2 (ja) ゲートターンオフサイリスタ制御装置
JP6673801B2 (ja) ゲートパルス発生回路およびパルス電源装置
JP4418212B2 (ja) 高電圧パルス発生回路
US4404476A (en) Pulse shaping and amplifying circuit
JP2001145371A (ja) スパッタ用電源
US4535400A (en) Means and method for simultaneously triggering series SCR's
US6614670B1 (en) Isolation circuit for providing isolation from a switch of a welding power supply
US4570213A (en) Static converter switch with fast recovery freewheel diode
US5999432A (en) High-efficiency bridge inverter
JP3187757B2 (ja) スイッチング手段の駆動回路
US4164667A (en) Semiconductor switch device
JP2001335928A (ja) スパッタリング装置
JP2879435B2 (ja) 電力変換回路と点火回路
JP3667927B2 (ja) 同時オン防止手段
JPS6120877Y2 (ja)
JPH0459189A (ja) コンデンサ形スポット溶接機
JP2003133619A (ja) ピーキングコンデンサの電圧クランプ方法、およびパルス電源装置
SU745460A1 (ru) Устройство дл электролова рыбы
JPH04105774A (ja) コンデンサ型スポット溶接機
JPS60213271A (ja) インバ−タ回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070726

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees