JPH07169806A - 半導体集積回路の検査方法 - Google Patents
半導体集積回路の検査方法Info
- Publication number
- JPH07169806A JPH07169806A JP5316293A JP31629393A JPH07169806A JP H07169806 A JPH07169806 A JP H07169806A JP 5316293 A JP5316293 A JP 5316293A JP 31629393 A JP31629393 A JP 31629393A JP H07169806 A JPH07169806 A JP H07169806A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- chip
- chips
- wafer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ウエハ状態でのバーンインを行う際、バーン
イン前検査において電源電流不良等、そのままバーンイ
ンに供すると、他のチップに悪影響を及ぼす恐れのある
チップを一括バーンインから除外する。 【構成】 バーンイン前検査において、電源電流不良等
致命的不良となったチップ２について、ウエハ状態での
一括バーンインの際に他のチップ２に悪影響を与えない
よう、電源パッド４を含むいくつかのパッド上に従来不
良品のマーキングに用いられていたインカーで不導体樹
脂５を塗布する。電源パッド４をマークされたチップ２
は一括プロービングによりプローブされても表面が不導
体層により覆われているため、導通が取れず一括バーン
インの対象から除外することが出来る。
イン前検査において電源電流不良等、そのままバーンイ
ンに供すると、他のチップに悪影響を及ぼす恐れのある
チップを一括バーンインから除外する。 【構成】 バーンイン前検査において、電源電流不良等
致命的不良となったチップ２について、ウエハ状態での
一括バーンインの際に他のチップ２に悪影響を与えない
よう、電源パッド４を含むいくつかのパッド上に従来不
良品のマーキングに用いられていたインカーで不導体樹
脂５を塗布する。電源パッド４をマークされたチップ２
は一括プロービングによりプローブされても表面が不導
体層により覆われているため、導通が取れず一括バーン
インの対象から除外することが出来る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路のウエハ
状態での一括検査及びバーンインスクリーニングを行う
ための検査方法に関する。
状態での一括検査及びバーンインスクリーニングを行う
ための検査方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置を登載した電
子機器の小型化・低価格化の進歩は目ざましく、半導体
集積回路装置に対しても小型化低下価格化の要求が強
い。通常半導体集積回路装置は樹脂またはセラミクスに
モールドされた形で供給されプリント基板に実装される
が、電子機器の小型化の要求からベアチップを直接回路
基板に実装する方法が開発され、品質保証された半導体
集積回路ベアチップの低価格での供給が望まれている。
しかしながら現状の品質保証は、樹脂またはセラミクス
にモールドされた後バーンインスクリーニングを行うこ
とで行われており、ベアチップでの品質保証を行う為に
は、ウエハ状態またはベアチップ状態でこのバーンイン
を行う必要がある。しかしベアチップでのバーンインは
ウエハ状態でのバーンインに比べ、取扱が非常に複雑に
なり低価格化の要求に答えられない。そこでウエハ状態
でのバーンインスクリーニングをおこなうことが重要と
なる。
子機器の小型化・低価格化の進歩は目ざましく、半導体
集積回路装置に対しても小型化低下価格化の要求が強
い。通常半導体集積回路装置は樹脂またはセラミクスに
モールドされた形で供給されプリント基板に実装される
が、電子機器の小型化の要求からベアチップを直接回路
基板に実装する方法が開発され、品質保証された半導体
集積回路ベアチップの低価格での供給が望まれている。
しかしながら現状の品質保証は、樹脂またはセラミクス
にモールドされた後バーンインスクリーニングを行うこ
とで行われており、ベアチップでの品質保証を行う為に
は、ウエハ状態またはベアチップ状態でこのバーンイン
を行う必要がある。しかしベアチップでのバーンインは
ウエハ状態でのバーンインに比べ、取扱が非常に複雑に
なり低価格化の要求に答えられない。そこでウエハ状態
でのバーンインスクリーニングをおこなうことが重要と
なる。
【０００３】ウエハ状態でのバーンインを行うには、同
一ウエハ上に形成された複数のチップに同時に電源や信
号を印加し動作させる必要がある。しかしながらこれら
の電源や信号を各々のチップに対し独立に供給する為に
は何千何万もの配線をウエハ上から引き回す必要があり
コスト的な点から現実的でない。そこでできるだけ多く
の電極を共通化し独立して引き出す必要のある配線の数
を減らす必要がある。しかしながら配線を共通化するこ
とにより、共通配線されたチップの１つに異常電流が流
れたりすると、他のチップにもその影響が及び、正常な
バーンインを実施することが困難となる。これを解決す
るためには、異常なチップを共通配線から電気的に切り
放す必要がある。
一ウエハ上に形成された複数のチップに同時に電源や信
号を印加し動作させる必要がある。しかしながらこれら
の電源や信号を各々のチップに対し独立に供給する為に
は何千何万もの配線をウエハ上から引き回す必要があり
コスト的な点から現実的でない。そこでできるだけ多く
の電極を共通化し独立して引き出す必要のある配線の数
を減らす必要がある。しかしながら配線を共通化するこ
とにより、共通配線されたチップの１つに異常電流が流
れたりすると、他のチップにもその影響が及び、正常な
バーンインを実施することが困難となる。これを解決す
るためには、異常なチップを共通配線から電気的に切り
放す必要がある。
【０００４】以下図面を参照しながら、上記した従来の
ウエハ状態でのバーンインスクリーニングの一例とし
て、例えば、特開平１−２２７４６７号公報に記載され
たものについて説明する。
ウエハ状態でのバーンインスクリーニングの一例とし
て、例えば、特開平１−２２７４６７号公報に記載され
たものについて説明する。
【０００５】図４は半導体基板（ウエハ）上に複数個形
成された半導体集積回路（以下チップと略す）の１つを
示したもので、従来の半導体集積回路の検査方法を説明
するものである。図４において、４０はチップ、４３は
チップの電源パッド、４４はチップのＧＮＤパッドを示
す。４１はバーンイン用電源パッド、４２はＰチャンネ
ルトランジスタで、そのドレインはバーンイン用電源パ
ッド４１に、ソースはチップ４０の電源パッド４３に接
続されている。４５ａはトランジスタ１０のゲートに接
続されたパッドである。４５ｂ、４５ｃはそれぞれパッ
ド４５ａと細い（例えば３ｕｍ幅）アルミパターンで接
続されたパッドである。４６ａはチップ２のＧＮＤパッ
ド４４とパッド４５ｂとの間に設けられた抵抗であり、
その抵抗値は比較的低い値（例えば１０ｋΩ）となって
いる。４６ｂはバーンイン用電源パッド９とパッド４５
ｃとの間に設けられた抵抗であり、その抵抗値は比較的
高い値（例えば１００ｋΩ）となっている。
成された半導体集積回路（以下チップと略す）の１つを
示したもので、従来の半導体集積回路の検査方法を説明
するものである。図４において、４０はチップ、４３は
チップの電源パッド、４４はチップのＧＮＤパッドを示
す。４１はバーンイン用電源パッド、４２はＰチャンネ
ルトランジスタで、そのドレインはバーンイン用電源パ
ッド４１に、ソースはチップ４０の電源パッド４３に接
続されている。４５ａはトランジスタ１０のゲートに接
続されたパッドである。４５ｂ、４５ｃはそれぞれパッ
ド４５ａと細い（例えば３ｕｍ幅）アルミパターンで接
続されたパッドである。４６ａはチップ２のＧＮＤパッ
ド４４とパッド４５ｂとの間に設けられた抵抗であり、
その抵抗値は比較的低い値（例えば１０ｋΩ）となって
いる。４６ｂはバーンイン用電源パッド９とパッド４５
ｃとの間に設けられた抵抗であり、その抵抗値は比較的
高い値（例えば１００ｋΩ）となっている。
【０００６】次に従来の動作について図４を用いて説明
する。まずバーンイン前のウエハテストについては、外
部測定装置（図示せず）に接続された固定プローブ針
（図示せず）でチップ４０のパッド４６ａ、４６ｂ、４
５ａ、４５ｂ，４５ｃ及び他の必要パッド（図示せす）
へプロービングする。外部測定装置によりパッド４３に
電源電圧、パッド４４及びパッド４１をＧＮＤ、パッド
４５ａに”Ｈ”レベルを与える。この条件のもとでは該
チップのトランジスタ４３はオフ状態であるためパッド
４３とパッド４１との間に電流は流れずチップ４０の試
験が可能である。試験結果、該チップが良品であれば直
ちに次のチップへ移動し、不良品であれば、パッド４５
ａとパッド４５ｂとの間に外部測定装置により大電流
（例えば１００ｍＡ）を流してパッド４５ａとパッド４
５ｂとの間の細いアルミパターンを溶解させ、次のチッ
プへ移動する。
する。まずバーンイン前のウエハテストについては、外
部測定装置（図示せず）に接続された固定プローブ針
（図示せず）でチップ４０のパッド４６ａ、４６ｂ、４
５ａ、４５ｂ，４５ｃ及び他の必要パッド（図示せす）
へプロービングする。外部測定装置によりパッド４３に
電源電圧、パッド４４及びパッド４１をＧＮＤ、パッド
４５ａに”Ｈ”レベルを与える。この条件のもとでは該
チップのトランジスタ４３はオフ状態であるためパッド
４３とパッド４１との間に電流は流れずチップ４０の試
験が可能である。試験結果、該チップが良品であれば直
ちに次のチップへ移動し、不良品であれば、パッド４５
ａとパッド４５ｂとの間に外部測定装置により大電流
（例えば１００ｍＡ）を流してパッド４５ａとパッド４
５ｂとの間の細いアルミパターンを溶解させ、次のチッ
プへ移動する。
【０００７】このようにバーンイン前のウエハテストを
行うことにより、バーンイン時に各チップに共通に接続
されたバーンイン用電源パッド４１に電圧が印加された
場合、良品と判定されたチップは、トランジスタ４２の
ゲート電位が抵抗４６ａ、４６ｂの比により決定され
る。ここでは抵抗４６ａに比して抵抗４６ｂの方の抵抗
値が十分大きいため電位は”Ｌ”レベルとなりトランジ
スタ４２はオン状態となる。そのためバーンイン電圧は
トランジスタ４２を通してチップの電源パッド４３に供
給される。一方該チップがバーンイン前の試験で不良品
と判定されたチップは、パッド４５ａとパッド４５ｂと
の間は溶断され、解放となるため、トランジスタ４２の
ゲート電位は”Ｈ”レベルとなりトランジスタ４２はオ
フ状態となる。そのためバーンイン電圧はチップ４０の
電源パッド４３に供給されず電流は全く流れない。
行うことにより、バーンイン時に各チップに共通に接続
されたバーンイン用電源パッド４１に電圧が印加された
場合、良品と判定されたチップは、トランジスタ４２の
ゲート電位が抵抗４６ａ、４６ｂの比により決定され
る。ここでは抵抗４６ａに比して抵抗４６ｂの方の抵抗
値が十分大きいため電位は”Ｌ”レベルとなりトランジ
スタ４２はオン状態となる。そのためバーンイン電圧は
トランジスタ４２を通してチップの電源パッド４３に供
給される。一方該チップがバーンイン前の試験で不良品
と判定されたチップは、パッド４５ａとパッド４５ｂと
の間は溶断され、解放となるため、トランジスタ４２の
ゲート電位は”Ｈ”レベルとなりトランジスタ４２はオ
フ状態となる。そのためバーンイン電圧はチップ４０の
電源パッド４３に供給されず電流は全く流れない。
【０００８】このようにして、電源不良チップに対し共
通に接続されたバーンイン用電源パッド９に同時に電圧
を印加しても、不良チップに対しては電源電流は流れ
ず、その他の良品チップのバーンインに対して悪影響を
及ぼすことがない。
通に接続されたバーンイン用電源パッド９に同時に電圧
を印加しても、不良チップに対しては電源電流は流れ
ず、その他の良品チップのバーンインに対して悪影響を
及ぼすことがない。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、余計な素子（トランジスタ４２、抵抗４
６ａ・４６ｂ、パッド４１・４５ａ・４５ｂ・４５ｃ、
ヒューズとしてのアルミ配線）を同一チップ内に形成す
る必要があるばかりでなく、このためにバーンイン時に
トランジスタ４２を介して電圧を印加することになり、
共通電源パッド４１に印加された電圧がそのまま内部電
源に印加されず電圧降下を引き起こすなどの問題点を有
していた。
うな構成では、余計な素子（トランジスタ４２、抵抗４
６ａ・４６ｂ、パッド４１・４５ａ・４５ｂ・４５ｃ、
ヒューズとしてのアルミ配線）を同一チップ内に形成す
る必要があるばかりでなく、このためにバーンイン時に
トランジスタ４２を介して電圧を印加することになり、
共通電源パッド４１に印加された電圧がそのまま内部電
源に印加されず電圧降下を引き起こすなどの問題点を有
していた。
【００１０】本発明は上記問題点に鑑み、簡便でかつ確
実に不良チップへの電源供給を遮断する半導体集積回路
の検査方法及び検査装置を提供するものである。
実に不良チップへの電源供給を遮断する半導体集積回路
の検査方法及び検査装置を提供するものである。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体集積回路の検査方法は、試験の前に
各チップを事前検査する工程と、事前検査の結果不具合
いが検出されたチップに対し、共通の電源線または信号
線の接続される電極部分を覆うように不導体層を形成す
る工程と、その後、各チップに対し共通の電源線または
信号線を有するプローブ手段により同一ウエハ上に同時
形成された半導体装置の少なくとも一部を同時に試験す
る工程とを備えたものである。
めに本発明の半導体集積回路の検査方法は、試験の前に
各チップを事前検査する工程と、事前検査の結果不具合
いが検出されたチップに対し、共通の電源線または信号
線の接続される電極部分を覆うように不導体層を形成す
る工程と、その後、各チップに対し共通の電源線または
信号線を有するプローブ手段により同一ウエハ上に同時
形成された半導体装置の少なくとも一部を同時に試験す
る工程とを備えたものである。
【００１２】
【作用】本発明は上記した構成によって、不良チップの
電源線または信号線の接続される電極部分を覆うように
硬化性不導体液を塗布することにより、余計なスイッチ
ング素子を介することなく確実かつ簡便に電源供給を遮
断することが可能となる。また、余計なスイッチング素
子を設けることなく電源線のみならず任意の信号線に対
しても電気的接続を断つことができる。
電源線または信号線の接続される電極部分を覆うように
硬化性不導体液を塗布することにより、余計なスイッチ
ング素子を介することなく確実かつ簡便に電源供給を遮
断することが可能となる。また、余計なスイッチング素
子を設けることなく電源線のみならず任意の信号線に対
しても電気的接続を断つことができる。
【００１３】
【実施例】以下本発明の一実施例の半導体装置の検査方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【００１４】図１は本発明の実施例における半導体装置
のウエハ状態を示すものである。図１において、１はウ
エハ、２はチップ、３はスクライブライン、４は電源パ
ッド、５は不導体樹脂塗布部を示す。図２は図１のウエ
ハ上に複数個同時形成されたチップのうちの１つを示す
ものである。図２において、６はＧＮＤパッド、１０は
他の信号線パッドを示す。図３は電源パッド部分とプロ
ーブカードの接触部分の断面を示す図である。同図
（ａ）は良品チップの接続状態を示し、（ｂ）は不良チ
ップの接続を遮断した部分を示す。５は不導体樹脂を示
し、７はポリイミド基板、８はプローブカード配線、８
ａはバンプ、９は半導体装置の表面保護膜を示す。
のウエハ状態を示すものである。図１において、１はウ
エハ、２はチップ、３はスクライブライン、４は電源パ
ッド、５は不導体樹脂塗布部を示す。図２は図１のウエ
ハ上に複数個同時形成されたチップのうちの１つを示す
ものである。図２において、６はＧＮＤパッド、１０は
他の信号線パッドを示す。図３は電源パッド部分とプロ
ーブカードの接触部分の断面を示す図である。同図
（ａ）は良品チップの接続状態を示し、（ｂ）は不良チ
ップの接続を遮断した部分を示す。５は不導体樹脂を示
し、７はポリイミド基板、８はプローブカード配線、８
ａはバンプ、９は半導体装置の表面保護膜を示す。
【００１５】まずバーンイン前のウエハテストについて
図１を用いて説明する。外部測定装置（図示せず）に接
続された固定プローブ針（図示せず）でチップ２の電源
パッド４及びその他の必要パッド１０（図２参照）にプ
ロービングする。外部測定装置によりプロービングした
パッドを通し必要なバーンイン前ウエハテストを実施す
る。バーンイン前ウエハテストでは電源、ＧＮＤ間のシ
ョート及び各パッドの電源・ＧＮＤとのショートを中心
に、簡単な動作試験及び内部に自己試験回路（ＢＩＳＴ
回路）を有しこれによりバーンインを行う場合はこの回
路の試験等を行う。この試験の結果不良品と判断された
チップには、電源パッド４に不導体樹脂を塗布する。不
導体樹脂は揮発性溶剤に解けたもので塗布後乾燥するし
た時の体積収縮率の大きいものが好ましい。これは、不
導体樹脂層の膜厚を薄膜化しやすい為である。
図１を用いて説明する。外部測定装置（図示せず）に接
続された固定プローブ針（図示せず）でチップ２の電源
パッド４及びその他の必要パッド１０（図２参照）にプ
ロービングする。外部測定装置によりプロービングした
パッドを通し必要なバーンイン前ウエハテストを実施す
る。バーンイン前ウエハテストでは電源、ＧＮＤ間のシ
ョート及び各パッドの電源・ＧＮＤとのショートを中心
に、簡単な動作試験及び内部に自己試験回路（ＢＩＳＴ
回路）を有しこれによりバーンインを行う場合はこの回
路の試験等を行う。この試験の結果不良品と判断された
チップには、電源パッド４に不導体樹脂を塗布する。不
導体樹脂は揮発性溶剤に解けたもので塗布後乾燥するし
た時の体積収縮率の大きいものが好ましい。これは、不
導体樹脂層の膜厚を薄膜化しやすい為である。
【００１６】不導体樹脂の塗布方法としては、通常不良
チップにマーキングを行うマーカを使用する。また、同
一チップ内に複数箇所不導体樹脂を塗布する必要がある
場合には、マーカを複数個用意するか、ウェハまたはマ
ーカを移動させる事により塗布する。不導体樹脂は従来
の不良チップのマーキングの際と同様に赤色などで着色
したものを用いる事で不良チップの選別と共用する事が
できる。
チップにマーキングを行うマーカを使用する。また、同
一チップ内に複数箇所不導体樹脂を塗布する必要がある
場合には、マーカを複数個用意するか、ウェハまたはマ
ーカを移動させる事により塗布する。不導体樹脂は従来
の不良チップのマーキングの際と同様に赤色などで着色
したものを用いる事で不良チップの選別と共用する事が
できる。
【００１７】次にバーンインについて説明する。バーン
イン時にはウエハ全面を同時にプロービングするためシ
ート状の基板に配線層とパッドへのコンタクトを取るた
めのバンプを形成したプローブカードを用いる。バーン
イン時のプローブカードを図５に示す。同図（ａ）はプ
ローブカードの全体を示すもので、１はウエハ、２はチ
ップ、５０はプローブカード基板、５５は配線層を示
す。また同図（ｂ）は１チップ箇所のプローブカードの
拡大図であり、５１は電源配線、５２はＧＮＤ配線、５
３は各チップ独立の信号線、５４ａ〜ｄは各チップ共通
の信号線、５６はウエハ１との接続を行うために形成さ
れたバンプ部分を示す。基板材料としては比較的熱膨張
係数が小さく設計されたポリイミド系材料や負の膨張係
数をもつアラミド等が好ましい。
イン時にはウエハ全面を同時にプロービングするためシ
ート状の基板に配線層とパッドへのコンタクトを取るた
めのバンプを形成したプローブカードを用いる。バーン
イン時のプローブカードを図５に示す。同図（ａ）はプ
ローブカードの全体を示すもので、１はウエハ、２はチ
ップ、５０はプローブカード基板、５５は配線層を示
す。また同図（ｂ）は１チップ箇所のプローブカードの
拡大図であり、５１は電源配線、５２はＧＮＤ配線、５
３は各チップ独立の信号線、５４ａ〜ｄは各チップ共通
の信号線、５６はウエハ１との接続を行うために形成さ
れたバンプ部分を示す。基板材料としては比較的熱膨張
係数が小さく設計されたポリイミド系材料や負の膨張係
数をもつアラミド等が好ましい。
【００１８】このプローブカードをシリコンゴムの様な
柔らかいものでウエハに押し当てる事によりウエハ全面
の同時プロービングを行う。この際図３（ｂ）に示すよ
うに、前述のバーンイン前ウエハテストにおいて不良と
判断されたチップは電源パッド４に不導体樹脂５が塗布
されているためバンプ１１が直接電源パッド４に接続さ
れることがない。一方良品と判断されたチップは図３
（ａ）に示すようにバンプは電源パッド４に接続されチ
ップ２は電源が供給される。このようにして良品と不良
品が混在したウエハの良品チップのみバーンインが可能
となる。
柔らかいものでウエハに押し当てる事によりウエハ全面
の同時プロービングを行う。この際図３（ｂ）に示すよ
うに、前述のバーンイン前ウエハテストにおいて不良と
判断されたチップは電源パッド４に不導体樹脂５が塗布
されているためバンプ１１が直接電源パッド４に接続さ
れることがない。一方良品と判断されたチップは図３
（ａ）に示すようにバンプは電源パッド４に接続されチ
ップ２は電源が供給される。このようにして良品と不良
品が混在したウエハの良品チップのみバーンインが可能
となる。
【００１９】以上のように本実施例によれば、各チップ
に対し共通の電源線または信号線を有するプローブ手段
により同一ウエハ上に同時形成された半導体の少なくと
も一部を同時にバーンイン等の試験を行う方法におい
て、バーンイン前ウエハテストの結果不良と判断された
チップに対し、前記共通の電源線または信号線の接続さ
れるパッド部分の一部または全てを覆うように不導体層
を形成する工程を備えることにより、不良チップへの電
源及び信号の供給を遮断し、良品チップのみ電圧を供給
することができる。
に対し共通の電源線または信号線を有するプローブ手段
により同一ウエハ上に同時形成された半導体の少なくと
も一部を同時にバーンイン等の試験を行う方法におい
て、バーンイン前ウエハテストの結果不良と判断された
チップに対し、前記共通の電源線または信号線の接続さ
れるパッド部分の一部または全てを覆うように不導体層
を形成する工程を備えることにより、不良チップへの電
源及び信号の供給を遮断し、良品チップのみ電圧を供給
することができる。
【００２０】
【発明の効果】以上のように本実施例によれば、各チッ
プに対し共通の電源線または信号線を有するプローブ手
段により同一ウエハ上に同時形成された半導体の少なく
とも一部を同時にバーンイン等の試験を行う方法におい
て、バーンイン前ウエハテストの結果不良と判断された
チップに対し、前記共通の電源線または信号線の接続さ
れるパッド部分の一部または全てを覆うように不導体層
を形成する工程を備えることにより、不良チップへの電
源及び信号の供給を遮断し、良品チップのみ電圧を供給
することができる。
プに対し共通の電源線または信号線を有するプローブ手
段により同一ウエハ上に同時形成された半導体の少なく
とも一部を同時にバーンイン等の試験を行う方法におい
て、バーンイン前ウエハテストの結果不良と判断された
チップに対し、前記共通の電源線または信号線の接続さ
れるパッド部分の一部または全てを覆うように不導体層
を形成する工程を備えることにより、不良チップへの電
源及び信号の供給を遮断し、良品チップのみ電圧を供給
することができる。
【図１】本発明の第１の実施例におけるウエハバーンイ
ン用ウエハを示す図
ン用ウエハを示す図
【図２】同実施例のウエハバーンイン用ウエハのチップ
を説明するための拡大図
を説明するための拡大図
【図３】同実施例における動作説明のための半導体集積
回路装置のパッド部分の拡大図
回路装置のパッド部分の拡大図
【図４】従来のウエハバーンイン用ウエハの半導体集積
回路装置の動作説明図
回路装置の動作説明図
【図５】本発明の第１の実施例におけるウエハバーンイ
ン用のプローブカードを示す構成図
ン用のプローブカードを示す構成図
１ ウエハ ２ 半導体集積回路装置（チップ） ３ スクライブライン ４ 電源パッド ５ 不導体樹脂塗布部 ７ プローブカード基板（ポリイミド基板） １１ バンプ
Claims (2)
- 【請求項１】試験の前に各チップを事前検査する工程
と、 事前検査の結果不具合いが検出されたチップに対し、共
通の電源線または信号線の接続される電極部分を覆うよ
うに不導体層を形成する工程と、 その後、各チップに対し共通の電源線または信号線を有
するプローブ手段により同一ウエハ上に同時形成された
半導体装置の少なくとも一部を同時に試験する工程とを
備えた半導体集積回路の検査方法。 - 【請求項２】前記不導体層を形成する工程は、液状の溶
剤を塗布しこれを硬化させることによりこの不導体層を
形成することを特徴とする請求項１記載の半導体集積回
路の検査方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31629393A JP3395304B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体集積回路の検査方法 |
| KR1019940032588A KR0140034B1 (ko) | 1993-12-16 | 1994-12-02 | 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법 |
| US08/609,150 US5945834A (en) | 1993-12-16 | 1996-02-29 | Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method |
| US08/837,954 US6005401A (en) | 1993-12-16 | 1997-04-14 | Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method |
| US09/396,884 US6323663B1 (en) | 1993-12-16 | 1999-09-16 | Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31629393A JP3395304B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体集積回路の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169806A true JPH07169806A (ja) | 1995-07-04 |
| JP3395304B2 JP3395304B2 (ja) | 2003-04-14 |
Family
ID=18075505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31629393A Expired - Lifetime JP3395304B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体集積回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3395304B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229329B1 (en) | 1997-09-04 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method of testing electrical characteristics of multiple semiconductor integrated circuits simultaneously |
| US7605596B2 (en) | 2005-08-30 | 2009-10-20 | Samsung Electronics Co., Ltd. | Probe card, apparatus and method for inspecting an object |
| US8421208B2 (en) | 2009-03-19 | 2013-04-16 | Panasonic Corporation | Electrode pad having a recessed portion |
| JP2019507333A (ja) * | 2016-01-08 | 2019-03-14 | エイアー テスト システムズ | 電子試験装置における装置の熱制御のための方法及びシステム |
| US11821940B2 (en) | 2017-03-03 | 2023-11-21 | Aehr Test Systems | Electronics tester |
| US11835575B2 (en) | 2020-10-07 | 2023-12-05 | Aehr Test Systems | Electronics tester |
| US11860221B2 (en) | 2005-04-27 | 2024-01-02 | Aehr Test Systems | Apparatus for testing electronic devices |
| US12007451B2 (en) | 2021-11-22 | 2024-06-11 | Aehr Test Systems | Method and system for thermal control of devices in an electronics tester |
-
1993
- 1993-12-16 JP JP31629393A patent/JP3395304B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229329B1 (en) | 1997-09-04 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method of testing electrical characteristics of multiple semiconductor integrated circuits simultaneously |
| US6400175B2 (en) | 1997-09-04 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | Method of testing semiconductor integrated circuits and testing board for use therein |
| US6781400B2 (en) | 1997-09-04 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Method of testing semiconductor integrated circuits and testing board for use therein |
| US11860221B2 (en) | 2005-04-27 | 2024-01-02 | Aehr Test Systems | Apparatus for testing electronic devices |
| US7605596B2 (en) | 2005-08-30 | 2009-10-20 | Samsung Electronics Co., Ltd. | Probe card, apparatus and method for inspecting an object |
| US8421208B2 (en) | 2009-03-19 | 2013-04-16 | Panasonic Corporation | Electrode pad having a recessed portion |
| JP2019507333A (ja) * | 2016-01-08 | 2019-03-14 | エイアー テスト システムズ | 電子試験装置における装置の熱制御のための方法及びシステム |
| JP2022082613A (ja) * | 2016-01-08 | 2022-06-02 | エイアー テスト システムズ | 電子試験装置における装置の熱制御のための方法及びシステム |
| US11821940B2 (en) | 2017-03-03 | 2023-11-21 | Aehr Test Systems | Electronics tester |
| US11835575B2 (en) | 2020-10-07 | 2023-12-05 | Aehr Test Systems | Electronics tester |
| US12007451B2 (en) | 2021-11-22 | 2024-06-11 | Aehr Test Systems | Method and system for thermal control of devices in an electronics tester |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3395304B2 (ja) | 2003-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784685B2 (en) | Testing vias and contacts in an integrated circuit | |
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| US8241926B2 (en) | Semiconductor integrated circuit test method | |
| US6545497B2 (en) | Method and apparatus of testing memory device power and ground pins in an array assembly platform | |
| JP3395304B2 (ja) | 半導体集積回路の検査方法 | |
| JP3195800B2 (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| JP3076831B2 (ja) | 素子試験装置 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| US6819161B2 (en) | Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
| JP2933331B2 (ja) | 半導体装置の検査装置 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP2004031463A (ja) | 半導体集積回路の検査方法 | |
| JP2657315B2 (ja) | プローブカード | |
| US5220278A (en) | Fixing card for use with high frequency | |
| JP3474669B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| US20050136563A1 (en) | Backside failure analysis of integrated circuits | |
| US7123042B2 (en) | Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices | |
| US10859625B2 (en) | Wafer probe card integrated with a light source facing a device under test side and method of manufacturing | |
| JP2007198930A (ja) | 半導体検査システムおよび半導体装置 | |
| JPS59175739A (ja) | 半導体素子の選別方法 | |
| JP3674052B2 (ja) | Ｉｃウェハおよびそれを用いたバーンイン方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140207 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |