JPH07168756A - Memory access controller - Google Patents
Memory access controllerInfo
- Publication number
- JPH07168756A JPH07168756A JP5316149A JP31614993A JPH07168756A JP H07168756 A JPH07168756 A JP H07168756A JP 5316149 A JP5316149 A JP 5316149A JP 31614993 A JP31614993 A JP 31614993A JP H07168756 A JPH07168756 A JP H07168756A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- conversion table
- capacity
- address conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数のメモリカードで
主記憶装置または拡張記憶装置を構成しアドレス変換テ
ーブルを有するメモリ装置において異容量のメモリカー
ドでアドレスを制御する異容量メモリカードのためのメ
モリアクセス制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a different capacity memory card in which a plurality of memory cards constitute a main memory device or an extended memory device and which has an address conversion table to control addresses with different capacity memory cards. Memory access control device.
【0002】[0002]
【従来の技術】従来汎用機などのように複数のメモリカ
ードで主記憶装置または拡張記憶装置を構成する場合、
記憶装置の全ての1メモリ単位の容量を等しくするため
に各メモリカードの容量を等しくする必要があった。2. Description of the Related Art Conventionally, when a main memory device or an extended memory device is composed of a plurality of memory cards like a general-purpose machine,
In order to equalize the capacity of all one memory units of the storage device, it is necessary to equalize the capacity of each memory card.
【0003】従って、汎用機のような寿命の長い装置で
は、製造期間中にメモリの世代交代があり、メモリカー
ド1枚当たりの容量が増加する。この為、メモリカード
の増設もしくは交換があった場合に、世代の異なるメモ
リカードは廃棄しなければななかった。容量の異なるメ
モリカードを混在して使う技術は、特開昭59−124
076号公報または特開昭60−43290号公報を参
照できる。Therefore, in a device having a long life such as a general-purpose machine, the generations of memories change during the manufacturing period, and the capacity per memory card increases. Therefore, when a memory card is added or replaced, memory cards of different generations must be discarded. A technique for using memory cards having different capacities in a mixed manner is disclosed in JP-A-59-124.
Reference can be made to JP-A-076 or JP-A-60-43290.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、これら
に示される技術は、論理アドレスのアドレス交換に対す
る対応をどのようにするかが示されていない。本発明の
目的は異なる容量のメモリカードを混在させたメモリ装
置に対しアドレス変換テーブルを有する新しいメモリア
クセス制御装置を提供することにある。However, the techniques disclosed in these documents do not show how to deal with address exchange of logical addresses. An object of the present invention is to provide a new memory access control device having an address conversion table for a memory device in which memory cards having different capacities are mixed.
【0005】[0005]
【課題を解決するための手段】本発明の第1の装置は、
物理アドレス、この物理アドレスに対応する論理アドレ
スおよびこれら物理アドレスおよび論理アドレスの少な
くとも一方が有効であることを示す有効性ビットを一組
の情報とし複数組の情報を記憶するアドレス変換テーブ
ルと、異なる記憶容量のメモリカードを実装した記憶手
段(以下主記憶装置または拡張記憶装置)と、この主記
憶装置または拡張記憶装置に実装されているメモリカー
ドからハードウェア的なインタフェースを介してメモリ
カードの容量を読取り前記アドレス変換テーブルに初期
設定するアドレス変換テーブル初期設定制御部とを含
む。The first device of the present invention comprises:
Different from an address conversion table in which a physical address, a logical address corresponding to the physical address, and a validity bit indicating that at least one of the physical address and the logical address is valid are used as one set of information and a plurality of sets of information are stored. A storage unit (hereinafter referred to as a main storage device or an extended storage device) having a memory card having a storage capacity, and the capacity of the memory card mounted on the main storage device or the extended storage device via a hardware interface. And an address translation table initialization control unit for initializing the address translation table.
【0006】本発明の第2の装置は第1の装置におい
て、前記アドレス変換テーブル初期設定制御部が前記主
記憶装置または拡張記憶装置に実質されているメモリカ
ードからソフトウェア的なインタフェースを介してメモ
リカードの容量を読取り前記アドレス変換テーブルに初
期設定することを特徴とする。本発明の第3の装置は、
物理アドレス、この物理アドレスに対応する論理アドレ
スおよびこれら物理アドレスおよび論理アドレスの少な
くとも一方が有効であることを示す有効性ビットを一組
の情報として複数組の情報を記憶するアドレス変換テー
ブル、メモリカードの記憶容量を含むシステム構成情報
を供給するシステム構成情報供給源と、このシステム構
成情報供給源からのシステム構成情報からメモリカード
容量を読取りアドレス変換テーブルに初期設定するアド
レス変換テーブル初期設定制御部とを含む。According to a second device of the present invention, in the first device, the address translation table initializing control unit is a memory from a memory card substantially included in the main memory device or the extended memory device via a software interface. It is characterized in that the capacity of the card is read and the address conversion table is initialized. The third device of the present invention is
An address conversion table and a memory card for storing a plurality of sets of information, each set including a physical address, a logical address corresponding to the physical address, and a validity bit indicating that at least one of the physical address and the logical address is valid. A system configuration information supply source that supplies system configuration information including the storage capacity of the memory, and an address conversion table initialization control unit that initializes the memory card capacity in the read address conversion table from the system configuration information from this system configuration information supply source. including.
【0007】[0007]
【作用】従って、本発明のメモリアクセス制御装置で
は、世代の異ったメモリカード即ち容量の異なったメモ
リカードの混在を可能とする事で、今まで廃棄されてい
たメモリカードの使用を可能とするとともに、動的なメ
モリ容量の実現を可能とする。Therefore, in the memory access control device of the present invention, it is possible to use memory cards of different generations, that is, memory cards of different capacities, so that memory cards that have been discarded until now can be used. In addition, the dynamic memory capacity can be realized.
【0008】[0008]
【実施例】本発明のメモリアクセス制御装置の一実施例
について図面を参照して詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the memory access control device of the present invention will be described in detail with reference to the drawings.
【0009】図1を参照すると、プロセッサからの実効
アドレス1をアドレス変換テーブル2を用いてメモリ上
の物理アドレスに変換するまでの概念を示している。Referring to FIG. 1, there is shown a concept of converting an effective address 1 from a processor into a physical address on a memory by using an address conversion table 2.
【0010】プロセッサからの実効アドレス1の上位数
ビットを用いてアドレス変換テープル2を索引し、索引
結果とプロセッサからの実効アドレス1の下位数ビット
でメモリ上の物理アドレスを作成している。The address translation table 2 is indexed by using the upper several bits of the effective address 1 from the processor, and the physical address on the memory is created by the index result and the lower few bits of the effective address 1 from the processor.
【0011】図2には図1中のアドレス変換テーブル2
の内容が示されている。FIG. 2 shows the address conversion table 2 shown in FIG.
The content of is shown.
【0012】Vビットは物理メモリ単位(以下MU)の
有効性を示しており内容が“1”の時そのMUが有効で
あることを示している。The V bit indicates the validity of a physical memory unit (MU), and when the content is "1", it indicates that the MU is valid.
【0013】物理MU#は物理的なMUに対してシリア
ルに番号を付可したもので本実施例では0〜7の物理M
Uが存在し得る。The physical MU # is a serial number assigned to the physical MU. In this embodiment, the physical MU # is 0-7.
There can be U.
【0014】論理MU#は物理MU中の論理的なMUに
対してシリアルに番号を印可したもので本実施例では1
つの物理MU中に0〜15の論理MUが存在し得る。The logical MU # is a serial number applied to the logical MU in the physical MU. In this embodiment, 1 is assigned.
There may be 0-15 logical MUs in one physical MU.
【0015】図3は図1中のアドレス変換テーブル2の
内容が示されている。FIG. 3 shows the contents of the address conversion table 2 shown in FIG.
【0016】Vビットは論理MUの有効性を示しており
内容が“1”の時そのMUが有効であることを示してい
る。The V bit indicates the validity of the logical MU, and when the content is "1", it indicates that the MU is valid.
【0017】物理MU#は物理的なMUに対してシリア
ルに番号を印可したもので本実施例では0〜7の物理M
Uが存在し得る。The physical MU # is a serial number applied to the physical MU. In this embodiment, the physical MU # is 0-7.
There can be U.
【0018】論理MU#は物理MU中の論理的なMUに
対してシリアルに番号を印可したもので本実施例では1
つの物理MU中に0〜15の論理MUが存在し得る。The logical MU # is a serial number applied to the logical MU in the physical MU, and is 1 in this embodiment.
There may be 0-15 logical MUs in one physical MU.
【0019】図4を参照すると、本発明の第1の実施例
は、すでに説明した物理メモリ単位に対して付与された
物理アドレスとこの物理アドレスに対応して設けられた
論理アドレスとの対と該物理アドレスまたは論理アドレ
スのどちらか一方が有効か否かを示す有効性表示(V)
ビットを一組として複数組の情報を記憶するアドレス変
換テーブル2、異なる記憶容量のメモリカードを混在し
て実装し構成した主記憶装置または拡張記憶装置5、お
よびこの主記憶装置または拡張記憶装置5に実装されて
いるメモリカードからハードウェア的なインタフェース
を介してメモリカード容量やメモリの構成情報を読取り
アドレス変換テーブル2に初期設定するアドレス変換テ
ーブル初期設定制御部3を含む。本発明の第1の実施例
では、アドレス変換テーブル初期設定制御部3はハード
ウェア的なインタフェースを介して主記憶装置/拡張記
憶装置5からメモリの構成情報を読みとりアドレス変換
テーブル2へ初期設定を行う。Referring to FIG. 4, in the first embodiment of the present invention, a pair of a physical address given to the physical memory unit described above and a logical address provided corresponding to the physical address is set. Validity indication (V) indicating whether either the physical address or the logical address is valid
An address conversion table 2 for storing a plurality of sets of information with one bit as a set, a main storage device or an expansion storage device 5 in which memory cards having different storage capacities are mixed and configured, and the main storage device or the expansion storage device 5 An address conversion table initial setting control unit 3 for initializing the memory card capacity and memory configuration information in the read address conversion table 2 from a memory card mounted on the memory via a hardware interface. In the first embodiment of the present invention, the address conversion table initialization control unit 3 reads the memory configuration information from the main storage device / extended storage device 5 via a hardware interface and initializes the address conversion table 2. To do.
【0020】図5を参照すると、本発明の第2の実施例
は、第1の実施例におけるアドレス変換テーブル2およ
び主記憶装置または拡張記憶装置5と同じ構成要素に加
え、この主記憶装置または拡張記憶装置5に実装されて
いるメモリカードからソフトウェア的なインタフェース
を介してメモリカード容量やメモリの構成情報を読取り
アドレス変換テーブル2に初期設定するアドレス変換テ
ーブル初期設定制御部4を含む。Referring to FIG. 5, the second embodiment of the present invention has the same components as the address translation table 2 and the main memory device or the extended memory device 5 in the first embodiment, and the main memory device or An address conversion table initial setting control unit 4 for initializing the memory card capacity and memory configuration information from the memory card mounted in the extended storage device 5 via the software interface to the read address conversion table 2 is included.
【0021】本発明の第2の実施例では、アドレス変換
テーブル初期設定制御部4はソフトウェア的なインタフ
ェースを介して主記憶装置/拡張記憶装置5からメモリ
の構成情報を読み取りアドレス変換テーブル2へ初期設
定を行う。In the second embodiment of the present invention, the address translation table initial setting control unit 4 reads the memory configuration information from the main memory unit / extended memory unit 5 into the address translation table 2 via the software interface. Make settings.
【0022】図6を参照すると、本発明の第3の実施例
は第1および第2の実施例におけるアドレス変換テーブ
ル2と同じ構成要素に加えメモリカードの記憶容量を含
むシステム構成情報の供給源7およびこのシステム構成
情報供給源7からのシステム構成情報からメモリカード
容量やメモリの構成情報を読取りアドレス変換テーブル
2に初期設定するアドレス変換テーブル初期設定制御部
6を含む。本発明の第3の実施例では、アドレス変換テ
ーブル初期設定制御部6はシステム構成情報7からメモ
リの構成情報を読取りアドレス変換テーブル2へ初期設
定を行う。Referring to FIG. 6, the third embodiment of the present invention has the same components as the address conversion table 2 in the first and second embodiments and a source of system configuration information including the memory capacity of the memory card. 7 and an address conversion table initialization control unit 6 for initializing the memory card capacity and memory configuration information in the read address conversion table 2 from the system configuration information from the system configuration information supply source 7. In the third embodiment of the present invention, the address translation table initialization control unit 6 reads the memory configuration information from the system configuration information 7 and initializes it in the address translation table 2.
【0023】[0023]
【発明の効果】本発明は異なる記憶容量の混在したメモ
リ装置に対しアドレス変換テーブルを有するメモリアク
セス制御装置に有効であり、異なる容量のメモリカード
の混在を可能とすることで、これまでは廃棄されていた
数世代前の容量の少ないメモリカードの使用を可能とす
る効果がある。INDUSTRIAL APPLICABILITY The present invention is effective for a memory access control device having an address conversion table for memory devices having different storage capacities, and by allowing memory cards having different capacities to coexist, it has been discarded until now. This has the effect of enabling the use of a memory card with a small capacity, which has been used for several generations.
【図1】アドレス変換テーブルを用いたアドレス変換の
概念を説明するための図。FIG. 1 is a diagram for explaining the concept of address conversion using an address conversion table.
【図2】アドレス変換テーブルの一例を示す図。FIG. 2 is a diagram showing an example of an address conversion table.
【図3】アドレス変換テーブルの他の例を示す図。FIG. 3 is a diagram showing another example of an address conversion table.
【図4】本発明の第1の実施例を示す図。FIG. 4 is a diagram showing a first embodiment of the present invention.
【図5】本発明の第2の実施例を示す図。FIG. 5 is a diagram showing a second embodiment of the present invention.
【図6】本発明の第3の実施例を示す図。FIG. 6 is a diagram showing a third embodiment of the present invention.
1 実効アドレス 2 アドレス変換テーブル 3,4,6 アドレス変換テーブル初期設定制御部 5 主記憶装置/拡張記憶装置 7 システム構成情報供給源 1 effective address 2 address conversion table 3, 4, 6 address conversion table initial setting control unit 5 main memory / extended memory 7 system configuration information supply source
Claims (3)
する論理アドレスおよびこれら物理アドレスおよび論理
アドレスの少なくとも一方が有効であることを示す有効
性ビットを一組の情報とし複数組の情報を記憶するアド
レス変換テーブル手段と、 異なる記憶容量のメモリカードを実装した記憶手段と、 この記憶手段に実装されているメモリカードからハード
ウェア的なインタフェースを介してメモリカードの容量
を読取り前記アドレス変換テーブル手段に初期設定する
アドレス変換テーブル初期設定制御手段とを含むことを
特徴とするメモリアクセス制御装置。1. An address for storing a plurality of sets of information, with a physical address, a logical address corresponding to the physical address, and a validity bit indicating that at least one of the physical address and the logical address is valid as one set of information. The conversion table means, the storage means in which the memory cards having different storage capacities are mounted, and the capacity of the memory card is read from the memory card mounted in the storage means through a hardware interface to initialize the address conversion table means. A memory access control device comprising: an address conversion table initial setting control means for setting.
手段が前記記憶手段に実装されているメモリカードから
ソフトウェア的なインタフェースを介してメモリカード
の容量を読取り前記アドレス変換テーブル手段に初期設
定すること特徴とする請求項1記載のメモリアクセス制
御装置。2. The address conversion table initial setting control means reads the capacity of the memory card from a memory card mounted on the storage means through a software interface and initializes the address conversion table means. The memory access control device according to claim 1.
する論理アドレスおよびこれら物理アドレスおよび論理
アドレスの少なくとも一方が有効であることを示す有効
性ビットを一組の情報として複数組の情報を記憶するア
ドレス変換テーブル手段と、 メモリカードの記憶容量を含むシステム構成情報を供給
するシステム構成情報供給源手段と、 このシステム構成情報供給源手段からのシステム構成情
報からメモリカード容量を読取り前記アドレス変換テー
ブル手段に初期設定するアドレス変換テーブル初期設定
制御手段とを含むことを特徴するメモリアクセス制御装
置。3. An address for storing a plurality of sets of information with a physical address, a logical address corresponding to the physical address, and a validity bit indicating that at least one of the physical address and the logical address is valid as one set of information. Conversion table means, system configuration information supply source means for supplying system configuration information including storage capacity of the memory card, and memory card capacity read from the system configuration information from the system configuration information supply source means to the address conversion table means A memory access control device comprising: an address conversion table initial setting control means for initial setting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5316149A JPH07168756A (en) | 1993-12-16 | 1993-12-16 | Memory access controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5316149A JPH07168756A (en) | 1993-12-16 | 1993-12-16 | Memory access controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07168756A true JPH07168756A (en) | 1995-07-04 |
Family
ID=18073825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5316149A Pending JPH07168756A (en) | 1993-12-16 | 1993-12-16 | Memory access controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07168756A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213361A (en) * | 1982-06-07 | 1983-12-12 | Hitachi Ltd | Storage controller |
JPS59148963A (en) * | 1983-02-14 | 1984-08-25 | Fujitsu Ltd | Control system of storage device |
JPH0322050A (en) * | 1989-06-19 | 1991-01-30 | Matsushita Graphic Commun Syst Inc | Memory controller |
-
1993
- 1993-12-16 JP JP5316149A patent/JPH07168756A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213361A (en) * | 1982-06-07 | 1983-12-12 | Hitachi Ltd | Storage controller |
JPS59148963A (en) * | 1983-02-14 | 1984-08-25 | Fujitsu Ltd | Control system of storage device |
JPH0322050A (en) * | 1989-06-19 | 1991-01-30 | Matsushita Graphic Commun Syst Inc | Memory controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940002755B1 (en) | One-chip microcomputer | |
JPH06332806A (en) | Storage system with flash memory as storage medium and control method therefor | |
US7558940B2 (en) | Virtual memory translator for real-time operating systems | |
JPH07168756A (en) | Memory access controller | |
JP4250250B2 (en) | Memory management device | |
US6742077B1 (en) | System for accessing a memory comprising interleaved memory modules having different capacities | |
JP4015867B2 (en) | Address signal output device | |
JPH0358743U (en) | ||
JPH07334420A (en) | Extended memory control circuit | |
TWI309773B (en) | Memory accessing system and method | |
JPS6349772Y2 (en) | ||
JPS6349771Y2 (en) | ||
JP2954988B2 (en) | Information processing device | |
EP0424889A2 (en) | A memory management system for reallocating memory space based on data set in registers | |
JP2968636B2 (en) | Microcomputer | |
EP0931292A1 (en) | A microcontroller including an internal memory unit and circuitry to generate an associated enable signal | |
JPH0225542B2 (en) | ||
KR900010565A (en) | Information processing device | |
JPH04268936A (en) | Memory device | |
JPS59104779A (en) | Selection control system of memory array card | |
JPS6040115B2 (en) | Bubble memory bank switch method | |
JPH03211641A (en) | Address designation method for memory device | |
JPS60144846A (en) | Address converting circuit | |
JPH10301797A (en) | System for writing parity bit | |
JPS6049349B2 (en) | Address translation versus control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981027 |