JPH07168203A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JPH07168203A
JPH07168203A JP31696993A JP31696993A JPH07168203A JP H07168203 A JPH07168203 A JP H07168203A JP 31696993 A JP31696993 A JP 31696993A JP 31696993 A JP31696993 A JP 31696993A JP H07168203 A JPH07168203 A JP H07168203A
Authority
JP
Japan
Prior art keywords
contact hole
insulating film
etching
liquid crystal
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31696993A
Other languages
Japanese (ja)
Other versions
JP3326929B2 (en
Inventor
Kazuo Yudasaka
一夫 湯田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP31696993A priority Critical patent/JP3326929B2/en
Publication of JPH07168203A publication Critical patent/JPH07168203A/en
Application granted granted Critical
Publication of JP3326929B2 publication Critical patent/JP3326929B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To assure sufficient intensity of light emission spectra and to detect the end point of etching by providing this device with dummy regions corresponding to contact holes. CONSTITUTION:The first dummy region 306 is opened simultaneously with the first contact hole connecting the source electrode and source line of a thin- film transistor and a photoresist 310 as a mask. The etching is executed by reactive ion etching RIE. The photoresist 310 is removed after the end of the etching and thereafter,a second interlayer insulating film 308 is formed. Next, a photoresist 311 for opening the second contact hole is formed and the second dummy region 309 are opened simultaneously with the second contact hole. The etching is executed by RIE. Next, the photoresist 311 is removed and pixel electrodes are formed. As a result, the detection of the end point of the etching is facilitated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置の製造方
法、特にコンタクトホール開口のためのエッチング領域
及びエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly, to an etching region and an etching method for opening a contact hole.

【0002】[0002]

【従来の技術】液晶表示装置は年々高精細化、高解像度
化され、生産量、市場規模も拡大している。ビューファ
インダやプロジェクタに使用される液晶表示装置は、コ
スト低減のためにパネルサイズの縮小と高解像度化が同
時に進み、薄膜トランジスタを含むデバイスも微細化、
多層化が進んでいる。このような高精細デバイスの構造
の一例を図2に示す。図2において、ガラス基板201
上に半導体層202があり、ゲート絶縁膜203があ
る。ゲート電極204はゲート絶縁膜の上にありゲート
線を兼ねる。205はソース線あるいはソース電極の引
出し線207とゲート線204を電気的に絶縁する第1
の層間絶縁膜である。208はソース線207と画素電
極210を絶縁する第2の層間絶縁膜である。ソース電
極207はゲート絶縁膜203と第1の層間絶縁膜20
5に開口された第1のコンタクトホール207を介し
て、半導体層202に形成されたソース電極と接続され
ている。画素電極209はゲート絶縁膜203、第1の
層間絶縁膜205、及び第2の層間絶縁膜208に開口
された第2のコンタクトホール209を介して、半導体
層202に形成されたドレイン電極に電気的に接続され
ている。この様な構造は、画素電極が他の全ての異なる
配線や電極と電気的に絶縁されており、隣接画素電極と
の絶縁さえ確保すれば、その面積を最大にできる構造で
ある。即ち、この様な構造とすることによって、高精細
で且つ開口率の大きな明るい液晶表示装置とする事がで
きる。
2. Description of the Related Art Liquid crystal display devices are becoming higher in definition and resolution year after year, and the production volume and market scale are expanding. In liquid crystal display devices used for viewfinders and projectors, the panel size and resolution have been increasing at the same time to reduce costs, and devices including thin film transistors have been miniaturized.
The number of layers is increasing. An example of the structure of such a high definition device is shown in FIG. In FIG. 2, a glass substrate 201
The semiconductor layer 202 is provided thereover, and the gate insulating film 203 is provided thereon. The gate electrode 204 is on the gate insulating film and also serves as a gate line. Reference numeral 205 denotes a first line that electrically insulates the source line or the lead line 207 of the source electrode from the gate line 204.
Is an interlayer insulating film. Reference numeral 208 denotes a second interlayer insulating film that insulates the source line 207 and the pixel electrode 210. The source electrode 207 is composed of the gate insulating film 203 and the first interlayer insulating film 20.
It is connected to the source electrode formed in the semiconductor layer 202 through the first contact hole 207 opened in 5. The pixel electrode 209 is electrically connected to the drain electrode formed in the semiconductor layer 202 through the second contact hole 209 opened in the gate insulating film 203, the first interlayer insulating film 205, and the second interlayer insulating film 208. Connected to each other. In such a structure, the pixel electrode is electrically insulated from all other different wirings and electrodes, and the area thereof can be maximized as long as the insulation between adjacent pixel electrodes is secured. That is, with such a structure, a bright liquid crystal display device having high definition and a large aperture ratio can be obtained.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、図2に
示す第2のコンタクトホール209は、前述したように
3種類の絶縁膜に開口するために、該コンタクトホール
の断面形状を制御することが課題となる。また、液晶表
示装置の高精細化、高開口率化の要請から、素子の各構
成要素の微細化も必要となる。即ち、コンタクトホール
の寸法の微細化と前記課題を同時に解決しなければなら
ない。コンタクトホールの断面形状や寸法制御は、該部
分に於ける配線層の断線防止、電気的導通の確保のため
に重要である。前記微細化は、第1のコンタクトホール
の開口においても、その断面形状と寸法を制御する必要
がある。これらの問題は第1のコンタクトホールより第
2のコンタクトホールにおいてより厳しいが、デバイス
の製造工程全体から考えると、相互に関連があり同時に
解決する必要がある。
However, since the second contact hole 209 shown in FIG. 2 is opened in the three kinds of insulating films as described above, it is a problem to control the sectional shape of the contact hole. Becomes Further, due to the demand for higher definition and higher aperture ratio of the liquid crystal display device, it is necessary to miniaturize each component of the element. That is, the size of the contact hole must be reduced and the above problems must be solved at the same time. Controlling the cross-sectional shape and dimensions of the contact hole is important for preventing disconnection of the wiring layer in that portion and ensuring electrical continuity. In the miniaturization, it is necessary to control the cross-sectional shape and size of the opening of the first contact hole as well. Although these problems are more severe in the second contact hole than in the first contact hole, they are related to each other and need to be solved at the same time in view of the entire manufacturing process of the device.

【0004】[0004]

【課題を解決するための手段】本発明は、前記問題を解
決するため、絶縁基板上に、複数のゲート線と、複数の
ソース線と、それらの交点に形成される複数の薄膜トラ
ンジスタと、該薄膜トランジスタのソース電極が前記ソ
ース線と接続される第1のコンタクトホールと、該薄膜
トランジスタのドレイン電極が画素電極と接続される第
2のコンタクトホールと、を構成要素に含む液晶表示装
置に於いて、前記第1のコンタクトホールを形成するた
めのエッチング工程では、前記第1のコンタクトホール
と第1のダミー領域を同時にエッチングし、且つ、前記
第2のコンタクトホールを形成するためのエッチング工
程では、前記第2のコンタクトホールと第2のダミー領
域を同時にエッチングすることを特徴とする。
In order to solve the above problems, the present invention provides a plurality of gate lines, a plurality of source lines, and a plurality of thin film transistors formed at their intersections on an insulating substrate, A liquid crystal display device comprising, as constituent elements, a first contact hole in which a source electrode of a thin film transistor is connected to the source line, and a second contact hole in which a drain electrode of the thin film transistor is connected to a pixel electrode, In the etching process for forming the first contact hole, the first contact hole and the first dummy region are simultaneously etched, and in the etching process for forming the second contact hole, It is characterized in that the second contact hole and the second dummy region are simultaneously etched.

【0005】[0005]

【実施例】本発明の実施例を図3により説明する。図3
は前述した第1及び第2のコンタクトホールに対応する
第1及び第2のダミー領域の構造とエッチング工程を含
む製造工程を示すものである。図3に於いて、306は
図2に示した第1のコンタクトホール206に対応する
第1のダミー領域であり、309は図2に示した第2の
コンタクトホール209に対応する第2のダミー領域で
ある。図3(a)において、302は前記第1のダミー
領域に形成され、半導体層に形成される薄膜トランジス
タのソース領域と同一材料により同時に形成された半導
体層であり、302’は前記第2のダミー領域に形成さ
れ、半導体層に形成される薄膜トランジスタのドレイン
領域と同一材料により同時に形成された半導体層であ
る。同図に於て、302と302’はつながっていない
がつながっていてもよい。303は薄膜トランジスタの
ゲート絶縁膜(図2の203)と同一材料により同時に
形成されるゲート絶縁膜である。ゲート絶縁膜の上に形
成されるゲート電極(図2の204)は、該ダミー領域
には形成されない。薄膜トランジスタのソース・ドレイ
ン領域の為のイオン打ち込みは、該ダミー領域にも同時
に行なわれる。305はゲート線とソース線を絶縁する
第1の層間絶縁膜(図2の205)と同一材料により同
時に形成される。306は薄膜トランジスタのソース電
極とソース線を接続する第1のコンタクトホール(図2
の206)と、フォトレジスト310をマスクとして同
時に開口される。エッチングはリアクティブイオンエッ
チング(以下RIEと略す。)により行なう。エッチン
グ終了後フォトレジスト310を除去し、次に図3
(b)に示すように第2の層間絶縁膜308を形成す
る。次に図3(c)に示すように第2のコンタクトホー
ル開口のためのフォトレジスト311を形成し、第2の
コンタクトホールと同時に第2のダミー領域309を開
口する。エッチングはRIEにより行なう。次にフォト
レジスト311を除去し、画素電極を形成する。
EXAMPLE An example of the present invention will be described with reference to FIG. Figure 3
Shows the structure of the first and second dummy regions corresponding to the above-mentioned first and second contact holes and the manufacturing process including the etching process. In FIG. 3, 306 is a first dummy region corresponding to the first contact hole 206 shown in FIG. 2, and 309 is a second dummy region corresponding to the second contact hole 209 shown in FIG. Area. In FIG. 3A, 302 is a semiconductor layer that is formed in the first dummy region and is simultaneously formed of the same material as the source region of the thin film transistor formed in the semiconductor layer, and 302 ′ is the second dummy region. And a drain region of a thin film transistor which is formed in the semiconductor layer and is simultaneously formed of the same material as the drain region of the thin film transistor. Although 302 and 302 'are not connected in the figure, they may be connected. Reference numeral 303 denotes a gate insulating film formed of the same material as the gate insulating film (203 in FIG. 2) of the thin film transistor at the same time. The gate electrode (204 in FIG. 2) formed on the gate insulating film is not formed in the dummy region. Ion implantation for the source / drain regions of the thin film transistor is simultaneously performed on the dummy region. 305 is simultaneously formed of the same material as the first interlayer insulating film (205 in FIG. 2) that insulates the gate line and the source line. Reference numeral 306 denotes a first contact hole (see FIG. 2) that connects the source electrode and the source line of the thin film transistor.
206) and the photoresist 310 is used as a mask at the same time. The etching is performed by reactive ion etching (hereinafter abbreviated as RIE). After the etching is completed, the photoresist 310 is removed, and then, as shown in FIG.
A second interlayer insulating film 308 is formed as shown in (b). Next, as shown in FIG. 3C, a photoresist 311 for opening the second contact hole is formed, and a second dummy region 309 is opened at the same time as the second contact hole. The etching is performed by RIE. Next, the photoresist 311 is removed and a pixel electrode is formed.

【0006】本発明のポイントはRIEのエッチングの
終点検出方法に関係している。前記第1及び第2のコン
タクトホールの大きさは、前述したようにデバイスの微
細化に伴い3乃至2μm□以下の大きさにする必要があ
る。一方、RIEによるエッチング終点の検出は、エッ
チング中の反応生成物の発光スペクトルの検出により行
なわれるので、ある程度の反応生成物の量が必要とな
る。しかし、コンタクトホールの面積が小さくなると前
記反応生成物の量が小さくなり、従って、目的とする発
光スペクトルの強度が小さくなり、エッチングの終点検
出が困難となる。しかし、本発明ではコンタクトホール
に対応するダミー領域を設けてあるために、充分な発光
スペクトルの強度を確保することができ、従って、エッ
チングの終点検出が可能である。また、前記第1及び第
2のダミー領域として、基板周辺の領域など、パネル形
成のための基板の有効面積が損なわれないように設定す
ることができる。
[0006] The point of the present invention relates to a method for detecting the end point of etching in RIE. The sizes of the first and second contact holes are required to be 3 to 2 μm □ or less in accordance with the miniaturization of devices as described above. On the other hand, the detection of the etching end point by RIE is performed by detecting the emission spectrum of the reaction product during the etching, so that a certain amount of the reaction product is required. However, when the area of the contact hole becomes small, the amount of the reaction product becomes small, and therefore, the intensity of the target emission spectrum becomes small and it becomes difficult to detect the etching end point. However, in the present invention, since the dummy region corresponding to the contact hole is provided, it is possible to secure a sufficient intensity of the emission spectrum, and therefore it is possible to detect the etching end point. Further, the first and second dummy regions can be set so as not to impair the effective area of the substrate for forming the panel, such as a region around the substrate.

【0007】前記コンタクトホールに対応する前記ダミ
ー領域の設定の仕方に関する本発明を図1により説明す
る。図1に於て、101は絶縁基板、112は液晶パネ
ルとなる領域、106は前記第1のコンタクトホールに
対応する前記第1のダミー領域、108は前記第2のコ
ンタクトホールに対応する前記第2のダミー領域であ
る。前記第1及び第2のダミー領域は、液晶パネルの組
立工程でパネル切断の為のダイシング領域を兼ねてい
る。図1に於て、第1のダミー領域106は縦方向のダ
イシング領域とし、第2のダミー領域108は横方向の
ダイシング領域としたが、第1及び第2のダミー領域の
区分には特別な制限はない。望ましい前記区分として
は、第1及び第2のダミー領域の面積がほぼ同程度で、
且つ、基板全体からみて分布に偏りが無いことである。
また、図1に於て、113は製造工程でキズなどがつき
易いためにパネル形成には望ましくないデッド領域であ
るが、この領域を前記ダミー領域として利用することも
できる。
The present invention relating to the method of setting the dummy region corresponding to the contact hole will be described with reference to FIG. In FIG. 1, 101 is an insulating substrate, 112 is a liquid crystal panel region, 106 is the first dummy region corresponding to the first contact hole, and 108 is the second dummy region corresponding to the second contact hole. 2 dummy areas. The first and second dummy regions also serve as a dicing region for cutting the panel in the process of assembling the liquid crystal panel. In FIG. 1, the first dummy region 106 is a vertical dicing region, and the second dummy region 108 is a horizontal dicing region. However, the first and second dummy regions are specially divided. There is no limit. Desirably, the areas of the first and second dummy regions are substantially the same,
Moreover, there is no bias in the distribution when viewed from the entire substrate.
Further, in FIG. 1, 113 is a dead region which is not desirable for panel formation because it is easily scratched during the manufacturing process, but this region can also be used as the dummy region.

【0008】次に本発明による前記コンタクトホールの
エッチング方法について、図4により説明する。図4は
前記第2のコンタクトホールの断面形状を示す。401
は絶縁基板、402は薄膜トランジスタのドレイン領
域、403はゲート絶縁膜、405はゲート線とソース
線を絶縁分離する第1の層間絶縁膜、408はソース線
と画素電極を絶縁分離する第2の層間絶縁膜、411は
第2のコンタクトホール開口の為のフォトレジストであ
る。該コンタクトホールのエッチングは、最初に緩衝弗
酸液により、第2層間絶縁膜408の一部をエッチング
し409aの形状を得る。次にRIEにより第2層間絶
縁膜の残りの部分と、第1層間絶縁膜405とゲート絶
縁膜402をエッチングする。
Next, a method of etching the contact hole according to the present invention will be described with reference to FIG. FIG. 4 shows a sectional shape of the second contact hole. 401
Is an insulating substrate, 402 is a drain region of a thin film transistor, 403 is a gate insulating film, 405 is a first interlayer insulating film for insulatingly separating a gate line and a source line, and 408 is a second interlayer for insulatingly separating a source line and a pixel electrode. The insulating films 411 are photoresists for opening the second contact holes. In the etching of the contact hole, a part of the second interlayer insulating film 408 is first etched with a buffered hydrofluoric acid solution to obtain a shape of 409a. Next, the remaining portion of the second interlayer insulating film, the first interlayer insulating film 405, and the gate insulating film 402 are etched by RIE.

【0009】図4に示す本発明のポイントは、前記第2
のコンタクトホールの形状を同図に示す形状にして、該
部での断線を防止することである。通常、ゲート絶縁膜
は薄膜トランジスタの特性をよくするため、例えば、シ
リコンの熱酸化膜などのような緻密な膜質が用いられ、
従って、エッチングレートが遅い。また、前記第1層間
絶縁膜はCVD法などによるシリコン酸化膜が用いられ
るが、ソース・ドレイン領域形成のためにイオン打ち込
みされる不純物の活性化用熱処理を受けるために緻密化
され、エッチングレートは前記ゲート絶縁膜の次に遅
い。前記第2層間絶縁膜は、通常Alで形成されるソー
ス線の上にCVD法などによるシリコン酸化膜が用いら
れ、エッチングレートは一番早い。これらの膜のエッチ
ングレートの差は数倍から10倍もある。この様に第2
のコンタクトホールが開口されるべき3種類の絶縁膜は
エッチングレートが夫々大きく異なるため、2層以上の
膜を同時にウェットエッチングで形状制御しながらエッ
チングすることは困難である。しかし、第1層である前
記第2の層間絶縁膜をウェットエッチングで途中まで開
口することは容易である。また、ウェットエッチング特
有の等方性エッチングのため、図4の409aの形状と
なる。前記第2の層間絶縁膜の残り膜厚は、ウェットエ
ッチングでのエッチレートが大きいため基板間やロット
間のバラツキが大きい。しかし、次に行なうRIEでは
本発明によるダミー領域のおかげでエッチング終点が判
定できるため、前記残り膜厚が基板間で異なってもエッ
チング不足などの問題が生じることはない。
The point of the present invention shown in FIG.
The shape of the contact hole is formed as shown in the figure to prevent disconnection at this portion. In order to improve the characteristics of the thin film transistor, the gate insulating film is usually made of a dense film such as a thermal oxide film of silicon.
Therefore, the etching rate is slow. A silicon oxide film formed by a CVD method or the like is used as the first interlayer insulating film, but the first interlayer insulating film is densified because it is subjected to a heat treatment for activating the impurities that are ion-implanted to form the source / drain regions, and the etching rate is It is the second slowest after the gate insulating film. As the second interlayer insulating film, a silicon oxide film formed by a CVD method or the like is usually used on a source line formed of Al and has the fastest etching rate. The difference in etching rate between these films is several times to ten times. Like this second
Since the three types of insulating films in which the contact holes are to be opened have greatly different etching rates, it is difficult to simultaneously etch two or more layers of films while controlling the shape by wet etching. However, it is easy to partially open the second interlayer insulating film, which is the first layer, by wet etching. Further, due to isotropic etching peculiar to wet etching, the shape becomes 409a in FIG. The remaining film thickness of the second interlayer insulating film has a large variation between substrates and lots because the etching rate in wet etching is large. However, in the next RIE, the etching end point can be determined by virtue of the dummy region according to the present invention, and therefore even if the remaining film thickness differs between the substrates, there is no problem such as insufficient etching.

【0010】[0010]

【発明の効果】以上説明したように本発明に依れば、微
細なコンタクトホールを異なるエッチングレートをもつ
多層絶縁膜に開口する時、該部における配線層の断線が
ないよう該コンタクトホールの断面形状を制御でき、且
つ、エッチング終点の検出が容易となる。この効果を液
晶表示装置に置き換えれば、高精細で開口率の高い液晶
表示装置を実現できることになる。
As described above, according to the present invention, when a fine contact hole is opened in a multi-layer insulating film having different etching rates, the cross section of the contact hole is prevented so as not to break the wiring layer in that portion. The shape can be controlled, and the etching end point can be easily detected. If this effect is replaced with a liquid crystal display device, a liquid crystal display device with high definition and high aperture ratio can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明によるエッチング終点検出用のダミー
領域の説明図。
FIG. 1 is an explanatory diagram of a dummy area for detecting an etching end point according to the present invention.

【図2】 従来技術による画素用薄膜トランジスタの断
面図。
FIG. 2 is a cross-sectional view of a pixel thin film transistor according to the related art.

【図3】 本発明によるエッチング工程に於けるダミー
領域の断面図。
FIG. 3 is a sectional view of a dummy region in an etching process according to the present invention.

【図4】 本発明の別の実施例によるエッチング工程に
於けるダミー領域の断面図。
FIG. 4 is a sectional view of a dummy region in an etching process according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101、201、301、401 絶縁基板 202、302、402 半導体層 203、303、403 ゲート絶縁膜 204 ゲート電極 205、305、405、208、308、408 層
間絶縁膜 310、311、411 フォトレジスト
101, 201, 301, 401 Insulating substrate 202, 302, 402 Semiconductor layer 203, 303, 403 Gate insulating film 204 Gate electrode 205, 305, 405, 208, 308, 408 Interlayer insulating film 310, 311, 411 Photoresist

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に、複数のゲート線と、複数
のソース線と、それらの交点に形成される複数の薄膜ト
ランジスタと、該薄膜トランジスタのソース電極が前記
ソース線と接続される第1のコンタクトホールと、該薄
膜トランジスタのドレイン電極が画素電極と接続される
第2のコンタクトホールと、を構成要素に含む液晶表示
装置に於いて、前記第1のコンタクトホールを形成する
ためのエッチング工程では前記第1のコンタクトホール
と第1のダミー領域を同時にエッチングし、且つ前記第
2のコンタクトホールを形成するためのエッチング工程
では前記第2のコンタクトホールと第2のダミー領域を
同時にエッチングすることを特徴とする液晶表示装置と
その製造方法。
1. A plurality of gate lines, a plurality of source lines, a plurality of thin film transistors formed at intersections thereof, and a source electrode of the thin film transistors connected to the source lines on an insulating substrate. In a liquid crystal display device including a contact hole and a second contact hole in which a drain electrode of the thin film transistor is connected to a pixel electrode, in the etching process for forming the first contact hole, The first contact hole and the first dummy region are simultaneously etched, and the second contact hole and the second dummy region are simultaneously etched in the etching process for forming the second contact hole. Liquid crystal display device and manufacturing method thereof.
【請求項2】 前記第1のコンタクトホールと前記第2
のコンタクトホールは互いに異なるエッチング工程で開
口され、且つ、少なくとも前記第1叉は2のコンタクト
ホールを形成するためのエッチングは、リアクティブイ
オンエッチング法を含む方法で行なうことを特徴とする
請求項1記載の液晶表示装置とその製造方法。
2. The first contact hole and the second contact hole
Said contact holes are opened by different etching steps, and at least etching for forming said first or second contact holes is performed by a method including a reactive ion etching method. The liquid crystal display device and the manufacturing method thereof.
【請求項3】 前記第1のダミー領域の断面構造と前記
第1のコンタクトホールの断面形状が同一であり、且
つ、前記第2のダミー領域の断面構造と前記第2のコン
タクトホールの断面形状が同一であることを特徴とする
請求項1及び2記載の液晶表示装置とその製造方法。
3. The sectional structure of the first dummy region and the sectional shape of the first contact hole are the same, and the sectional structure of the second dummy region and the sectional shape of the second contact hole. 3. The liquid crystal display device according to claim 1 and the manufacturing method thereof, wherein
【請求項4】 前記第1のダミー領域の総面積は前記第
1のコンタクトホールの総面積より大きく、前記第2の
ダミー領域の総面積は前記第2のコンタクトホールの総
面積より大きいことを特徴とする請求項1、2及び3記
載の液晶表示装置とその製造方法。
4. The total area of the first dummy regions is larger than the total area of the first contact holes, and the total area of the second dummy regions is larger than the total area of the second contact holes. The liquid crystal display device according to claim 1, 2 or 3, and a method for manufacturing the same.
【請求項5】 前記第1及び第2のダミー領域は互いに
異なる領域であることを特徴とする請求項1、2、3及
び4記載の液晶表示装置とその製造方法。
5. The liquid crystal display device according to claim 1, wherein the first and second dummy regions are different regions from each other, and a manufacturing method thereof.
【請求項6】 前記第1及び第2のダミー領域として、
少なくともパネル周辺の領域、またはパネルを切断する
ためのダイシング領域、または基板の周辺の領域を使用
し、且つ、前記第1及び第2のダミー領域は互いに異な
ることを特徴とする請求項1〜5記載の液晶表示装置と
その製造方法。
6. The first and second dummy regions,
At least a region around the panel, a dicing region for cutting the panel, or a region around the substrate is used, and the first and second dummy regions are different from each other. The liquid crystal display device and the manufacturing method thereof.
【請求項7】 前記第1のコンタクトホールはゲート絶
縁膜とゲート線とソース線を絶縁分離する第1の層間絶
縁膜に同時に開口されるコンタクトホールであり、前記
第2のコンタクトホールはゲート絶縁膜とゲート線とソ
ース線を絶縁分離する第1の層間絶縁膜とソース線と画
素電極を絶縁分離する第2の層間絶縁膜に同時に開口さ
れるコンタクトホールであることを特徴とする請求項1
記載の液晶表示装置とその製造方法。
7. The first contact hole is a contact hole which is simultaneously opened in a gate insulating film, a first interlayer insulating film for insulatingly separating a gate line and a source line, and the second contact hole is a gate insulating film. 2. A contact hole that is simultaneously opened in a first interlayer insulating film that insulates and separates a film, a gate line, and a source line and a second interlayer insulating film that insulates and separates a source line and a pixel electrode.
The liquid crystal display device and the manufacturing method thereof.
【請求項8】 前記第1のコンタクトホールはゲート絶
縁膜とゲート線とソース線を絶縁分離する第1の層間絶
縁膜に同時に開口されるコンタクトホールであり、か
つ、該第1のコンタククトホールのエッチングは最初に
ウェットエッチングにより、前記第1の層間絶縁膜の一
部をエッチングし、次にリアクティブイオンエッチング
により、前記第1の層間絶縁膜の残りのエッチングと前
記ゲート絶縁膜をエッチングすることを特徴とする請求
項1記載の液晶表示装置とその製造方法。
8. The first contact hole is a contact hole that is simultaneously opened in a gate insulating film, a first interlayer insulating film that insulates and separates a gate line and a source line, and the first contact hole. Is first wet-etched to partially etch the first interlayer insulating film, and then reactive ion etching is performed to etch the rest of the first interlayer insulating film and the gate insulating film. The liquid crystal display device according to claim 1, and a method for manufacturing the same.
【請求項9】 前記第2のコンタクトホールはゲート絶
縁膜とゲート線とソース線を絶縁分離する第1の層間絶
縁膜とソース線と画素電極を絶縁分離する第2の層間絶
縁膜に同時に開口されるコンタクトホールであり、か
つ、該第2のコンタククトホールのエッチングは最初に
ウェットエッチングにより、前記第2の層間絶縁膜の一
部をエッチングし、次にリアクティブイオンエッチング
により、前記第2の層間絶縁膜の残りのエッチングと前
記第1の層間絶縁膜と前記ゲート絶縁膜をエッチングす
ることを特徴とする請求項1記載の液晶表示装置とその
製造方法。
9. The second contact hole is simultaneously opened in the gate insulating film, the first interlayer insulating film for insulating and separating the gate line and the source line, and the second interlayer insulating film for insulating and separating the source line and the pixel electrode. The second contact hole is first etched by wet etching to partially etch the second interlayer insulating film, and then reactive ion etching is performed to remove the second contact hole. 2. The liquid crystal display device according to claim 1, wherein the remaining interlayer insulating film is etched, and the first interlayer insulating film and the gate insulating film are etched.
JP31696993A 1993-12-16 1993-12-16 Manufacturing method of liquid crystal display device Expired - Lifetime JP3326929B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31696993A JP3326929B2 (en) 1993-12-16 1993-12-16 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31696993A JP3326929B2 (en) 1993-12-16 1993-12-16 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH07168203A true JPH07168203A (en) 1995-07-04
JP3326929B2 JP3326929B2 (en) 2002-09-24

Family

ID=18082960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31696993A Expired - Lifetime JP3326929B2 (en) 1993-12-16 1993-12-16 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3326929B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271037B1 (en) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 Structure and fabrication method of lcd
US6496242B1 (en) * 1999-08-19 2002-12-17 Lg. Philips Lcd Co., Ltd. Intermediate liquid crystal display device product having an end point detection window, method of fabrication and method of detecting etching end point

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271037B1 (en) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 Structure and fabrication method of lcd
US6496242B1 (en) * 1999-08-19 2002-12-17 Lg. Philips Lcd Co., Ltd. Intermediate liquid crystal display device product having an end point detection window, method of fabrication and method of detecting etching end point

Also Published As

Publication number Publication date
JP3326929B2 (en) 2002-09-24

Similar Documents

Publication Publication Date Title
US7652294B2 (en) Semiconductor device and manufacturing method thereof
US5777702A (en) Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask
JP3464944B2 (en) Thin film transistor substrate, manufacturing method thereof and liquid crystal display device
US7402468B2 (en) Flat panel display and method of fabricating the same
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
US20110003408A1 (en) Flat panel display and method for fabricating the same
WO2016165241A1 (en) Array substrate and preparation method therefor, and display device
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
KR101274708B1 (en) Array substrate for flat display device and method for fabricating of the same
JP5040222B2 (en) Display device
JPH08236775A (en) Film transistor, and its manufacture
JP2010097077A (en) Display device and manufacturing method thereof
JP2001210834A (en) Method of forming gate insulating film for semiconductor element
JP3326929B2 (en) Manufacturing method of liquid crystal display device
JP2003282881A (en) Thin film transistor, its fabricating method and liquid crystal display
KR100663288B1 (en) Method for fabricating tft-lcd
KR100580825B1 (en) Method for fabricating a active matrix substrate and a gate IC pad, thin film transistor fabricated the same
JPH0568708B2 (en)
JP3358399B2 (en) Semiconductor device and method of manufacturing the same
KR100698043B1 (en) Method for Forming Liquid Crystal Display Device
KR100297861B1 (en) Solid-state device with thin-film transistor and manufacture thereof
JPH10229195A (en) Non-photosensitive vertical redundant two channel thin film transistor and manufacture thereof
JPH04311066A (en) Semiconductor device and manufacture thereof
JPH0555255A (en) Manufacture of thin film semiconductor device
JP2002313805A (en) Manufacturing method of thin film transistor and manufacturing method of liquid crystal display device using the

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

EXPY Cancellation because of completion of term