JPH07162382A - 同期基準波生成装置 - Google Patents
同期基準波生成装置Info
- Publication number
- JPH07162382A JPH07162382A JP5339800A JP33980093A JPH07162382A JP H07162382 A JPH07162382 A JP H07162382A JP 5339800 A JP5339800 A JP 5339800A JP 33980093 A JP33980093 A JP 33980093A JP H07162382 A JPH07162382 A JP H07162382A
- Authority
- JP
- Japan
- Prior art keywords
- reference wave
- signal
- reset signal
- reset
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】
【目的】 複数の放送装置間で同期した基準波をそれぞ
れ生成できる同期基準波生成装置を提供する。 【構成】 複数の放送装置にそれぞれ設けられた同期基
準波生成装置は、各放送装置に共通に供給される入力信
号から基準クロックａを抽出し、この基準クロックａに
同期したリセットパルスｂをリセットパルス生成部２で
生成する。アドレスカウンタ３は、このリセットパルス
ｂに従ってリセットされながらアドレスカウントｄを歩
進させ、このアドレスカウントｄに従って基準波ＲＯＭ
５及び６から基準波データが順次読み出され、入力信号
の基準クロックａに同期した基準波が生成される。
れ生成できる同期基準波生成装置を提供する。 【構成】 複数の放送装置にそれぞれ設けられた同期基
準波生成装置は、各放送装置に共通に供給される入力信
号から基準クロックａを抽出し、この基準クロックａに
同期したリセットパルスｂをリセットパルス生成部２で
生成する。アドレスカウンタ３は、このリセットパルス
ｂに従ってリセットされながらアドレスカウントｄを歩
進させ、このアドレスカウントｄに従って基準波ＲＯＭ
５及び６から基準波データが順次読み出され、入力信号
の基準クロックａに同期した基準波が生成される。
Description
【０００１】
【産業上の利用分野】本発明は複数の装置でそれぞれ生
成される基準波の同期を成立させる基準波生成装置に関
する。例えばＦＭステレオ放送などの同期放送で各ＦＭ
放送機の基準波生成に有用である。
成される基準波の同期を成立させる基準波生成装置に関
する。例えばＦＭステレオ放送などの同期放送で各ＦＭ
放送機の基準波生成に有用である。
【０００２】
【従来の技術】ＦＭステレオ放送は主チャネル及び副チ
ャネルの２音声チャネルによって放送を行い、そのステ
レオ複合信号は、モノラル放送との両立性を考慮した主
チャネル信号、副チャネル信号及びパイロット信号から
構成されている。
ャネルの２音声チャネルによって放送を行い、そのステ
レオ複合信号は、モノラル放送との両立性を考慮した主
チャネル信号、副チャネル信号及びパイロット信号から
構成されている。
【０００３】このようなＦＭステレオ放送の分野におい
ても、特性の向上、動作安定性の向上、伝送系における
音質劣化の防止などの理由によってデジタル化が進めら
れている。特にＦＭ放送機のステレオ変調器で必要とさ
れるステレオ用基準波（３８ＫＨｚのサブキャリア信号
及び１９ＫＨｚのパイロット信号）は、これらの信号デ
ータを格納した読み出し専用メモリ（以下、ＲＯＭと記
す。）を用いて生成される。即ち、アドレスカウンタを
順次歩進させ、そのアドレスによってＲＯＭから基準波
データを読み出すことで基準波としてのｓｉｎ波を生成
する。
ても、特性の向上、動作安定性の向上、伝送系における
音質劣化の防止などの理由によってデジタル化が進めら
れている。特にＦＭ放送機のステレオ変調器で必要とさ
れるステレオ用基準波（３８ＫＨｚのサブキャリア信号
及び１９ＫＨｚのパイロット信号）は、これらの信号デ
ータを格納した読み出し専用メモリ（以下、ＲＯＭと記
す。）を用いて生成される。即ち、アドレスカウンタを
順次歩進させ、そのアドレスによってＲＯＭから基準波
データを読み出すことで基準波としてのｓｉｎ波を生成
する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の基準波生成装置では、ＲＯＭに読み出しアドレスを
与えるアドレスカウンタが放送機の電源の立ち上げ時に
リセットされたりするために、ＲＯＭから出力される基
準波が有効となるのは当該放送機のみであり、他の放送
機との同期をとることはできなかった。
来の基準波生成装置では、ＲＯＭに読み出しアドレスを
与えるアドレスカウンタが放送機の電源の立ち上げ時に
リセットされたりするために、ＲＯＭから出力される基
準波が有効となるのは当該放送機のみであり、他の放送
機との同期をとることはできなかった。
【０００５】例えば複数のＦＭ放送機でＦＭステレオ同
期放送を行う場合には、各ＦＭ放送機で生成される基準
波の同期をとることができないために、ＦＭ放送機間で
位相差が生じ、ステレオ放送の左右分離度などの特性が
劣化するという問題を有していた。
期放送を行う場合には、各ＦＭ放送機で生成される基準
波の同期をとることができないために、ＦＭ放送機間で
位相差が生じ、ステレオ放送の左右分離度などの特性が
劣化するという問題を有していた。
【０００６】本発明の目的は、複数の装置間で同期した
基準波を生成できる同期基準波生成装置を提供すること
にある。
基準波を生成できる同期基準波生成装置を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明による同期基準波
生成装置は、複数の装置に共通に供給される入力信号の
基準クロックに同期したリセット信号を生成するリセッ
ト信号生成手段と、前記リセット信号によってリセット
され当該装置の動作クロックに従ってアドレスを歩進す
るアドレス生成手段と、前記基準波のデータを予め格納
し前記アドレスに従って前記データを順次読み出すこと
で前記基準波を生成する基準波記憶手段と、からなるこ
とを特徴とする。
生成装置は、複数の装置に共通に供給される入力信号の
基準クロックに同期したリセット信号を生成するリセッ
ト信号生成手段と、前記リセット信号によってリセット
され当該装置の動作クロックに従ってアドレスを歩進す
るアドレス生成手段と、前記基準波のデータを予め格納
し前記アドレスに従って前記データを順次読み出すこと
で前記基準波を生成する基準波記憶手段と、からなるこ
とを特徴とする。
【０００８】また、本発明による同期基準波生成装置
は、複数の装置に共通に供給される入力信号から基準ク
ロックを抽出する基準クロック抽出手段と、前記基準ク
ロックに同期する共に前記基準クロックの１／ｎ（ｎは
整数）の周期を有するリセット信号を生成するリセット
信号生成手段と、前記リセット信号によってリセットさ
れ当該装置の動作クロックに従ってカウントを歩進する
カウント手段と、前記基準波のデータを前記リセット信
号の周期に対応して予め格納しておき、前記カウント値
に従って前記データを順次読み出すことで前記基準波を
生成する基準波記憶手段と、からなることを特徴とす
る。
は、複数の装置に共通に供給される入力信号から基準ク
ロックを抽出する基準クロック抽出手段と、前記基準ク
ロックに同期する共に前記基準クロックの１／ｎ（ｎは
整数）の周期を有するリセット信号を生成するリセット
信号生成手段と、前記リセット信号によってリセットさ
れ当該装置の動作クロックに従ってカウントを歩進する
カウント手段と、前記基準波のデータを前記リセット信
号の周期に対応して予め格納しておき、前記カウント値
に従って前記データを順次読み出すことで前記基準波を
生成する基準波記憶手段と、からなることを特徴とす
る。
【０００９】
【作用】リセット信号は、複数の装置に共通に供給され
る入力信号から抽出された基準クロックに同期してい
る。このリセット信号によってアドレス生成手段はリセ
ットされながらアドレスを歩進させ、このアドレスに従
って基準波記憶手段から基準波データが順次読み出さ
れ、入力信号に同期した基準波が生成される。
る入力信号から抽出された基準クロックに同期してい
る。このリセット信号によってアドレス生成手段はリセ
ットされながらアドレスを歩進させ、このアドレスに従
って基準波記憶手段から基準波データが順次読み出さ
れ、入力信号に同期した基準波が生成される。
【００１０】また、リセット信号は基準クロックに同期
する共に基準クロックの１／ｎ（ｎは整数）の周期を有
する。基準波記憶手段には、このリセット信号の周期に
相当する分だけの基準波データが格納されている。この
リセット信号の周期で順次生成されたアドレスに従っ
て、基準波記憶手段から基準波データを読み出され、入
力信号に同期した基準波が生成される。
する共に基準クロックの１／ｎ（ｎは整数）の周期を有
する。基準波記憶手段には、このリセット信号の周期に
相当する分だけの基準波データが格納されている。この
リセット信号の周期で順次生成されたアドレスに従っ
て、基準波記憶手段から基準波データを読み出され、入
力信号に同期した基準波が生成される。
【００１１】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１２】図１は、本発明による同期基準波生成装置
の一実施例を示すブロック図である。なお、本実施例は
ＦＭステレオ同期放送の各放送機における基準波生成回
路に相当し、生成される基準波は３８ＫＨｚのサブキャ
リア信号及び１９ＫＨｚのパイロット信号である。ま
た、本実施例では、各放送機の共通の入力信号としてデ
ジタル音声信号を用い、特にサンプリング周波数が４８
ＫＨｚ、１９２フレームで１ブロックを構成するＡＥＳ
／ＥＢＵ規格のデジタル音声信号を例示する。
の一実施例を示すブロック図である。なお、本実施例は
ＦＭステレオ同期放送の各放送機における基準波生成回
路に相当し、生成される基準波は３８ＫＨｚのサブキャ
リア信号及び１９ＫＨｚのパイロット信号である。ま
た、本実施例では、各放送機の共通の入力信号としてデ
ジタル音声信号を用い、特にサンプリング周波数が４８
ＫＨｚ、１９２フレームで１ブロックを構成するＡＥＳ
／ＥＢＵ規格のデジタル音声信号を例示する。
【００１３】同図において、入力信号デコーダ１はデジ
タル入力信号から基準クロック信号ａを抽出し、それに
基づいてリセットパルス生成部２はリセットパルスｂを
ＯＲ回路へ出力する。アドレスカウンタ３はＯＲ回路を
通して入力するリセット信号でリセットされながらアド
レスカウント値ｄを出力し、それに従ってデコーダ４は
後述するような一定の周期（リセットパルスｂの整数倍
の周波数）でデコーダ出力ｃをＯＲ回路へ出力する。サ
ブキャリアＲＯＭ５及びパイロットＲＯＭ６はカウント
値ｄを読み出しアドレスとして入力し、それぞれ基準波
としてのサブキャリア信号及びパイロット信号を出力す
る。
タル入力信号から基準クロック信号ａを抽出し、それに
基づいてリセットパルス生成部２はリセットパルスｂを
ＯＲ回路へ出力する。アドレスカウンタ３はＯＲ回路を
通して入力するリセット信号でリセットされながらアド
レスカウント値ｄを出力し、それに従ってデコーダ４は
後述するような一定の周期（リセットパルスｂの整数倍
の周波数）でデコーダ出力ｃをＯＲ回路へ出力する。サ
ブキャリアＲＯＭ５及びパイロットＲＯＭ６はカウント
値ｄを読み出しアドレスとして入力し、それぞれ基準波
としてのサブキャリア信号及びパイロット信号を出力す
る。
【００１４】なお、リセットパルス生成部２及びアドレ
スカウンタ３は動作クロックｆｓに従って動作する。動
作クロックｆｓは数ＭＨｚ程度の周波数を有するが、こ
こではｆｓ＝１５３６ＫＨｚとする。
スカウンタ３は動作クロックｆｓに従って動作する。動
作クロックｆｓは数ＭＨｚ程度の周波数を有するが、こ
こではｆｓ＝１５３６ＫＨｚとする。
【００１５】先ず、入力信号デコーダ１はＡＥＳ／ＥＢ
Ｕ規格のデジタル音声入力信号をデコードする専用の集
積回路で構成され、その音声入力信号から１ブロック周
期（４ｍｓｅｃ）の基準クロック信号ａを抽出してリセ
ットパルス生成部２へ出力する。なお、１ブロック周期
は、（サンプリング周期×ブロックフレーム数）で計算
され、ここでは１／４８ＫＨｚ×１９２フレーム＝４ｍ
ｓｅｃとなる。
Ｕ規格のデジタル音声入力信号をデコードする専用の集
積回路で構成され、その音声入力信号から１ブロック周
期（４ｍｓｅｃ）の基準クロック信号ａを抽出してリセ
ットパルス生成部２へ出力する。なお、１ブロック周期
は、（サンプリング周期×ブロックフレーム数）で計算
され、ここでは１／４８ＫＨｚ×１９２フレーム＝４ｍ
ｓｅｃとなる。
【００１６】リセットパルス生成部２は、基準クロック
信号ａに同期し（周期４ｍｓｅｃ）、動作クロック周期
Ｔ＝１／ｆｓと同一のパルス幅を有するリセットパルス
ｂを生成し、ＯＲ回路へ出力する。
信号ａに同期し（周期４ｍｓｅｃ）、動作クロック周期
Ｔ＝１／ｆｓと同一のパルス幅を有するリセットパルス
ｂを生成し、ＯＲ回路へ出力する。
【００１７】図２はリセットパルス生成部２のブロック
図である。リセットパルス生成部２は２段のラッチ回路
２０１および２０２とＮＡＮＤゲート２０３とで構成さ
れる。ラッチ回路２０１及び２０２は動作クロックｆｓ
に従ってラッチ動作し、デコーダ１からの基準クロック
信号ａを順次ラッチする。ＮＡＮＤゲート２０３は、ラ
ッチ回路２０１の出力とラッチ回路２０２の反転出力と
を入力することで、上述した基準クロック信号ａに同期
し、１ブロック周期（４ｍｓｅｃ）を有し、且つ動作ク
ロック周期Ｔ＝１／ｆｓのパルス幅を有するリセットパ
ルスｂを生成する。
図である。リセットパルス生成部２は２段のラッチ回路
２０１および２０２とＮＡＮＤゲート２０３とで構成さ
れる。ラッチ回路２０１及び２０２は動作クロックｆｓ
に従ってラッチ動作し、デコーダ１からの基準クロック
信号ａを順次ラッチする。ＮＡＮＤゲート２０３は、ラ
ッチ回路２０１の出力とラッチ回路２０２の反転出力と
を入力することで、上述した基準クロック信号ａに同期
し、１ブロック周期（４ｍｓｅｃ）を有し、且つ動作ク
ロック周期Ｔ＝１／ｆｓのパルス幅を有するリセットパ
ルスｂを生成する。
【００１８】アドレスカウンタ３は動作クロックｆｓ
（１５３６ＫＨｚ）に従ってカウント値ｄを歩進し、Ｏ
Ｒ回路を通して入力するリセット信号によってリセット
されカウントを再開する。アドレスカウンタ３の出力で
あるカウント値ｄはデコーダ４に入力し、デコーダ４は
カウント値ｄが所定値ｆｓ−１（ここでは、１５３６−
１＝１５３５）に到達する度にローレベルとなるデコー
ダ出力ｃをＯＲ回路へ出力する。従って、デコーダ４が
ローレベルを出力する周期は常に１ｍｓｅｃである。こ
の１ｍｓｅｃという値は、後述するＲＯＭ５及び６に格
納された基準波データ量に対応したものである。
（１５３６ＫＨｚ）に従ってカウント値ｄを歩進し、Ｏ
Ｒ回路を通して入力するリセット信号によってリセット
されカウントを再開する。アドレスカウンタ３の出力で
あるカウント値ｄはデコーダ４に入力し、デコーダ４は
カウント値ｄが所定値ｆｓ−１（ここでは、１５３６−
１＝１５３５）に到達する度にローレベルとなるデコー
ダ出力ｃをＯＲ回路へ出力する。従って、デコーダ４が
ローレベルを出力する周期は常に１ｍｓｅｃである。こ
の１ｍｓｅｃという値は、後述するＲＯＭ５及び６に格
納された基準波データ量に対応したものである。
【００１９】ＯＲ回路はリセットパルスｂとデコーダ出
力ｃとの論理和をとり、リセット信号としてアドレスカ
ウンタ３へ出力する。アドレスカウンタ３のカウント値
ｄは、サブキャリアＲＯＭ５及びパイロットＲＯＭ６へ
読み出しアドレスとして入力し、それに従ってサブキャ
リア信号とパイロット信号とがそれぞれ読み出される。
力ｃとの論理和をとり、リセット信号としてアドレスカ
ウンタ３へ出力する。アドレスカウンタ３のカウント値
ｄは、サブキャリアＲＯＭ５及びパイロットＲＯＭ６へ
読み出しアドレスとして入力し、それに従ってサブキャ
リア信号とパイロット信号とがそれぞれ読み出される。
【００２０】図３はサブキャリアＲＯＭ５及びパイロッ
トＲＯＭ６にそれぞれ格納されたデータを模式的に示し
たものである。本実施例では、それぞれのＲＯＭに１ｍ
ｓｅｃ分のテーブルが格納されている。即ち、サブキャ
リアＲＯＭ５には３８ＫＨｚのｓｉｎ波のデータが３８
周期分、パイロットＲＯＭ６には１９ＫＨｚのｓｉｎ波
のデータが１９周期分それぞれ格納されている。
トＲＯＭ６にそれぞれ格納されたデータを模式的に示し
たものである。本実施例では、それぞれのＲＯＭに１ｍ
ｓｅｃ分のテーブルが格納されている。即ち、サブキャ
リアＲＯＭ５には３８ＫＨｚのｓｉｎ波のデータが３８
周期分、パイロットＲＯＭ６には１９ＫＨｚのｓｉｎ波
のデータが１９周期分それぞれ格納されている。
【００２１】なお、デコーダ４は１ｍｓｅｃ周期のデコ
ーダ出力ｃを生成することで、基準クロック信号ａの周
期（４ｍｓｅｃ）とＲＯＭ５及び６に格納されたデータ
量（１ｍｓｅｃ分）との整合をとっている。従って、基
準クロック信号ａの周期が異なる別の入力信号（例えば
３ｍｓｅｃ、６ｍｓｅｃなど）が入力しても、デコーダ
４からはそれに同期した１ｍｓｅｃ周期のパルスが常に
出力され、１ｍｓｅｃ分のデータが格納されたＲＯＭ５
及び６の読み出しが可能となる。勿論、デコーダ４の出
力ｃの周期は１ｍｓｅｃに限るものではなく、ＲＯＭ５
及び６に格納されたデータ量によって定められる。
ーダ出力ｃを生成することで、基準クロック信号ａの周
期（４ｍｓｅｃ）とＲＯＭ５及び６に格納されたデータ
量（１ｍｓｅｃ分）との整合をとっている。従って、基
準クロック信号ａの周期が異なる別の入力信号（例えば
３ｍｓｅｃ、６ｍｓｅｃなど）が入力しても、デコーダ
４からはそれに同期した１ｍｓｅｃ周期のパルスが常に
出力され、１ｍｓｅｃ分のデータが格納されたＲＯＭ５
及び６の読み出しが可能となる。勿論、デコーダ４の出
力ｃの周期は１ｍｓｅｃに限るものではなく、ＲＯＭ５
及び６に格納されたデータ量によって定められる。
【００２２】図４は本実施例の動作を説明するためのタ
イミングチャートである。先ず、入力信号デコーダ１に
よって４ｍｓｅｃ周期の基準クロック信号ａが抽出され
る。この基準クロック信号ａは、図２に示すように、２
段接続されたラッチ回路２０１及び２０２に入力し、相
前後する動作クロックｆｓのタイミングで基準クロック
信号ａの波形レベルが順次検出され、この検出レベルの
変化に基づいて、ＮＡＮＤゲート２０３は、基準クロッ
ク信号ａの立ち上がりに同期し、動作クロック周期Ｔ＝
１／ｆｓのパルス幅を有するリセットパルスｂを出力す
る。
イミングチャートである。先ず、入力信号デコーダ１に
よって４ｍｓｅｃ周期の基準クロック信号ａが抽出され
る。この基準クロック信号ａは、図２に示すように、２
段接続されたラッチ回路２０１及び２０２に入力し、相
前後する動作クロックｆｓのタイミングで基準クロック
信号ａの波形レベルが順次検出され、この検出レベルの
変化に基づいて、ＮＡＮＤゲート２０３は、基準クロッ
ク信号ａの立ち上がりに同期し、動作クロック周期Ｔ＝
１／ｆｓのパルス幅を有するリセットパルスｂを出力す
る。
【００２３】デコーダ４には、カウント値ｄと比較する
ための所定値（ｆｓ−１）が予め設定されている。ここ
では動作クロック周波数ｆｓ＝１５３６ＫＨｚであるか
ら、所定値は１５３５に設定されており、カウント値ｄ
が０から１５３５に到達する１ｍｓｅｃ毎にデコーダ出
力ｃはローレベルとなる。
ための所定値（ｆｓ−１）が予め設定されている。ここ
では動作クロック周波数ｆｓ＝１５３６ＫＨｚであるか
ら、所定値は１５３５に設定されており、カウント値ｄ
が０から１５３５に到達する１ｍｓｅｃ毎にデコーダ出
力ｃはローレベルとなる。
【００２４】アドレスカウンタ３は動作クロックｆｓに
従ってカウントを歩進するが、上述したように、デコー
ダ４の出力ｃが１ｍｓｅｃ毎にローレベルとなるため
に、それに同期してカウント値ｄも１ｍｓｅｃ周期でリ
セットされる。従って、アドレスカウンタ３のカウント
値ｄは、図３に示すように、デジタル音声入力信号の基
準クロック信号ａに同期し且つ１ｍｓｅｃの周期で変化
する読み出しアドレスとしてＲＯＭ５及び６へ出力され
る。
従ってカウントを歩進するが、上述したように、デコー
ダ４の出力ｃが１ｍｓｅｃ毎にローレベルとなるため
に、それに同期してカウント値ｄも１ｍｓｅｃ周期でリ
セットされる。従って、アドレスカウンタ３のカウント
値ｄは、図３に示すように、デジタル音声入力信号の基
準クロック信号ａに同期し且つ１ｍｓｅｃの周期で変化
する読み出しアドレスとしてＲＯＭ５及び６へ出力され
る。
【００２５】よって、サブキャリアＲＯＭ５及びパイロ
ットＲＯＭ６からそれぞれ出力されるサブキャリア信号
及びパイロット信号のｓｉｎ波は、音声入力信号の基準
クロックに同期したものとなる。
ットＲＯＭ６からそれぞれ出力されるサブキャリア信号
及びパイロット信号のｓｉｎ波は、音声入力信号の基準
クロックに同期したものとなる。
【００２６】図５は、本実施例を用いたＦＭステレオ放
送のシステム例を示す概略的ブロック図である。各ＦＭ
放送機５０１〜５０３には本実施例の基準波生成回路が
設けられ、共通に与えられるデジタル音声入力信号に同
期したステレオ用基準波（サブキャリア信号及びパイロ
ット信号）がそれぞれ生成される。
送のシステム例を示す概略的ブロック図である。各ＦＭ
放送機５０１〜５０３には本実施例の基準波生成回路が
設けられ、共通に与えられるデジタル音声入力信号に同
期したステレオ用基準波（サブキャリア信号及びパイロ
ット信号）がそれぞれ生成される。
【００２７】
【発明の効果】以上詳細に説明したように、本発明によ
る同期基準波生成装置は、複数の装置に共通に入力する
入力信号に同期させて基準波記憶手段から基準波データ
を読み出すことで、複数装置間で同期した基準波を各装
置で生成することができる。このために、例えばＦＭス
テレオ放送などの同期放送に適用すると、左右分離特性
の劣化を防止でき、優れたステレオ放送が可能となる。
る同期基準波生成装置は、複数の装置に共通に入力する
入力信号に同期させて基準波記憶手段から基準波データ
を読み出すことで、複数装置間で同期した基準波を各装
置で生成することができる。このために、例えばＦＭス
テレオ放送などの同期放送に適用すると、左右分離特性
の劣化を防止でき、優れたステレオ放送が可能となる。
【００２８】また、本発明による同期基準波生成装置
は、入力信号の基準クロックに同期する共に基準クロッ
クの１／ｎ（ｎは整数）の周期を有するリセット信号を
生成し、基準波記憶手段にリセット信号の周期に相当す
る基準波データを格納しておくことで、入力信号の基準
クロックの周期が変化しても基準波記憶手段から基準波
を生成することができる。
は、入力信号の基準クロックに同期する共に基準クロッ
クの１／ｎ（ｎは整数）の周期を有するリセット信号を
生成し、基準波記憶手段にリセット信号の周期に相当す
る基準波データを格納しておくことで、入力信号の基準
クロックの周期が変化しても基準波記憶手段から基準波
を生成することができる。
【図１】本発明による同期基準波生成装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】本実施例におけるリセットパルス生成部２の具
体的構成を示すブロック図である。
体的構成を示すブロック図である。
【図３】本実施例におけるサブキャリアＲＯＭ５及びパ
イロットＲＯＭ６に格納されたデータを模式的に示した
波形図である。
イロットＲＯＭ６に格納されたデータを模式的に示した
波形図である。
【図４】本実施例の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図５】本実施例を用いたＦＭステレオ同期放送のシス
テム例を示す概略的ブロック図である。
テム例を示す概略的ブロック図である。
１ 入力信号デコーダ ２ リセットパルス生成部 ３ アドレスカウンタ ４ デコーダ ５ サブキャリアＲＯＭ ６ パイロットＲＯＭ ａ 基準クロック信号 ｂ リセットパルス ｃ デコーダ出力 ｄ カウント値
Claims (10)
- 【請求項１】 複数の装置間で同期した基準波をそれぞ
れ生成する同期基準波生成装置において、 前記複数の装置に共通に供給される入力信号の基準クロ
ックに同期したリセット信号を生成するリセット信号生
成手段と、 前記リセット信号によってリセットされ、当該装置の動
作クロックに従ってアドレスを歩進するアドレス生成手
段と、 前記基準波のデータを予め格納しておき、前記アドレス
に従って前記データを順次読み出すことで前記基準波を
生成する基準波記憶手段と、 からなることを特徴とする同期基準波生成装置。 - 【請求項２】 複数の装置間で同期した基準波をそれぞ
れ生成する同期基準波生成装置において、 前記複数の装置に共通に供給される入力信号から基準ク
ロックを抽出する基準クロック抽出手段と、 前記基準クロックに同期する共に前記基準クロックの１
／ｎ（ｎは整数）の周期を有するリセット信号を生成す
るリセット信号生成手段と、 前記リセット信号によってリセットされ、当該装置の動
作クロックに従ってカウントを歩進するカウント手段
と、 前記基準波のデータを前記リセット信号の周期に対応し
て予め格納しておき、前記カウント値に従って前記デー
タを順次読み出すことで前記基準波を生成する基準波記
憶手段と、 からなることを特徴とする同期基準波生成装置。 - 【請求項３】 前記リセット信号生成手段は、 前記基準クロックと同じ周期を有し、前記動作クロック
の周期と同一のパルス幅を有する第１パルスを生成する
第１パルス生成回路と、 前記カウント手段のカウント値が前記リセット信号の周
期に対応する値に到達すると前記動作クロックの周期と
同一のパルス幅を有する第２パルスを生成する第２パル
ス生成回路と、 前記第１パルス及び前記第２パルスの論理和を前記リセ
ット信号として出力する論理和回路と、 からなることを特徴とする請求項２記載の同期基準波生
成装置。 - 【請求項４】 前記第２パルス生成回路は、前記リセッ
ト信号の周期に対応する値を予め設定して前記カウント
手段のカウント値をデコードするデコーダからなること
を特徴とする請求項３記載の同期基準波生成装置。 - 【請求項５】 前記入力信号は、前記基準クロックの周
期を１ブロック単位とする音声デジタル信号であること
を特徴とする請求項１又は請求項２に記載の同期基準波
生成装置。 - 【請求項６】 複数の放送装置の各々に設けられ、前記
複数の放送装置での各基準波の同期を成立させる同期基
準波生成装置において、 前記複数の放送装置に共通に供給されるデジタル入力信
号から基準クロックを抽出する基準クロック抽出手段
と、 前記基準クロックに同期する共に前記基準クロックの１
／ｎ（ｎは整数）の周期を有するリセット信号を生成す
るリセット信号生成手段と、 前記リセット信号によってリセットされ、当該装置の動
作クロックに従ってカウントを歩進するカウント手段
と、 前記基準波のデータを前記リセット信号の周期に対応し
て予め格納しておき、前記カウント値に従って前記デー
タを順次読み出すことで前記基準波を生成する基準波記
憶手段と、 からなることを特徴とする同期基準波生成装置。 - 【請求項７】 前記複数の放送装置は同期放送システム
を構成するＦＭステレオ放送装置であり、前記デジタル
入力信号は前記基準クロックの周期を１ブロック単位と
する音声デジタル信号であることを特徴とする請求項６
に記載の同期基準波生成装置。 - 【請求項８】 前記基準波はＦＭステレオ放送のサブキ
ャリア信号及びパイロット信号からなり、 前記基準波記憶手段は、前記サブキャリア信号を格納す
る第１の読み出し専用メモリと前記パイロット信号を格
納する第２の読み出し専用メモリとからなる、 ことを特徴とする請求項７記載の同期基準波生成装置。 - 【請求項９】 複数のＦＭステレオ放送装置の各々に設
けられ、前記複数の放送装置で生成される各基準波の同
期を成立させる同期基準波生成装置において、 前記複数のＦＭステレオ放送装置に共通に供給されるデ
ジタル音声入力信号の基準クロックに同期したリセット
信号を生成するリセット信号生成手段と、 前記リセット信号によってリセットされ、当該装置の動
作クロックに従ってアドレスを歩進するアドレス生成手
段と、 前記基準波のデータを予め格納しておき、前記アドレス
に従って前記データを順次読み出すことで前記基準波を
生成する基準波記憶手段と、 からなることを特徴とする同期基準波生成装置。 - 【請求項１０】 前記基準波は、ＦＭステレオ放送のサ
ブキャリア信号及びパイロット信号からなり、 前記基準波記憶手段は、前記サブキャリア信号を格納す
る第１の読み出し専用メモリと前記パイロット信号を格
納する第２の読み出し専用メモリとからなる、 ことを特徴とする請求項９記載の同期基準波生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33980093A JP2773616B2 (ja) | 1993-12-06 | 1993-12-06 | 同期基準波生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33980093A JP2773616B2 (ja) | 1993-12-06 | 1993-12-06 | 同期基準波生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162382A true JPH07162382A (ja) | 1995-06-23 |
| JP2773616B2 JP2773616B2 (ja) | 1998-07-09 |
Family
ID=18330934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33980093A Expired - Fee Related JP2773616B2 (ja) | 1993-12-06 | 1993-12-06 | 同期基準波生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773616B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016208122A (ja) * | 2015-04-16 | 2016-12-08 | 株式会社エヌエイチケイアイテック | Ｆｍ変調器 |
| JP6100871B1 (ja) * | 2015-11-17 | 2017-03-22 | 日本通信機株式会社 | 同期放送システム、送信装置 |
-
1993
- 1993-12-06 JP JP33980093A patent/JP2773616B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016208122A (ja) * | 2015-04-16 | 2016-12-08 | 株式会社エヌエイチケイアイテック | Ｆｍ変調器 |
| JP6100871B1 (ja) * | 2015-11-17 | 2017-03-22 | 日本通信機株式会社 | 同期放送システム、送信装置 |
| JP2017092902A (ja) * | 2015-11-17 | 2017-05-25 | 日本通信機株式会社 | 同期放送システム、送信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773616B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06181480A (ja) | キャリア同期用ｐｌｌ回路 | |
| EP0220059B1 (en) | Digital envelope shaping apparatus | |
| JPH07162382A (ja) | 同期基準波生成装置 | |
| US6757302B1 (en) | Channel status management for multichannel audio distribution | |
| US4654705A (en) | Two channel audio scrambling system | |
| JPH0690449A (ja) | 衛星放送受信機のスクランブル判定回路及びオーディオデータ復号装置 | |
| KR100249334B1 (ko) | Fm 다중 신호의 수신 회로 | |
| JPH11220384A (ja) | 周波数発生装置 | |
| JP3015610B2 (ja) | Ｍｕｓｅ音声のミュートデータ形成回路 | |
| KR930003730B1 (ko) | 음성제어 신호검출 및 판독회로 | |
| JPH09270761A (ja) | 映像・音声多重装置 | |
| JPS581387A (ja) | サンプリングクロツク再生回路 | |
| JP3404551B2 (ja) | デジタル処理装置 | |
| JP2007116362A (ja) | ワードクロック自動同期周波数検出装置及びオーディオスイッチャ | |
| JPS6217846Y2 (ja) | ||
| JPH0591491A (ja) | デイジタル信号伝送装置 | |
| JPH0221719A (ja) | クロック周波数変換回路 | |
| JPH0327128B2 (ja) | ||
| JPH07203243A (ja) | 垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置 | |
| JPH0423877B2 (ja) | ||
| JPH08204600A (ja) | Ｆｍ多重信号の受信回路 | |
| JPS5860886A (ja) | クロツク発生回路 | |
| JPH1117570A (ja) | Ｆｍ多重放送の受信装置 | |
| JPH10209894A (ja) | 多重プログラムデジタル音声放送の受信機 | |
| JPH05236295A (ja) | Ｍｕｓｅ信号のフレーム同期処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |