JPH07160480A - １０進除算器 - Google Patents
１０進除算器Info
- Publication number
- JPH07160480A JPH07160480A JP30956193A JP30956193A JPH07160480A JP H07160480 A JPH07160480 A JP H07160480A JP 30956193 A JP30956193 A JP 30956193A JP 30956193 A JP30956193 A JP 30956193A JP H07160480 A JPH07160480 A JP H07160480A
- Authority
- JP
- Japan
- Prior art keywords
- quotient
- divisor
- register
- partial
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】１０進除算器に関し、桁当たりの除数の倍数の
減算回数を少なくし、また引きすぎ補正の確率を下げる
ことにより、高速にした１０進除算器を実現することを
目的とする。 【構成】１０進除算器において、除倍数生成回路３は、
除数の１倍、２倍、４倍、６倍、８倍の値、すなわち除
数そのものの他に除数の偶数倍の値を生成するように構
成し、予測部分商保持レジスタ６の内容が１でない奇数
かどうかを判定する奇偶判定回路10を設ける。制御回路
９は、桁ごとの演算サイクルで、奇偶判定回路10の出力
に従って、予測商が１か偶数のとき、部分剰余レジスタ
１の内容から除数の予測商倍を減算して部分剰余レジス
タ１にセットし、減算結果の符号が正なら次の桁の演算
サイクルに移り、減算結果の符号が負なら補助演算サイ
クルを起動して、引きすぎを補正し、予測商が１でない
奇数のとき、除数の（予測商−１）倍の数を減算するサ
イクルと除数の１倍を減算する補助演算サイクルとによ
って商を求めるように構成する。
減算回数を少なくし、また引きすぎ補正の確率を下げる
ことにより、高速にした１０進除算器を実現することを
目的とする。 【構成】１０進除算器において、除倍数生成回路３は、
除数の１倍、２倍、４倍、６倍、８倍の値、すなわち除
数そのものの他に除数の偶数倍の値を生成するように構
成し、予測部分商保持レジスタ６の内容が１でない奇数
かどうかを判定する奇偶判定回路10を設ける。制御回路
９は、桁ごとの演算サイクルで、奇偶判定回路10の出力
に従って、予測商が１か偶数のとき、部分剰余レジスタ
１の内容から除数の予測商倍を減算して部分剰余レジス
タ１にセットし、減算結果の符号が正なら次の桁の演算
サイクルに移り、減算結果の符号が負なら補助演算サイ
クルを起動して、引きすぎを補正し、予測商が１でない
奇数のとき、除数の（予測商−１）倍の数を減算するサ
イクルと除数の１倍を減算する補助演算サイクルとによ
って商を求めるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は１０進除算器に関する。
【０００２】
【従来の技術】図６は従来の１０進除算器の概念図であ
る。従来、１０進除算器は、被除数から除数を繰り返し
て減算し、余りが負になったとき、それまでの繰り返し
回数から１を引いた値をその桁の商（部分商）とし、引
きすぎた被除数に除数を加えて余り（部分剰余）として
１桁分の演算結果を得、次に部分商と部分剰余とを１桁
左シフト（１０倍）して、同様に次の桁の処理として部
分剰余からの除数の減算と引きすぎ補正を行なうこと
を、桁数回繰り返すことが基本であった。その改良型と
して部分商予測方式がある。これは、被除数の上位数桁
と除数の上位数桁とから部分商１桁の値を１以下の誤差
で予測することができることを利用したものである。予
測範囲の値の大きい数値を予測部分商とし、除数の予測
部分商倍の値を部分剰余から減算し、結果の剰余が負で
あれば１倍分の補正をする。これは筆算による除算と基
本的に同じである。例えば除数の１倍、２倍、４倍、８
倍をあらかじめ作成して除倍数保持回路３にセットして
おき（または除数から生成して）、部分商予測回路５に
よって予測した部分商の値になるように除数の１倍、２
倍、４倍、８倍を組み合わせて減算する方式である。例
えば予測部分商が７であるとすると、部分剰余（被除
数）レジスタ１の内容から、順に除倍数保持回路３の除
数の４倍、２倍、１倍の値を選択して減算する。これに
より直接除数を繰り返して減算するときの７回に対して
３回で済み、また予測が正しくて引きすぎ補正を必要と
しない場合があり、高速化される。しかし、この場合依
然として桁当たり最大３回の減算を必要とし、約半分の
確率で引きすぎの補正が必要である。
る。従来、１０進除算器は、被除数から除数を繰り返し
て減算し、余りが負になったとき、それまでの繰り返し
回数から１を引いた値をその桁の商（部分商）とし、引
きすぎた被除数に除数を加えて余り（部分剰余）として
１桁分の演算結果を得、次に部分商と部分剰余とを１桁
左シフト（１０倍）して、同様に次の桁の処理として部
分剰余からの除数の減算と引きすぎ補正を行なうこと
を、桁数回繰り返すことが基本であった。その改良型と
して部分商予測方式がある。これは、被除数の上位数桁
と除数の上位数桁とから部分商１桁の値を１以下の誤差
で予測することができることを利用したものである。予
測範囲の値の大きい数値を予測部分商とし、除数の予測
部分商倍の値を部分剰余から減算し、結果の剰余が負で
あれば１倍分の補正をする。これは筆算による除算と基
本的に同じである。例えば除数の１倍、２倍、４倍、８
倍をあらかじめ作成して除倍数保持回路３にセットして
おき（または除数から生成して）、部分商予測回路５に
よって予測した部分商の値になるように除数の１倍、２
倍、４倍、８倍を組み合わせて減算する方式である。例
えば予測部分商が７であるとすると、部分剰余（被除
数）レジスタ１の内容から、順に除倍数保持回路３の除
数の４倍、２倍、１倍の値を選択して減算する。これに
より直接除数を繰り返して減算するときの７回に対して
３回で済み、また予測が正しくて引きすぎ補正を必要と
しない場合があり、高速化される。しかし、この場合依
然として桁当たり最大３回の減算を必要とし、約半分の
確率で引きすぎの補正が必要である。
【０００３】
【発明が解決しようとする課題】本発明は桁当たりの除
数の倍数の減算回数を少なくし、また引きすぎ補正の確
率を下げることにより、高速にした１０進除算器を実現
することを目的としている。
数の倍数の減算回数を少なくし、また引きすぎ補正の確
率を下げることにより、高速にした１０進除算器を実現
することを目的としている。
【０００４】
【課題を解決するための手段】図１は本発明の原理構成
図である。最初は入力された１０進の被除数を保持し、
演算サイクル毎に生成される部分剰余を保持する部分剰
余レジスタ１と、入力された１０進の除数を保持する除
数レジスタ２と、除数レジスタの内容の倍数を生成する
除倍数生成回路３と、部分剰余レジスタ１の内容から、
除倍数生成回路３の出力を減算して部分剰余レジスタ１
にシフト入力する、１０進加算器を主体とした部分剰余
演算回路４と、部分剰余演算回路４の出力の上位桁の値
と、除数レジスタ２の上位桁の値とから１桁の部分商を
予測する部分商予測回路５と、予測された部分商を保持
する予測部分商保持レジスタ６と、部分剰余演算回路４
の出力の符号により部分商を−１して補正し、商レジス
タにセットする部分商補正回路７と、全体を制御する制
御回路９とを備え、制御回路９は予測部分商保持レジス
タ６の内容に従って除倍数を選択して部分剰余から除倍
数を減算し、部分剰余演算回路４の出力の符号により部
分剰余と部分商とを補正して、１０進１桁ずつの部分商
を求める除算器である点は従来と変わりはない。
図である。最初は入力された１０進の被除数を保持し、
演算サイクル毎に生成される部分剰余を保持する部分剰
余レジスタ１と、入力された１０進の除数を保持する除
数レジスタ２と、除数レジスタの内容の倍数を生成する
除倍数生成回路３と、部分剰余レジスタ１の内容から、
除倍数生成回路３の出力を減算して部分剰余レジスタ１
にシフト入力する、１０進加算器を主体とした部分剰余
演算回路４と、部分剰余演算回路４の出力の上位桁の値
と、除数レジスタ２の上位桁の値とから１桁の部分商を
予測する部分商予測回路５と、予測された部分商を保持
する予測部分商保持レジスタ６と、部分剰余演算回路４
の出力の符号により部分商を−１して補正し、商レジス
タにセットする部分商補正回路７と、全体を制御する制
御回路９とを備え、制御回路９は予測部分商保持レジス
タ６の内容に従って除倍数を選択して部分剰余から除倍
数を減算し、部分剰余演算回路４の出力の符号により部
分剰余と部分商とを補正して、１０進１桁ずつの部分商
を求める除算器である点は従来と変わりはない。
【０００５】本発明は、除倍数生成回路３は、除数の１
倍、２倍、４倍、６倍、８倍の値、すなわち除数そのも
のの他に除数の偶数倍の値を生成するように構成し、予
測部分商保持レジスタ６の内容が１でない奇数かどうか
を判定する奇偶判定回路10を設ける。
倍、２倍、４倍、６倍、８倍の値、すなわち除数そのも
のの他に除数の偶数倍の値を生成するように構成し、予
測部分商保持レジスタ６の内容が１でない奇数かどうか
を判定する奇偶判定回路10を設ける。
【０００６】制御回路９は、桁ごとの演算サイクルで、
奇偶判定回路10の出力に従って、予測商が１か偶数のと
き、部分剰余演算回路４によって部分剰余レジスタ１の
内容から除数の予測商倍を減算して部分剰余レジスタ１
にセットし、減算結果の符号が正なら予測部分商保持レ
ジスタ６の内容を商レジスタ８にシフト入力して次の桁
の演算サイクルに移り、減算結果の符号が負なら補助演
算サイクルを起動して、部分剰余レジスタ１の内容に除
数の１倍を加算し、予測部分商保持レジスタ６の内容を
−１して商レジスタ８にシフト入力し、予測商が１でな
い奇数のとき、除数の予測商−１倍の数を減算して部分
剰余レジスタ１にセットし、補助演算サイクルを起動し
て、除数の１倍を減算し、減算結果の符号が正なら結果
を部分剰余レジスタ１にセットし、予測部分商保持レジ
スタ６の内容を商レジスタ８にシフト入力し、減算結果
の符号が負なら部分剰余レジスタ１の内容を更新しない
ようにし、予測部分商保持レジスタ６の内容を−１して
商レジスタ８にシフト入力することにより商を求めるよ
うに構成する。
奇偶判定回路10の出力に従って、予測商が１か偶数のと
き、部分剰余演算回路４によって部分剰余レジスタ１の
内容から除数の予測商倍を減算して部分剰余レジスタ１
にセットし、減算結果の符号が正なら予測部分商保持レ
ジスタ６の内容を商レジスタ８にシフト入力して次の桁
の演算サイクルに移り、減算結果の符号が負なら補助演
算サイクルを起動して、部分剰余レジスタ１の内容に除
数の１倍を加算し、予測部分商保持レジスタ６の内容を
−１して商レジスタ８にシフト入力し、予測商が１でな
い奇数のとき、除数の予測商−１倍の数を減算して部分
剰余レジスタ１にセットし、補助演算サイクルを起動し
て、除数の１倍を減算し、減算結果の符号が正なら結果
を部分剰余レジスタ１にセットし、予測部分商保持レジ
スタ６の内容を商レジスタ８にシフト入力し、減算結果
の符号が負なら部分剰余レジスタ１の内容を更新しない
ようにし、予測部分商保持レジスタ６の内容を−１して
商レジスタ８にシフト入力することにより商を求めるよ
うに構成する。
【０００７】なお、除倍数生成回路３によって除数レジ
スタ２から直接除倍数を生成する代わりに、除倍数保持
回路を設け、除算の演算処理に先立って除数の偶数倍の
数値を部分剰余演算回路４の加算器によって計算し、結
果を保持させておくようにしてもよい。
スタ２から直接除倍数を生成する代わりに、除倍数保持
回路を設け、除算の演算処理に先立って除数の偶数倍の
数値を部分剰余演算回路４の加算器によって計算し、結
果を保持させておくようにしてもよい。
【０００８】
【作用】図２に部分商の予測値と処理の説明とをまとめ
たものを示す。部分商予測値が０または１の場合は、そ
の値を除数の倍数値として選択して演算は１サイクルで
終了する。部分商予測値が偶数の場合もその値を除数の
倍数値として選択して減算を第１サイクルで行ない、そ
の結果の符号が正ならば同様にして終了する。結果の符
号が負ならば補助サイクルを起動して、引きすぎた１倍
分を加算し、部分商予測値も−１して補正し確定部分商
とする。
たものを示す。部分商予測値が０または１の場合は、そ
の値を除数の倍数値として選択して演算は１サイクルで
終了する。部分商予測値が偶数の場合もその値を除数の
倍数値として選択して減算を第１サイクルで行ない、そ
の結果の符号が正ならば同様にして終了する。結果の符
号が負ならば補助サイクルを起動して、引きすぎた１倍
分を加算し、部分商予測値も−１して補正し確定部分商
とする。
【０００９】部分商予測値が１でない奇数の場合は、１
だけ少ない偶数値を除数の倍数値として選択して減算を
第１サイクルで行なう。この場合、予測商より１だけ小
さい値を用いたのであるから、結果の符号は必ず正であ
る。補助サイクルを起動して残りの１倍分を減算し、そ
の結果が正である場合はその結果が正しく、負である場
合は引きすぎである。負である場合の引きすぎ分は除数
の１倍に決まっているので結果を部分剰余レジスタ１に
セットするのを禁止することにより正しい部分剰余を部
分剰余レジスタ１に残すことができる。従って、さらに
補正のための補助サイクルを起動する必要はない。予測
部分商は−１して補正する。
だけ少ない偶数値を除数の倍数値として選択して減算を
第１サイクルで行なう。この場合、予測商より１だけ小
さい値を用いたのであるから、結果の符号は必ず正であ
る。補助サイクルを起動して残りの１倍分を減算し、そ
の結果が正である場合はその結果が正しく、負である場
合は引きすぎである。負である場合の引きすぎ分は除数
の１倍に決まっているので結果を部分剰余レジスタ１に
セットするのを禁止することにより正しい部分剰余を部
分剰余レジスタ１に残すことができる。従って、さらに
補正のための補助サイクルを起動する必要はない。予測
部分商は−１して補正する。
【００１０】以上のように、除算は１桁あたり、１また
は２サイクルで処理することができる。
は２サイクルで処理することができる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図３は本発明の実施例の構成図である。図１と同
一の機能のものは、同一の符号を付して示す。
する。図３は本発明の実施例の構成図である。図１と同
一の機能のものは、同一の符号を付して示す。
【００１２】図において、除倍数生成回路３は、除数レ
ジスタ２の１桁ごとに２倍、４倍、６倍、８倍の値２桁
を生成する論理回路とその補数に変換する論理回路およ
び出力の選択回路とよりなる。倍数出力の２桁は上位Ｃ
と下位Ｓとに分け、補数に変換する場合は１桁ごとに行
なう。結果として、除倍数生成回路３は除数レジスタ２
の内容の０倍、＋１倍、−１倍、−２倍、−４倍、−６
倍、−８倍の出力を上位側の値Ｃと下位側の値Ｓとに分
けた２数として出力する。出力する倍数は、制御回路９
が予測部分商保持レジスタ６に従って選択する。
ジスタ２の１桁ごとに２倍、４倍、６倍、８倍の値２桁
を生成する論理回路とその補数に変換する論理回路およ
び出力の選択回路とよりなる。倍数出力の２桁は上位Ｃ
と下位Ｓとに分け、補数に変換する場合は１桁ごとに行
なう。結果として、除倍数生成回路３は除数レジスタ２
の内容の０倍、＋１倍、−１倍、−２倍、−４倍、−６
倍、−８倍の出力を上位側の値Ｃと下位側の値Ｓとに分
けた２数として出力する。出力する倍数は、制御回路９
が予測部分商保持レジスタ６に従って選択する。
【００１３】３入力１０進加算器４は部分剰余演算器で
あり、部分剰余レジスタ１の出力と除倍数生成回路３の
２つの出力とを加算する。除倍数生成回路３の２つの出
力が補数になっている場合は結果として減算処理とな
る。この３入力１０進加算器はどのように構成してもよ
いが、「特願平５−３００７１１」に開示した１０進加
算器のように構成すれば高速にできる。
あり、部分剰余レジスタ１の出力と除倍数生成回路３の
２つの出力とを加算する。除倍数生成回路３の２つの出
力が補数になっている場合は結果として減算処理とな
る。この３入力１０進加算器はどのように構成してもよ
いが、「特願平５−３００７１１」に開示した１０進加
算器のように構成すれば高速にできる。
【００１４】制御処理は、予測商が奇数であるとき次の
桁の処理を高速化するため予測部分商保持レジスタのバ
ックアップレジスタ6bを設けてある点を除けば、基本的
に課題を解決するための手段および作用の項で述べたこ
とと同じである。図４のタイムチャート、図５の演算例
を参照して具体的数値の演算例を説明する。以下レジス
タ、加算器の内容は左詰めで表現する。
桁の処理を高速化するため予測部分商保持レジスタのバ
ックアップレジスタ6bを設けてある点を除けば、基本的
に課題を解決するための手段および作用の項で述べたこ
とと同じである。図４のタイムチャート、図５の演算例
を参照して具体的数値の演算例を説明する。以下レジス
タ、加算器の内容は左詰めで表現する。
【００１５】初めに、部分剰余レジスタ１に被除数とし
て２４６８が、除数レジスタ２には２０８がセットされ
ているものとする。部分剰余演算器（加算器）の出力２
４６８と除数レジスタ２の内容２０８との上位桁から次
の部分商は１であると予測される。 演算サイクル１において、予測部分商保持レジスタ６
の内容が１であるので、２０８×１＝２０８を部分剰余
レジスタ１から減算して３８８が部分剰余レジスタ１に
セットされる。部分剰余演算器（加算器）の出力３８８
と除数レジスタ２の内容２０８の上位桁から次の部分商
予測値は１であると予測される。 演算サイクル２において、同様に２０８×１＝２０８
を部分剰余レジスタ１から減算して１８８０が部分剰余
レジスタ１にセットされる。部分剰余演算器（加算器）
の出力１８００と除数レジスタ２の内容２０８の上位桁
から次の部分商予測値は９であると予測される。 演算サイクル３において、予測部分商保持レジスタ６
の内容が９（奇数）であるので、２０８×８＝１６６４
を部分剰余レジスタ１から減算して１３６が部分剰余レ
ジスタ１にセットされる。次の桁の部分商の予測値は６
であると予測され、予測部分商保持レジスタのバックア
ップレジスタ6bに保持される。演算サイクル４において
補助サイクルが起動される。演算サイクル４では、部分
剰余演算器（加算器）の出力１３６から２０１×１＝２
０８を減算して、負の値−７２となる。この結果は部分
剰余レジスタ１入力ゲートを閉じてセットしない。ま
た、予測部分商保持レジスタ６へバックアップレジスタ
6bの値を移す。このため部分剰余と次の桁の部分商の予
測値とは演算サイクル３において行なった値が保持され
る。 演算サイクル５において、予測部分商保持レジスタ６
の内容が６（偶数）であるので、２０８×６＝１２４８
を部分剰余レジスタ１から減算して１１２０が部分剰余
レジスタ１にセットされる。結果が正であるので補正の
必要はない。次の桁の部分商の予測値は５であると予測
される。 演算サイクル６において、予測部分商保持レジスタ６
の内容が５（奇数）であるので、２０８×４＝８３２を
部分剰余レジスタ１から減算して２８８０が部分剰余レ
ジスタ１にセットされる。次の桁の部分商の予測値が４
であると予測され予測部分商保持レジスタのバックアッ
プレジスタ6bにセットされる。補助サイクルとして演算
サイクル７が起動される。演算サイクル７では、部分剰
余レジスタの出力２８８から２０１×１＝２０８を減算
して、正の値＋８０となる。この場合は演算サイクル４
と違って部分剰余レジスタ１の入力ゲートを開いて値を
更新する。また、予測部分商保持レジスタ６にバックア
ップレジスタ6bから次の桁の部分商の予測値４がセット
される。 演算サイクル８において、予測部分商保持レジスタ６
の内容が４（偶数）であるので、２０８×４＝８３２を
部分剰余レジスタ１から減算して−３２が部分剰余レジ
スタ１にセットされる。結果が負であるので補正の必要
があり、補助サイクルとして演算サイクル９が起動され
る。演算サイクル９では、部分剰余レジスタの出力−３
２に、２０１×１＝２０８を加算して、引きすぎの補正
を行なって正の値１７６となる。部分商も−１補正を行
なう。 以下同様にして演算する。
て２４６８が、除数レジスタ２には２０８がセットされ
ているものとする。部分剰余演算器（加算器）の出力２
４６８と除数レジスタ２の内容２０８との上位桁から次
の部分商は１であると予測される。 演算サイクル１において、予測部分商保持レジスタ６
の内容が１であるので、２０８×１＝２０８を部分剰余
レジスタ１から減算して３８８が部分剰余レジスタ１に
セットされる。部分剰余演算器（加算器）の出力３８８
と除数レジスタ２の内容２０８の上位桁から次の部分商
予測値は１であると予測される。 演算サイクル２において、同様に２０８×１＝２０８
を部分剰余レジスタ１から減算して１８８０が部分剰余
レジスタ１にセットされる。部分剰余演算器（加算器）
の出力１８００と除数レジスタ２の内容２０８の上位桁
から次の部分商予測値は９であると予測される。 演算サイクル３において、予測部分商保持レジスタ６
の内容が９（奇数）であるので、２０８×８＝１６６４
を部分剰余レジスタ１から減算して１３６が部分剰余レ
ジスタ１にセットされる。次の桁の部分商の予測値は６
であると予測され、予測部分商保持レジスタのバックア
ップレジスタ6bに保持される。演算サイクル４において
補助サイクルが起動される。演算サイクル４では、部分
剰余演算器（加算器）の出力１３６から２０１×１＝２
０８を減算して、負の値−７２となる。この結果は部分
剰余レジスタ１入力ゲートを閉じてセットしない。ま
た、予測部分商保持レジスタ６へバックアップレジスタ
6bの値を移す。このため部分剰余と次の桁の部分商の予
測値とは演算サイクル３において行なった値が保持され
る。 演算サイクル５において、予測部分商保持レジスタ６
の内容が６（偶数）であるので、２０８×６＝１２４８
を部分剰余レジスタ１から減算して１１２０が部分剰余
レジスタ１にセットされる。結果が正であるので補正の
必要はない。次の桁の部分商の予測値は５であると予測
される。 演算サイクル６において、予測部分商保持レジスタ６
の内容が５（奇数）であるので、２０８×４＝８３２を
部分剰余レジスタ１から減算して２８８０が部分剰余レ
ジスタ１にセットされる。次の桁の部分商の予測値が４
であると予測され予測部分商保持レジスタのバックアッ
プレジスタ6bにセットされる。補助サイクルとして演算
サイクル７が起動される。演算サイクル７では、部分剰
余レジスタの出力２８８から２０１×１＝２０８を減算
して、正の値＋８０となる。この場合は演算サイクル４
と違って部分剰余レジスタ１の入力ゲートを開いて値を
更新する。また、予測部分商保持レジスタ６にバックア
ップレジスタ6bから次の桁の部分商の予測値４がセット
される。 演算サイクル８において、予測部分商保持レジスタ６
の内容が４（偶数）であるので、２０８×４＝８３２を
部分剰余レジスタ１から減算して−３２が部分剰余レジ
スタ１にセットされる。結果が負であるので補正の必要
があり、補助サイクルとして演算サイクル９が起動され
る。演算サイクル９では、部分剰余レジスタの出力−３
２に、２０１×１＝２０８を加算して、引きすぎの補正
を行なって正の値１７６となる。部分商も−１補正を行
なう。 以下同様にして演算する。
【００１６】このようにして商レジスタ８には、確定部
分商が求められるたびに、シフト入力され、１１８６５
３・・の値が残る。
分商が求められるたびに、シフト入力され、１１８６５
３・・の値が残る。
【００１７】
【発明の効果】以上説明したように、本発明によれば１
０進除算において、１桁当たり、１または２サイクルで
演算することができる高速除算器を実現することができ
る。
０進除算において、１桁当たり、１または２サイクルで
演算することができる高速除算器を実現することができ
る。
【図１】 本発明の原理構成図
【図２】 部分商予測値と処理の説明図
【図３】 実施例の構成図
【図４】 実施例のタイムチャート
【図５】 演算例
【図６】 従来の１０進除算器の概念図
１ 部分剰余レジスタ ２ 除数レジスタ ３ 除倍数生成回路（除倍数保持回路） ４ 部分剰余演算回路（１０進加算器） ５ 部分商予測回路 ６ 予測部分商保持レジスタ 6b バックアップ
レジスタ ７ 部分商補正回路 ８ 商レジスタ ９ 制御回路 10 奇偶判定回路
レジスタ ７ 部分商補正回路 ８ 商レジスタ ９ 制御回路 10 奇偶判定回路
Claims (2)
- 【請求項１】 最初は入力された１０進の被除数を保持
し、演算サイクル毎に生成される部分剰余を保持する部
分剰余レジスタ（１）と、 入力された１０進の除数を保持する除数レジスタ（２）
と、 除数レジスタの内容の倍数を生成する除倍数生成回路
（３）と、 部分剰余レジスタ（１）の内容から、除倍数生成回路
（３）の出力を加減算して部分剰余レジスタ（１）にシ
フト入力する、１０進加算器を主体とした部分剰余演算
回路（４）と、 部分剰余演算回路（４）の出力の上位桁の値と、除数レ
ジスタ（２）の上位桁の値とから１桁の部分商を予測す
る部分商予測回路（５）と、 予測された部分商を保持する予測部分商保持レジスタ
（６）と、 部分剰余演算回路（４）の出力の符号により部分商を−
１して補正し、商レジスタにセットする部分商補正回路
（７）と、 全体を制御する制御回路（９）とを備え、 制御回路（９）は予測部分商保持レジスタ（６）の内容
に従って除倍数を選択して部分剰余から除倍数を減算
し、部分剰余演算回路（４）の出力の符号により部分剰
余と部分商とを補正して、１０進１桁ずつの部分商を求
める除算器において、 除倍数生成回路（３）は、除数の１倍、２倍、４倍、６
倍、８倍の値を生成するように構成し、 予測部分商保持レジスタ（６）の内容が１でない奇数か
どうかを判定する奇偶判定回路（10）を設け、 制御回路（９）は、桁ごとの演算サイクルで、奇偶判定
回路（10）の出力に従って、 予測商が、１または偶数のとき、部分剰余演算回路
（４）によって部分剰余レジスタ（１）の内容から除数
の予測商倍を減算して部分剰余レジスタ（１）に入力
し、減算結果の符号が正なら予測部分商保持レジスタ
（６）の内容を商レジスタ（８）にシフト入力して次の
桁の演算サイクルに移り、減算結果の符号が負なら補助
演算サイクルを起動して、部分剰余レジスタ（１）の内
容に除数の１倍を加算し、予測部分商保持レジスタ
（６）の内容を−１して商レジスタ（８）にシフト入力
し、 予測商が１でない奇数のとき、除数の（予測商−１）倍
の数を減算して部分剰余レジスタ（１）に入力し、補助
演算サイクルを起動して、除数の１倍を減算し、減算結
果の符号が正なら結果を部分剰余レジスタ（１）にセッ
トし、予測部分商保持レジスタ（６）の内容を商レジス
タ（８）にシフト入力し、減算結果の符号が負なら部分
剰余レジスタ（１）の内容を更新しないようにし、予測
部分商保持レジスタ（６）の内容を−１して商レジスタ
（８）にシフト入力することにより商を求めるように構
成したことを特徴とする１０進除算器。 - 【請求項２】 除倍数生成回路（３）の代わりに、除倍
数保持回路を設け、演算処理に先立って除数の偶数倍の
数値を保持させておくことを特徴とする請求項１に記載
の１０進除算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30956193A JP3259489B2 (ja) | 1993-12-10 | 1993-12-10 | １０進除算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30956193A JP3259489B2 (ja) | 1993-12-10 | 1993-12-10 | １０進除算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07160480A true JPH07160480A (ja) | 1995-06-23 |
| JP3259489B2 JP3259489B2 (ja) | 2002-02-25 |
Family
ID=17994507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30956193A Expired - Fee Related JP3259489B2 (ja) | 1993-12-10 | 1993-12-10 | １０進除算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259489B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014041415A (ja) * | 2012-08-21 | 2014-03-06 | Fujitsu Ltd | 演算回路、演算処理装置、及び除算方法 |
| US11669304B2 (en) | 2021-02-08 | 2023-06-06 | Kioxia Corporation | Arithmetic device and arithmetic circuit for performing multiplication and division |
-
1993
- 1993-12-10 JP JP30956193A patent/JP3259489B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014041415A (ja) * | 2012-08-21 | 2014-03-06 | Fujitsu Ltd | 演算回路、演算処理装置、及び除算方法 |
| US11669304B2 (en) | 2021-02-08 | 2023-06-06 | Kioxia Corporation | Arithmetic device and arithmetic circuit for performing multiplication and division |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3259489B2 (ja) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909385A (en) | Multiplying method and apparatus | |
| JP2835153B2 (ja) | 高基数除算器 | |
| KR19990013698A (ko) | 연산방법 및 연산장치 | |
| JPH0234054B2 (ja) | ||
| JPH07160480A (ja) | １０進除算器 | |
| JPH01302425A (ja) | 浮動小数点加減算回路 | |
| KR100309520B1 (ko) | 라운드오프기능을갖는승산방법및승산회로 | |
| JP3415569B2 (ja) | １０進データ除算方法およびそのプログラム記録媒体 | |
| JPS60247736A (ja) | 除算回路 | |
| JP2777265B2 (ja) | 高基数開平演算装置 | |
| JP3517162B2 (ja) | 除算・開平演算装置 | |
| JP2607759B2 (ja) | 除算器 | |
| JPS60160438A (ja) | 除算装置 | |
| SU734705A1 (ru) | Специализированный процессор | |
| JP3230349B2 (ja) | １０進乗算器 | |
| JPH1185471A (ja) | 演算方法および演算装置 | |
| JPH04160533A (ja) | マイクロ・プロセッサ | |
| JPH0370252B2 (ja) | ||
| JPH0836483A (ja) | 除算装置 | |
| JPH08123667A (ja) | 高速除算回路 | |
| JPS5985539A (ja) | 除算処理装置 | |
| JPH0754458B2 (ja) | 乗算回路 | |
| JPH01274234A (ja) | 除算装置 | |
| JPH0387924A (ja) | １０進整数除算回路 | |
| JP2001344093A (ja) | 除算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |