JP2014041415A - 演算回路、演算処理装置、及び除算方法 - Google Patents
演算回路、演算処理装置、及び除算方法 Download PDFInfo
- Publication number
- JP2014041415A JP2014041415A JP2012182344A JP2012182344A JP2014041415A JP 2014041415 A JP2014041415 A JP 2014041415A JP 2012182344 A JP2012182344 A JP 2012182344A JP 2012182344 A JP2012182344 A JP 2012182344A JP 2014041415 A JP2014041415 A JP 2014041415A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- quotient
- divisor
- prediction
- intermediate remainder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5353—Restoring division
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】引き戻し法による除算を行う演算回路は、中間剰余を格納する中間剰余レジスタと、中間剰余の上位2桁と除数の上位1桁との情報に基づいて、情報から予測可能な精度よりも低い精度での商予測を行うことにより、予測結果を生成する商予測回路と、商予測回路により生成された予測結果に応じて選択されたN倍(Nは自然数)の除数を出力する定数倍回路と、定数倍回路が出力するN倍の除数を中間剰余から減算する減算器と、減算器による減算のキャリーアウトに応じて部分商を求める部分商計算回路とを含むことを特徴とする。
【選択図】図4
Description
(1)加算器の直前に加算器を追加する。
(2)減算器と共有する。
(3)6倍除数をループ前に生成し、レジスタで保持し続ける。
このうち(1)の手段をとる場合、論理段数が加算器分増える為、ディレイに悪影響を与える。(2)の手段をとる場合、部分商及び部分剰余の生成の為に1サイクル増やす必要があり、さらには制御が煩雑になる。(3)の手段をとる場合、除数の幅を有するレジスタが追加されるため、面積的に問題となる。
loga+1A=B (但しBの小数点以下は切り上げ)
ここで、aは加算器の数、Aは部分商の取りえる範囲、Bは部分商が得られるまでに必要な最大の減算の回数である。
図6は、演算回路119Aの構成の一例を示す図である。図6に示す演算回路119Aは、中間剰余レジスタ121、除数レジスタ122、サイクルレジスタ123、4倍選択レジスタ124、商予測回路125、倍数選択回路126、定数倍回路127、減算器128、減算器129、及び制御回路130を含む。演算回路119Aは更に、部分商計算回路131、中間剰余選択回路132、部分商レジスタ133、及びセレクタ134を含む。
111 メモリ
112 2次キャッシュ部
113 1次キャッシュ部
113A 命令キャッシュ
113B データキャッシュ
114 制御部
115 演算部
116 レジスタ
117 演算制御部
118 演算器
119 除算器
119A 演算回路
Claims (7)
- 引き戻し法による除算を行う演算回路であって、
中間剰余を格納する中間剰余レジスタと、
前記中間剰余の上位2桁と除数の上位1桁との情報に基づいて、前記情報から予測可能な精度よりも低い精度での商予測を行うことにより、予測結果を生成する商予測回路と、
前記商予測回路により生成された前記予測結果に応じて選択されたN倍(Nは自然数)の除数を出力する定数倍回路と、
前記定数倍回路が出力する前記N倍の除数を前記中間剰余から減算する減算器と、
前記減算器による減算のキャリーアウトに応じて部分商を求める部分商計算回路と
を含むことを特徴とする演算回路。 - 前記商予測回路が前記情報に基づいて生成する前記予測結果は、前記部分商の取り得る全ての値を含む集合の部分集合であるグループを示す信号であり、互いに重複する複数のグループのうちの何れか1つのグループを特定する信号であることを特徴とする請求項1記載の演算回路。
- 前記互いに重複する複数のグループの数は、2つのグループであることを特徴とする請求項1又は2記載の演算回路。
- 前記商予測回路は、組み合わせ論理回路であることを特徴とする請求項1乃至3何れか一項記載の演算回路。
- 前記定数倍回路は前記予測結果に応じて選択された複数のN倍の除数を出力し、前記減算器は前記複数のN倍の除数をそれぞれ入力とする複数の減算器を含むことを特徴とする請求項1乃至4何れか一項記載の演算回路。
- 引き戻し法による除算を行う演算回路と、前記除算の命令をデコードする命令制御部とを有する演算処理装置において、
前記演算回路は、
中間剰余を格納する中間剰余レジスタと、
前記中間剰余の上位2桁と除数の上位1桁との情報に基づいて、前記情報から予測可能な精度よりも低い精度での商予測を行うことにより、予測結果を生成する商予測回路と、
前記商予測回路により生成された前記予測結果に応じて選択されたN倍(Nは自然数)の除数を出力する定数倍回路と、
前記定数倍回路が出力する前記N倍の除数を前記中間剰余から減算する減算器と、
前記減算器による減算のキャリーアウトに応じて部分商を求める部分商計算回路と
を含むことを特徴とする演算処理装置。 - 引き戻し法による除算を行う演算回路において、
前記中間剰余の上位2桁と除数の上位1桁との情報に基づいて、前記情報から予測可能な精度よりも低い精度での商予測を行うことにより、予測結果を生成し、
前記予測結果に応じて選択されたN倍(Nは自然数)の除数を前記中間剰余から減算し、
前記減算のキャリーアウトに応じて部分商を求める
各段階を含むことを特徴とする除算方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012182344A JP6064435B2 (ja) | 2012-08-21 | 2012-08-21 | 演算回路、演算処理装置、及び除算方法 |
US13/935,175 US20140059106A1 (en) | 2012-08-21 | 2013-07-03 | Arithmetic circuit for performing division based on restoring division |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012182344A JP6064435B2 (ja) | 2012-08-21 | 2012-08-21 | 演算回路、演算処理装置、及び除算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014041415A true JP2014041415A (ja) | 2014-03-06 |
JP6064435B2 JP6064435B2 (ja) | 2017-01-25 |
Family
ID=50148989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012182344A Active JP6064435B2 (ja) | 2012-08-21 | 2012-08-21 | 演算回路、演算処理装置、及び除算方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140059106A1 (ja) |
JP (1) | JP6064435B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10275391B2 (en) * | 2017-01-23 | 2019-04-30 | International Business Machines Corporation | Combining of several execution units to compute a single wide scalar result |
US10997336B1 (en) * | 2018-11-06 | 2021-05-04 | Cadence Design Systems, Inc. | Systems and methods for synthesizing a circuit architecture for division by constants |
CN110134441B (zh) * | 2019-05-23 | 2020-11-10 | 苏州浪潮智能科技有限公司 | Risc-v分支预测方法、装置、电子设备及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114133A (ja) * | 1981-12-26 | 1983-07-07 | Toshiba Corp | 10進除算装置 |
JPH07160480A (ja) * | 1993-12-10 | 1995-06-23 | Fujitsu Ltd | 10進除算器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5987543A (ja) * | 1982-11-09 | 1984-05-21 | Hitachi Ltd | 2進化10進数除算方式 |
US5258945A (en) * | 1991-12-23 | 1993-11-02 | Amdahl Corporation | Method and apparatus for generating multiples of BCD number |
US5301139A (en) * | 1992-08-31 | 1994-04-05 | Intel Corporation | Shifter circuit for multiple precision division |
US5386376A (en) * | 1992-08-31 | 1995-01-31 | Intel Corporation | Method and apparatus for overriding quotient prediction in floating point divider information processing systems |
KR100853787B1 (ko) * | 2004-12-31 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 가변 진법 나눗셈 연산기 |
-
2012
- 2012-08-21 JP JP2012182344A patent/JP6064435B2/ja active Active
-
2013
- 2013-07-03 US US13/935,175 patent/US20140059106A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114133A (ja) * | 1981-12-26 | 1983-07-07 | Toshiba Corp | 10進除算装置 |
JPH07160480A (ja) * | 1993-12-10 | 1995-06-23 | Fujitsu Ltd | 10進除算器 |
Also Published As
Publication number | Publication date |
---|---|
JP6064435B2 (ja) | 2017-01-25 |
US20140059106A1 (en) | 2014-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6138135A (en) | Propagating NaNs during high precision calculations using lesser precision hardware | |
CN114402289A (zh) | 多模式运算电路 | |
JPH04227535A (ja) | 除算を行なう装置 | |
KR20030045021A (ko) | 승산을 수행하기 위한 병렬 카운터 및 로직 회로 | |
JPH0934691A (ja) | 正確な浮動小数点除算/平方根演算を実現する正確、かつ効果的なスティッキー・ビット計算 | |
US10579338B2 (en) | Apparatus and method for processing input operand values | |
JP3418460B2 (ja) | 倍精度除算回路および方法 | |
JPH0991270A (ja) | 演算器 | |
TWI715589B (zh) | 用於在執行浮點運算時控制捨入的裝置及方法 | |
JP6064435B2 (ja) | 演算回路、演算処理装置、及び除算方法 | |
CN110858137A (zh) | 除以整数常数的浮点除法 | |
JP4273071B2 (ja) | 除算・開平演算器 | |
GB2525648A (en) | Approximating functions | |
US7016930B2 (en) | Apparatus and method for performing operations implemented by iterative execution of a recurrence equation | |
WO2020161458A1 (en) | Encoding special value in anchored-data element | |
KR101007259B1 (ko) | 패리티 생성 회로, 계수 회로 및 계수 방법 | |
EP0452099A2 (en) | Divider unit | |
WO2020161470A1 (en) | Anchored data element conversion | |
JP3736745B2 (ja) | データ演算処理装置及びデータ演算処理プログラム | |
JP3793505B2 (ja) | 演算器及びそれを用いた電子回路装置 | |
CN110851110B (zh) | 无除法器的除三电路 | |
WO2023100372A1 (ja) | データ処理装置、データ処理方法、及びデータ処理プログラム | |
JP2013210837A (ja) | 演算回路及び演算方法 | |
JP2508286B2 (ja) | 平方根演算装置 | |
JP3233432B2 (ja) | 乗算器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6064435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |