JPH0715968B2 - 集積回路の多量製造方法 - Google Patents
集積回路の多量製造方法Info
- Publication number
- JPH0715968B2 JPH0715968B2 JP31875488A JP31875488A JPH0715968B2 JP H0715968 B2 JPH0715968 B2 JP H0715968B2 JP 31875488 A JP31875488 A JP 31875488A JP 31875488 A JP31875488 A JP 31875488A JP H0715968 B2 JPH0715968 B2 JP H0715968B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- conductive pattern
- insulating substrate
- circuit board
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路の多量製造方法、特に多品種の集積回
路を同時に多量に製造できる集積回路の多量製造方法に
関する。
路を同時に多量に製造できる集積回路の多量製造方法に
関する。
（ロ）従来の技術 従来の半導体素子の多量製造方法としては特公昭45−11
37号公報の如きパンチングメタルフレーム方法および特
公昭47−3206号公報のフィルムキャリア方法が知られて
いる。しかしながらこれらの方法が適用されるのは電力
消費の小さいモノリシック集積回路に限られ、また各リ
ード片は自己支持されなくてはならないのである程度以
上に細くできずピン数の多い大規模集積回路には適して
いないのである。
37号公報の如きパンチングメタルフレーム方法および特
公昭47−3206号公報のフィルムキャリア方法が知られて
いる。しかしながらこれらの方法が適用されるのは電力
消費の小さいモノリシック集積回路に限られ、また各リ
ード片は自己支持されなくてはならないのである程度以
上に細くできずピン数の多い大規模集積回路には適して
いないのである。
上述した従来の欠点を大幅に改善した集積回路の多量製
造方法を本願出願人は特公昭63−29414号公報に提案
し、以下にその製造方法を第３図乃至第６図を参照して
説明する。
造方法を本願出願人は特公昭63−29414号公報に提案
し、以下にその製造方法を第３図乃至第６図を参照して
説明する。
まず第３図に示す如く、長板状の金属基板（１）を準備
し、基板（１）の長手方向に一定間隔でインデックス孔
（２）あるいはスリット孔（３）を形成する。金属基板
（１）としては1mm厚のアルミニウムを用い、例えば70m
m×1000mmの長板サイズとする。インデックス孔（２）
あるいはスリット孔（３）はいずれかが形成され、完成
される集積回路が大きいものには第３図Ｂの如くスリッ
ト孔（３）を用い、逆に小さいものは第３図Ａの如くイ
ンデックス孔（２）を用いる。このインデックス孔
（２）あるいはスリット孔（３）はプレスで打抜かれ、
後工程の機械的手段による位置の割り出しとして用いら
れる。従って完成される混成集積回路の大きさに従って
インデックス孔（２）あるいはスリット孔（３）の間隔
が選ばれる。更に詳述すると第３図Ａは基板（１）の幅
方向の両端にインデックス孔（２）を設け、インデック
ス孔（２）で割り出される区画（４）に２個の集積回路
を備えている。第３図Ｂは基板（１）の幅方向に長いス
リット孔（３）で各区画（４）を区切り、区画（４）に
１個の集積回路を形成するものである。これから明らか
な様に基板（１）の幅を標準化することによって同一サ
イズの基板（１）で様々の大きさの集積回路を形成でき
る。
し、基板（１）の長手方向に一定間隔でインデックス孔
（２）あるいはスリット孔（３）を形成する。金属基板
（１）としては1mm厚のアルミニウムを用い、例えば70m
m×1000mmの長板サイズとする。インデックス孔（２）
あるいはスリット孔（３）はいずれかが形成され、完成
される集積回路が大きいものには第３図Ｂの如くスリッ
ト孔（３）を用い、逆に小さいものは第３図Ａの如くイ
ンデックス孔（２）を用いる。このインデックス孔
（２）あるいはスリット孔（３）はプレスで打抜かれ、
後工程の機械的手段による位置の割り出しとして用いら
れる。従って完成される混成集積回路の大きさに従って
インデックス孔（２）あるいはスリット孔（３）の間隔
が選ばれる。更に詳述すると第３図Ａは基板（１）の幅
方向の両端にインデックス孔（２）を設け、インデック
ス孔（２）で割り出される区画（４）に２個の集積回路
を備えている。第３図Ｂは基板（１）の幅方向に長いス
リット孔（３）で各区画（４）を区切り、区画（４）に
１個の集積回路を形成するものである。これから明らか
な様に基板（１）の幅を標準化することによって同一サ
イズの基板（１）で様々の大きさの集積回路を形成でき
る。
次に第４図に示す如くインデックス孔（２）あるいはス
リット孔（３）で割り出される基板（１）上の多数の区
画（４）…（４）に導電パターン（５）を形成する。区
画（４）内には１つあるいは複数の導電パターン（５）
が形成でき、また異種の導電パターン（５）を同一区画
（４）内あるいは異なる区画（４）に形成できる。
リット孔（３）で割り出される基板（１）上の多数の区
画（４）…（４）に導電パターン（５）を形成する。区
画（４）内には１つあるいは複数の導電パターン（５）
が形成でき、また異種の導電パターン（５）を同一区画
（４）内あるいは異なる区画（４）に形成できる。
前述した基板（１）は周知の陽極酸化によってその表面
に酸化アルミニウム被膜（図示せず）が形成され、更に
基板（１）の一主面に第６図に示す如く導電パターン
（５）が形成される。先ず第６図Ａの如く導電金属箔
（６）例えば銅箔が粘着される。金属箔（６）表面はス
クリーン印刷によって所望の導電パターン（５）を露出
してレジスト（７）でマスクされ、貴金属（金、銀、白
金）メッキ層（８）が第６図Ｂの如く金属箔（６）表面
にメッキされる。然る後レジストを除去して貴金属メッ
キ層（８）をマスクとして金属箔（６）のエッチングを
行い第６図Ｃの如く所望の導電パターン（５）…（５）
が形成される。スクリーン印刷による導電パターン
（５）…（５）の細さは0.5mmが限界であるので、極細
配線を必要とするときは周知の写真蝕刻技術に依り約２
μまでの極細導電パターン（５）…（５）が可能とな
る。極細導電パターン（５）は従来のパンチングメタル
フレームやフィルムキャリアでは出来なかったがこの方
法では可能となり、ピン数の多い大規模集積回路の組立
や高周波回路に利用できる。
に酸化アルミニウム被膜（図示せず）が形成され、更に
基板（１）の一主面に第６図に示す如く導電パターン
（５）が形成される。先ず第６図Ａの如く導電金属箔
（６）例えば銅箔が粘着される。金属箔（６）表面はス
クリーン印刷によって所望の導電パターン（５）を露出
してレジスト（７）でマスクされ、貴金属（金、銀、白
金）メッキ層（８）が第６図Ｂの如く金属箔（６）表面
にメッキされる。然る後レジストを除去して貴金属メッ
キ層（８）をマスクとして金属箔（６）のエッチングを
行い第６図Ｃの如く所望の導電パターン（５）…（５）
が形成される。スクリーン印刷による導電パターン
（５）…（５）の細さは0.5mmが限界であるので、極細
配線を必要とするときは周知の写真蝕刻技術に依り約２
μまでの極細導電パターン（５）…（５）が可能とな
る。極細導電パターン（５）は従来のパンチングメタル
フレームやフィルムキャリアでは出来なかったがこの方
法では可能となり、ピン数の多い大規模集積回路の組立
や高周波回路に利用できる。
尚本工程で多層配線が必要なときは形成された導電パタ
ーン（５）上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料を印刷して焼成するこ
とで実現できる。
ーン（５）上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料を印刷して焼成するこ
とで実現できる。
また本工程で抵抗等の回路素子を組込むときは周知のス
クリーン印刷技術によって抵抗塗料を金属基板（１）に
印刷して焼成して形成する。
クリーン印刷技術によって抵抗塗料を金属基板（１）に
印刷して焼成して形成する。
続いて第５図に示す如く、導電パターン（５）の所望の
パッド（51）上に半導体集積回路等の半導体素子（９）
を導電ペーストを用いて固着し、パッド（51）に隣接す
る導電パターン（５）と対応する半導体素子（９）の電
極とを金あるいはアルミニウム細線でボンディングして
接続する。
パッド（51）上に半導体集積回路等の半導体素子（９）
を導電ペーストを用いて固着し、パッド（51）に隣接す
る導電パターン（５）と対応する半導体素子（９）の電
極とを金あるいはアルミニウム細線でボンディングして
接続する。
然る後インデックス孔（２）あるいはスリット孔（３）
を用いて機械的にコマ送りを行いながら測定される導電
パターン（５）に通電して半導体素子（９）および他の
回路素子を含む回路機能検査を行う。斯る検査で抵抗等
が組込まれている場合はファンクショナルトリミングを
して回路機能の調整を行い、更に半導体素子（９）が所
定の回路機能を出さないときは半導体素子（９）を除去
して再生を行い歩留の大幅向上をはかる。また必要なら
ばボンディング細線の接着強度の測定も行える。
を用いて機械的にコマ送りを行いながら測定される導電
パターン（５）に通電して半導体素子（９）および他の
回路素子を含む回路機能検査を行う。斯る検査で抵抗等
が組込まれている場合はファンクショナルトリミングを
して回路機能の調整を行い、更に半導体素子（９）が所
定の回路機能を出さないときは半導体素子（９）を除去
して再生を行い歩留の大幅向上をはかる。また必要なら
ばボンディング細線の接着強度の測定も行える。
即ち本工程では封止前に回路機能検査を連結された状態
で行なえるので極めて効率よく測定やトリミングが行え
且つ不良品の再生もできるので大幅な歩留向上を達成さ
れる。
で行なえるので極めて効率よく測定やトリミングが行え
且つ不良品の再生もできるので大幅な歩留向上を達成さ
れる。
更に斯る検査後半導体素子（９）および保護を必要とす
る回路素子にはシリコンレジンを塗布して素子およびボ
ンディング細線を保護する。また斯る素子はトランスフ
ァモールドにより部分的にモールドができる。
る回路素子にはシリコンレジンを塗布して素子およびボ
ンディング細線を保護する。また斯る素子はトランスフ
ァモールドにより部分的にモールドができる。
斯上の工程の後金属基板（１）に連結された状態で完成
された多数の集積回路はプレスによって金属基板（１）
から個別集積回路として分離される。このプレスはイン
デックス孔（２）あるいはスリット孔（３）に従って機
能的に位置を割り出して行えるので極めて効率が良い。
このプレスでは雄型金型の周端部のみを基板（１）に当
接させて行うので基板（１）上の素子は影響を受けな
い。
された多数の集積回路はプレスによって金属基板（１）
から個別集積回路として分離される。このプレスはイン
デックス孔（２）あるいはスリット孔（３）に従って機
能的に位置を割り出して行えるので極めて効率が良い。
このプレスでは雄型金型の周端部のみを基板（１）に当
接させて行うので基板（１）上の素子は影響を受けな
い。
個別集積回路には外部リードが半田付けされた後樹脂ケ
ースで封止するかエポキシ樹脂のディピングによってシ
ールを行って完成される。
ースで封止するかエポキシ樹脂のディピングによってシ
ールを行って完成される。
（ハ）発明が解決しようとする課題 斯上した改善された従来の集積回路の多量製造方法で
は、１つの長板状の金属基板（１）には同一の導電パタ
ーン（５）を一の区画（４）に１つあるいは複数個形成
しており、１つの金属基板（１）から一種類の集積回路
しか多量製造できない問題点を有している。
は、１つの長板状の金属基板（１）には同一の導電パタ
ーン（５）を一の区画（４）に１つあるいは複数個形成
しており、１つの金属基板（１）から一種類の集積回路
しか多量製造できない問題点を有している。
また一の区画（４）あるいは異なる区画（４）に異なる
導電パターン（５）を形成してもその組み合せは固定さ
れており、個別集積回路に分離されるまでは一体化して
製造工程を流されるので夫々の組立工程を必ず通る必要
があり、極めて製造効率が悪い問題点があった。
導電パターン（５）を形成してもその組み合せは固定さ
れており、個別集積回路に分離されるまでは一体化して
製造工程を流されるので夫々の組立工程を必ず通る必要
があり、極めて製造効率が悪い問題点があった。
更に定められた品種の多量生産には適していたが、多品
種少量生産には不適である問題点もあった。
種少量生産には不適である問題点もあった。
（ニ）課題を解決するための手段 本発明は斯上した諸々の問題点に鑑みてなされ、リボン
状の絶縁基板にインデックス孔により割り出される区画
に複数の異なる導電パターンを形成し、各集積回路に共
通する基板形成工程を終了した後短冊状個別集積回路基
板に分離し、同一の導電パターンを有する各短冊状個別
集積回路基板毎に専用の組立工程を行うことにより、従
来の問題点を改良した集積回路の多量製造方法を実現す
るものである。
状の絶縁基板にインデックス孔により割り出される区画
に複数の異なる導電パターンを形成し、各集積回路に共
通する基板形成工程を終了した後短冊状個別集積回路基
板に分離し、同一の導電パターンを有する各短冊状個別
集積回路基板毎に専用の組立工程を行うことにより、従
来の問題点を改良した集積回路の多量製造方法を実現す
るものである。
（ホ）作用 本発明に依れば、リボン状の絶縁基板にインデックス孔
で割り出される幅方向の区画に異なる複数の導電パター
ンを形成し、絶縁基板を長さ方向に分離して同一の導電
パターンを含む短冊状個別集積回路基板を形成し、各短
冊状個別集積回路基板毎に専用の組立工程を行い、最後
に個別集積回路に分離している。この結果、各機種に共
通する基板形成工程を同時に多量に処理でき、組立工程
も短冊状個別集積回路基板毎に個別の専用組立ラインで
行うので極めて効率の良い多機種少量生産を行える特徴
を有する。
で割り出される幅方向の区画に異なる複数の導電パター
ンを形成し、絶縁基板を長さ方向に分離して同一の導電
パターンを含む短冊状個別集積回路基板を形成し、各短
冊状個別集積回路基板毎に専用の組立工程を行い、最後
に個別集積回路に分離している。この結果、各機種に共
通する基板形成工程を同時に多量に処理でき、組立工程
も短冊状個別集積回路基板毎に個別の専用組立ラインで
行うので極めて効率の良い多機種少量生産を行える特徴
を有する。
（ヘ）実施例 以下に第１図および第２図を参照して本発明の種々の実
施例を説明する。
施例を説明する。
まず第１図Ａに示す如く、リボン（長板）状の絶縁基板
（11）を用意し、基板（11）の長手方向に所望の間隔で
両端にインデックス孔（12）を形成する。絶縁基板（1
1）としては0.5〜1mm厚の金属、例えばアルミニウムを
用い、具体的には1000mm×100000mmのリボンサイズとす
る。この絶縁基板（11）は給送用の大口径、例えば直径
10mのローラーに巻き取られており、このローラーから
順次送り出される。絶縁基板（11）にはその両端にプレ
ス機で所定の間隔、具体的には形成される導電パターン
のサイズに対応した間隔でインデックス孔（12）が打ち
抜いて形成され、後工程の機械的手段による位置の割り
出しおよび基板の送り用として用いられる。
（11）を用意し、基板（11）の長手方向に所望の間隔で
両端にインデックス孔（12）を形成する。絶縁基板（1
1）としては0.5〜1mm厚の金属、例えばアルミニウムを
用い、具体的には1000mm×100000mmのリボンサイズとす
る。この絶縁基板（11）は給送用の大口径、例えば直径
10mのローラーに巻き取られており、このローラーから
順次送り出される。絶縁基板（11）にはその両端にプレ
ス機で所定の間隔、具体的には形成される導電パターン
のサイズに対応した間隔でインデックス孔（12）が打ち
抜いて形成され、後工程の機械的手段による位置の割り
出しおよび基板の送り用として用いられる。
更に具体的に説明すると、第１図Ａに点線で示す領域が
個別集積回路基板（13）であり、右側より最初のインデ
ックス孔（12）で決まる区画（14）には異なる導電パタ
ーンA,B,C−Ｃが３列になって基板（11）の幅方向に配
列されている。次のインデックス孔（12）で決まる区画
（14）には同様にA,B,C−Ｃが配列され、その後の区画
（14）でも繰り返し配列されている。ここでインデック
ス孔（12）の間隔は機種Ａの導電パターンのサイズで決
められ、サイズの小さい機種Ｂの導電パターンは右揃え
となり左側に余白が設けられ、更にサイズの小さい機種
Ｃの導電パターンは１つの区画（14）に２個並べてイン
デックス孔（12）の間隔と合わせている。
個別集積回路基板（13）であり、右側より最初のインデ
ックス孔（12）で決まる区画（14）には異なる導電パタ
ーンA,B,C−Ｃが３列になって基板（11）の幅方向に配
列されている。次のインデックス孔（12）で決まる区画
（14）には同様にA,B,C−Ｃが配列され、その後の区画
（14）でも繰り返し配列されている。ここでインデック
ス孔（12）の間隔は機種Ａの導電パターンのサイズで決
められ、サイズの小さい機種Ｂの導電パターンは右揃え
となり左側に余白が設けられ、更にサイズの小さい機種
Ｃの導電パターンは１つの区画（14）に２個並べてイン
デックス孔（12）の間隔と合わせている。
また第２図を参照すると、同一の区画（14）にサイズが
同一で異なる導電パターンの機種A,A′,A″を配列して
いる。この場合は絶縁基板（11）に余白が生ぜず、極め
て高効率の生産が可能となる。配列についてはA,A,A′
あるいはA,A′,A′，等の変形も可能であり、原則とし
て長さ方向に短冊状個別集積回路基板の長さだけ同一の
導電パターンが連続すれば良い。更にA,B,C−ＣとA,
A′,A″の配列を一定周期毎に繰り返しても良い。
同一で異なる導電パターンの機種A,A′,A″を配列して
いる。この場合は絶縁基板（11）に余白が生ぜず、極め
て高効率の生産が可能となる。配列についてはA,A,A′
あるいはA,A′,A′，等の変形も可能であり、原則とし
て長さ方向に短冊状個別集積回路基板の長さだけ同一の
導電パターンが連続すれば良い。更にA,B,C−ＣとA,
A′,A″の配列を一定周期毎に繰り返しても良い。
次に第１図Ｂに示す如く、インデックス孔（12）で割り
出される基板（11）の多数の区画（14）…（14）に導電
パターン（15）を形成する。導電パターン（15）の形成
は従来と同様に第６図に示す方法で達成される。即ち、
アルミニウムの基板（11）は周知の陽極酸化によってそ
の表面に酸化アルミニウム被膜（図示せず）が形成さ
れ、更に基板（11）の一主面に第１図Ｂに示す如く導電
パターン（15）が形成される。先ず第６図Ａの如く導電
金属箔（６）例えば銅箔が粘着される。金属箔（６）表
面はスクリーン印刷によって所望の導電パターン（15）
を露出してレジスト（７）でマスクされ、貴金属（金、
銀、白金）メッキ層（８）が第６図Ｂの如く金属箔
（６）表面にメッキされる。然る後レジストを除去して
貴金属メッキ層（８）をマスクとして金属箔（６）のエ
ッチングを行い第６図Ｃの如く所望の導電パターン（1
5）…（15）が形成される。スクリーン印刷による導電
パターン（15）…（15）の細さは0.5mmが限界であるの
で、極細配線を必要とするときは周知の写真蝕刻技術に
依り約２μまでの極細導電パターン（15）…（15）が可
能となる。
出される基板（11）の多数の区画（14）…（14）に導電
パターン（15）を形成する。導電パターン（15）の形成
は従来と同様に第６図に示す方法で達成される。即ち、
アルミニウムの基板（11）は周知の陽極酸化によってそ
の表面に酸化アルミニウム被膜（図示せず）が形成さ
れ、更に基板（11）の一主面に第１図Ｂに示す如く導電
パターン（15）が形成される。先ず第６図Ａの如く導電
金属箔（６）例えば銅箔が粘着される。金属箔（６）表
面はスクリーン印刷によって所望の導電パターン（15）
を露出してレジスト（７）でマスクされ、貴金属（金、
銀、白金）メッキ層（８）が第６図Ｂの如く金属箔
（６）表面にメッキされる。然る後レジストを除去して
貴金属メッキ層（８）をマスクとして金属箔（６）のエ
ッチングを行い第６図Ｃの如く所望の導電パターン（1
5）…（15）が形成される。スクリーン印刷による導電
パターン（15）…（15）の細さは0.5mmが限界であるの
で、極細配線を必要とするときは周知の写真蝕刻技術に
依り約２μまでの極細導電パターン（15）…（15）が可
能となる。
本工程で大切な点は、レジスト（７）のスクリーン印刷
である。レジスト（７）のスクリーン印刷はインデック
ス孔（12）で割り出された１つの区画（14）に対して行
われ、印刷方向は絶縁基板（11）の幅方向となる。従っ
て予じめ導電パターン（15）の配列に対応した、例えば
Ａ−Ｂ−Ｃ・C,A−Ａ′−Ａ″等のシルクマスクを用意
し、インデックス孔（12）の間隔を検出して対応するシ
ルクマスクでレジスト（７）をスクリーン印刷する。
である。レジスト（７）のスクリーン印刷はインデック
ス孔（12）で割り出された１つの区画（14）に対して行
われ、印刷方向は絶縁基板（11）の幅方向となる。従っ
て予じめ導電パターン（15）の配列に対応した、例えば
Ａ−Ｂ−Ｃ・C,A−Ａ′−Ａ″等のシルクマスクを用意
し、インデックス孔（12）の間隔を検出して対応するシ
ルクマスクでレジスト（７）をスクリーン印刷する。
更に本工程で大切な点は、スクリーン印刷時に各導電パ
ターン（15）に対応した個別の識別記号（16）を印刷す
る。即ち、第１図Ｂでは余白部にバーコードを印刷し、
銅箔のパターンで識別記号（16）を入れる。
ターン（15）に対応した個別の識別記号（16）を印刷す
る。即ち、第１図Ｂでは余白部にバーコードを印刷し、
銅箔のパターンで識別記号（16）を入れる。
なお第１図Ｂで点線で示す各領域には夫々導電パターン
が形成されているが、図面上は省略されている。
が形成されているが、図面上は省略されている。
次に第１図Ｃに示す如く、抵抗素子（18）の形成をす
る。抵抗素子（18）は同様に区画（14）毎に所定のシル
クマスクを用いて抵抗ペーストをスクリーン印刷して焼
成して形成する。
る。抵抗素子（18）は同様に区画（14）毎に所定のシル
クマスクを用いて抵抗ペーストをスクリーン印刷して焼
成して形成する。
上述した第１図Ａから第１図Ｃが基板形成工程であり、
いかなる機種の集積回路も不可避の工程である。本発明
では多品種を同一のリボン状の基板（11）上に形成して
同時に多量製造する点に特徴がある。
いかなる機種の集積回路も不可避の工程である。本発明
では多品種を同一のリボン状の基板（11）上に形成して
同時に多量製造する点に特徴がある。
次に第１図Ｄに示す如く、絶縁基板（11）を長さ方向に
切断し同一の導電パターンを複数個含む短冊状個別集積
回路基板（17）を形成する。絶縁基板（11）は各区画
（14）の導電パターン（15）の間をダイシングソー等を
用いて切断し、同一の導電パターンA,B,C,A′,A″を例
えば10個程度含む長さ（約1000mm）で幅方向に切断して
短冊状個別集積回路基板（17）を形成している。従って
短冊状個別集積回路基板（17）には同一の導電パターン
のみが載置される。
切断し同一の導電パターンを複数個含む短冊状個別集積
回路基板（17）を形成する。絶縁基板（11）は各区画
（14）の導電パターン（15）の間をダイシングソー等を
用いて切断し、同一の導電パターンA,B,C,A′,A″を例
えば10個程度含む長さ（約1000mm）で幅方向に切断して
短冊状個別集積回路基板（17）を形成している。従って
短冊状個別集積回路基板（17）には同一の導電パターン
のみが載置される。
次に第１図Ｅに示す如く、短冊状個別集積回路基板（1
7）を標識記号（16）を認識して同一の導電パターン（1
5）を有する同一機種毎、例えばA,B,C,A′,A″毎に選別
し、その後機種毎の短冊状個別集積回路基板（17）を夫
々専用の組立工程に流す。
7）を標識記号（16）を認識して同一の導電パターン（1
5）を有する同一機種毎、例えばA,B,C,A′,A″毎に選別
し、その後機種毎の短冊状個別集積回路基板（17）を夫
々専用の組立工程に流す。
組立工程では各機種毎に載置する半導体素子（19）、チ
ップコンデンサ、チップ抵抗が異なるので、各機種毎の
組立を行う方がはるかに効率が良くなる。組立工程は半
導体素子（19）やチップ部品を導電パターン（15）上に
載置するダイボンディング工程と、半導体素子（19）の
電極と対応する導電パターン（15）とを金あるいはアル
ミニウムのボンディングワイヤで接続するワイヤボンデ
ィング工程と、回路機能検査や特性の調整を行うファン
クショナルトリミング等を行う検査工程より構成されて
いる。ダイボンディング工程では、導電パターン（15）
の所望位置に半導体集積回路等の半導体素子（19）を導
電ペーストを用いて固着し、チップ部品（図示せず）は
半田付けする。次にワイヤボンディング工程では、自動
デジタルボンダー装置により半導体素子（19）の電極と
導電パターン（15）とをパターン確認しながら超音波ボ
ンディングあるいはネールヘッドボンディングによりボ
ンディングワイヤで自動的に接続する。検査工程では、
導電パターン（15）に通電して半導体素子（19）および
他の回路素子を含む回路機能検査を行う。斯る検査で抵
抗等が組込まれている場合はファンクショナルトリミン
グをして回路機能の調整を行い、更に半導体素子（19）
が所定の回路機能を出さないときは半導体素子（19）を
除去して再生を行い歩留の大幅向上をはかる。また必要
ならばボンディング細線の接着強度の測定も行える。即
ち本工程では封止前に回路機能検査を連結された状態で
行なえるので極めて効率よく測定やトリミングが行え且
つ不良品の再生もできるので大幅な歩留向上を達成され
る。更に斯る検査後半導体素子（19）および保護を必要
とする回路素子にはシリコンレジンを塗布して素子およ
びボンディング細線を保護する。また斯る素子はトラン
スファモールドにより部分的にモールドができる。
ップコンデンサ、チップ抵抗が異なるので、各機種毎の
組立を行う方がはるかに効率が良くなる。組立工程は半
導体素子（19）やチップ部品を導電パターン（15）上に
載置するダイボンディング工程と、半導体素子（19）の
電極と対応する導電パターン（15）とを金あるいはアル
ミニウムのボンディングワイヤで接続するワイヤボンデ
ィング工程と、回路機能検査や特性の調整を行うファン
クショナルトリミング等を行う検査工程より構成されて
いる。ダイボンディング工程では、導電パターン（15）
の所望位置に半導体集積回路等の半導体素子（19）を導
電ペーストを用いて固着し、チップ部品（図示せず）は
半田付けする。次にワイヤボンディング工程では、自動
デジタルボンダー装置により半導体素子（19）の電極と
導電パターン（15）とをパターン確認しながら超音波ボ
ンディングあるいはネールヘッドボンディングによりボ
ンディングワイヤで自動的に接続する。検査工程では、
導電パターン（15）に通電して半導体素子（19）および
他の回路素子を含む回路機能検査を行う。斯る検査で抵
抗等が組込まれている場合はファンクショナルトリミン
グをして回路機能の調整を行い、更に半導体素子（19）
が所定の回路機能を出さないときは半導体素子（19）を
除去して再生を行い歩留の大幅向上をはかる。また必要
ならばボンディング細線の接着強度の測定も行える。即
ち本工程では封止前に回路機能検査を連結された状態で
行なえるので極めて効率よく測定やトリミングが行え且
つ不良品の再生もできるので大幅な歩留向上を達成され
る。更に斯る検査後半導体素子（19）および保護を必要
とする回路素子にはシリコンレジンを塗布して素子およ
びボンディング細線を保護する。また斯る素子はトラン
スファモールドにより部分的にモールドができる。
上述した組立工程では短冊状個別集積回路基板（17）の
状態で流れているので、工程での取扱いが容易であり、
個別に扱うよりも取扱い回数を減らせる。
状態で流れているので、工程での取扱いが容易であり、
個別に扱うよりも取扱い回数を減らせる。
更に検査工程を終了した短冊状個別集積回路基板（17）
は第１図Ｆの如く、プレス打抜きにより個別集積回路基
板（13）…（13）に分離された後、外部リードの半田付
けをし、樹脂ケースで封止するかエポキシ樹脂のディピ
ングによりシールを行って完成する。なおプレスは、雄
型金型で個別集積回路基板（13）…（13）の周端のみを
当接させて基板の反りを利用して打抜くので、基板（1
3）上の素子には何ら影響を与えない。
は第１図Ｆの如く、プレス打抜きにより個別集積回路基
板（13）…（13）に分離された後、外部リードの半田付
けをし、樹脂ケースで封止するかエポキシ樹脂のディピ
ングによりシールを行って完成する。なおプレスは、雄
型金型で個別集積回路基板（13）…（13）の周端のみを
当接させて基板の反りを利用して打抜くので、基板（1
3）上の素子には何ら影響を与えない。
（ト）発明の効果 本発明に依れば、すべての機種に共通する基板形成工程
を一つのリボン状の基板（11）で同時に行い、組立工程
は各機種毎に専用で行っているので、多品種少量生産に
おいても多量製造の利点を得ることができる。
を一つのリボン状の基板（11）で同時に行い、組立工程
は各機種毎に専用で行っているので、多品種少量生産に
おいても多量製造の利点を得ることができる。
次に基板（11）上には任意の機種の配列ができるので、
各機種の生産数量に対応して個別集積回路（13）の配列
を選択でき、極めてフレキシブルな生産を実現できる利
点を有する。
各機種の生産数量に対応して個別集積回路（13）の配列
を選択でき、極めてフレキシブルな生産を実現できる利
点を有する。
更に基板（11）上の個別集積回路（13）には固有の標識
記号（16）を導電パターン（15）のスクリーン印刷時に
形成しているので、基板形成工程終了後に基板（11）か
ら分離しても各機種毎の選別が極めて容易に行なえる利
点を有する。
記号（16）を導電パターン（15）のスクリーン印刷時に
形成しているので、基板形成工程終了後に基板（11）か
ら分離しても各機種毎の選別が極めて容易に行なえる利
点を有する。
更に組立工程は各機種専用の組立ラインを流すので、そ
の機種に専用の半導体素子（19）やチップ部品を導電パ
ターン（15）に載置するだけで良く、最短の組立工程時
間で組立できる利点を有する。
の機種に専用の半導体素子（19）やチップ部品を導電パ
ターン（15）に載置するだけで良く、最短の組立工程時
間で組立できる利点を有する。
更に組立工程で短冊状個別集積回路基板（17）を流すの
で、取り扱いがグループとなり単一のものに比べて極め
て効率的である。
で、取り扱いがグループとなり単一のものに比べて極め
て効率的である。
第１図Ａ乃至第１図Ｆは本発明の集積回路の多量製造方
法を説明する上面図、第２図は本発明の他の実施例を説
明する上面図、第３図乃至第６図は従来の集積回路の多
量製造方法を説明する上面図および断面図である。
法を説明する上面図、第２図は本発明の他の実施例を説
明する上面図、第３図乃至第６図は従来の集積回路の多
量製造方法を説明する上面図および断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 清 群馬県山田郡大間々町大間々414―１ 東 京アイシー株式会社内 (56)参考文献 特開 昭63−169752（ＪＰ，Ａ) 特開 昭62−188345（ＪＰ，Ａ) 特開 昭56−100454（ＪＰ，Ａ) 特開 昭55−157245（ＪＰ，Ａ) 特開 平２−138764（ＪＰ，Ａ) 特開 平２−138763（ＪＰ，Ａ) 実開 昭60−25158（ＪＰ，Ｕ)
Claims (7)
- 【請求項１】リボン状の絶縁基板にその長さ方向に所望
の間隔でインデックス孔を形成する工程と、 前記インデックス孔により割り出された前記絶縁基板の
幅方向の一の区画に複数の異なる導電パターンを形成す
る工程と、 前記絶縁基板を長さ方向に分離して同一の導電パターン
を複数個含む短冊状個別集積回路基板を形成する工程
と、 前記同一の導電パターンを有する短冊状個別集積回路基
板毎に専用の組立ラインで前記導電パターン上の所望位
置に半導体素子を固着し且つボンディング細線による各
導電パターンとの接続を行う工程と前記短冊状個別集積
回路基板から個別集積回路基板を分離する工程とを具備
することを特徴とする集積回路の多量製造方法。 - 【請求項２】前記インデックス孔で割り出される前記絶
縁基板の幅方向の一の区画に幅方向に複数の異なる導電
パターンを形成し、同様に前記インデックス孔で割り出
される他の区画には同一の複数の異なる導電パターンを
形成し前記絶縁基板の長さ方向には同一の導電パターン
が列状に配列されることを特徴とする請求項１記載の集
積回路の多量製造方法。 - 【請求項３】前記インデックス孔を一定間隔に形成し、
前記インデックス孔で割り出される前記絶縁基板の幅方
向の一の区画に複数の同一サイズで異なる導電パターン
を形成し前記絶縁基板の長さ方向には同一サイズで同一
の導電パターンが列状に配列されることを特徴とする請
求項１記載の集積回路の多量製造方法。 - 【請求項４】リボン状の絶縁基板に所定の間隔でインデ
ックス孔を形成する工程と、 前記インデックス孔により割り出された前記絶縁基板の
幅方向の一の区画に複数の異なるサイズで異なる導電パ
ターンを形成する工程と、 前記絶縁基板を長さ方向に分離して同一の導電パターン
を複数個含む短冊状個別集積回路基板を形成する工程
と、 前記同一の導電パターンを有する短冊状個別集積回路基
板毎に専用の組立ラインで前記導電パターン上の所望位
置に半導体素子を固着し且つボンディング細線による各
導電パターンとの接続を行う工程と前記短冊状個別集積
回路基板から個別集積回路基板を分離する工程とを具備
することを特徴とする集積回路の多量製造方法。 - 【請求項５】前記インデックス孔で割り出される前記絶
縁基板の幅方向の一の区画に幅方向にスクリーン印刷し
て複数の導電パターンのレジスト層を形成し、その後前
記インデックス孔で割り出される幅方向の次の区画に幅
方向にスクリーン印刷をして同様に複数の導電パターン
のレジスト層を形成することを特徴とする請求項４記載
の集積回路の多量製造方法。 - 【請求項６】リボン状の絶縁基板にその長さ方向に所望
の間隔でインデックス孔を形成する工程と、 前記インデックス孔により割り出された前記絶縁基板の
幅方向の一の区画に複数の同一サイズで異なる導電パタ
ーンを形成する工程と、 前記絶縁基板の長さ方向に分離して同一の導電パターン
を複数個含む短冊状個別集積回路基板を形成する工程
と、 前記同一の導電パターンを有する短冊状個別集積回路基
板毎に専用の組立ラインで前記導電パターン上の所望位
置に半導体素子を固着し且つボンディング細線による各
導電パターンとの接続を行う工程と前記短冊状個別集積
回路基板から個別集積回路基板を分離する工程とを具備
することを特徴とする集積回路の多量製造方法。 - 【請求項７】リボン状の絶縁基板にその長さ方向に所望
の間隔でインデックス孔を形成する工程と、 前記インデックス孔により割り出された前記絶縁基板の
幅方向の一の区画に複数の異なる導電パターンを形成し
且つ長さ方向にも異なる導電パターンを所望の区画数毎
に繰り返し形成する工程と、 前記絶縁基板の長さ方向に分離して同一の導電パターン
のみを複数個含む短冊状個別集積回路基板を形成する工
程と、 前記同一の導電パターンを有する短冊状個別集積回路基
板毎に専用の組立ラインで前記導電パターン上の所望位
置に半導体素子を固着し且つボンディング細線による各
導電パターンとの接続を行う工程と前記短冊状個別集積
回路基板から個別集積回路基板を分離する工程とを具備
することを特徴とする集積回路の多量製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31875488A JPH0715968B2 (ja) | 1988-12-16 | 1988-12-16 | 集積回路の多量製造方法 |
| US07/429,410 US5032542A (en) | 1988-11-18 | 1989-10-31 | Method of mass-producing integrated circuit devices using strip lead frame |
| KR1019890016854A KR930001266B1 (ko) | 1988-11-18 | 1989-11-26 | 집적회로의 다량 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31875488A JPH0715968B2 (ja) | 1988-12-16 | 1988-12-16 | 集積回路の多量製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02163956A JPH02163956A (ja) | 1990-06-25 |
| JPH0715968B2 true JPH0715968B2 (ja) | 1995-02-22 |
Family
ID=18102565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31875488A Expired - Lifetime JPH0715968B2 (ja) | 1988-11-18 | 1988-12-16 | 集積回路の多量製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715968B2 (ja) |
-
1988
- 1988-12-16 JP JP31875488A patent/JPH0715968B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02163956A (ja) | 1990-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529751B (zh) | 電阻器及其製造方法 | |
| US20030075795A1 (en) | Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JP2001118701A (ja) | 電流検出用低抵抗器及びその製造方法 | |
| US4621278A (en) | Composite film, semiconductor device employing the same and method of manufacturing | |
| JPH0715968B2 (ja) | 集積回路の多量製造方法 | |
| JPH03132061A (ja) | 集積回路の多量製造方法 | |
| JPH0715967B2 (ja) | 集積回路の多量製造方法 | |
| JPH0715966B2 (ja) | 集積回路の多量製造方法 | |
| JPS6329414B2 (ja) | ||
| JPH03132062A (ja) | 集積回路の多量製造方法 | |
| JPH03104129A (ja) | 集積回路の多量製造方法 | |
| JPS5815945B2 (ja) | リ−ドフレ−ムハンドウタイソウチ | |
| JPH02237094A (ja) | 混成集積回路の製造方法 | |
| JPH0226390B2 (ja) | ||
| JPS6220694B2 (ja) | ||
| JPS60242632A (ja) | 集積回路の多量製造方法 | |
| TWI766684B (zh) | 晶片電阻批量半成品、晶片電阻及其製法 | |
| JPS6155247B2 (ja) | ||
| GB2093401A (en) | Composite film | |
| JP2001116771A (ja) | 電流検出用低抵抗器及びその製造方法 | |
| JPS60242630A (ja) | 集積回路の多量製造方法 | |
| JPS6152977B2 (ja) | ||
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JPH02215180A (ja) | 混成集積回路及びその製造方法 |