JPH0715685A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH0715685A JPH0715685A JP14949293A JP14949293A JPH0715685A JP H0715685 A JPH0715685 A JP H0715685A JP 14949293 A JP14949293 A JP 14949293A JP 14949293 A JP14949293 A JP 14949293A JP H0715685 A JPH0715685 A JP H0715685A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- video signal
- image
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 映出中のソフトの内容に応じて映像を変化さ
せる要素を自動的に最適な状態に調整することができ、
ユーザーが自分で操作する煩わしさを解消すること。 【構成】 ＡＰＬ変化検出手段２５〜３０により単位時
間当たりのＡＰＬ変化量を検出し、その検出結果に応じ
て、ビデオクロマＩＣ３３における画質やコントラスト
等の映像を変化させる幾つかの要素を自動的に制御し、
映出中のソフト内容に応じた最適な映像調整を行えるよ
うにした。
せる要素を自動的に最適な状態に調整することができ、
ユーザーが自分で操作する煩わしさを解消すること。 【構成】 ＡＰＬ変化検出手段２５〜３０により単位時
間当たりのＡＰＬ変化量を検出し、その検出結果に応じ
て、ビデオクロマＩＣ３３における画質やコントラスト
等の映像を変化させる幾つかの要素を自動的に制御し、
映出中のソフト内容に応じた最適な映像調整を行えるよ
うにした。
Description
【０００１】
【産業上の利用分野】本発明は、映出中の映像信号の内
容に応じて、画質，コントラスト等の映像を変化させる
要素を最適調整するための映像信号処理回路に関する。
容に応じて、画質，コントラスト等の映像を変化させる
要素を最適調整するための映像信号処理回路に関する。
【０００２】
【従来の技術】カラーテレビジョン受像機の映像を変化
させる要素として、コントラスト，黒レベル，画質レベ
ル，色の濃さ，色あいがある。これらの要素はユーザー
が好みに応じて変えられるようになっている場合が多
い。また、上記の他にも映像を変化させる要素として、
ホワイトバランス，直流伝送レベル，黒伸長その他のさ
まざまな要素がある。
させる要素として、コントラスト，黒レベル，画質レベ
ル，色の濃さ，色あいがある。これらの要素はユーザー
が好みに応じて変えられるようになっている場合が多
い。また、上記の他にも映像を変化させる要素として、
ホワイトバランス，直流伝送レベル，黒伸長その他のさ
まざまな要素がある。
【０００３】図５は従来の映像信号処理回路を示すブロ
ック図である。図５において、入力端子１に入力される
複合カラー映像信号は、色あい・色の濃さを可変する可
変部２、画質を可変する可変部３、明るさを可変する可
変部４、コントラストを可変する可変部５を通り、ＣＲ
Ｔドライブ部６に供給される。ＣＲＴドライブ部６は、
陰極線管（ＣＲＴ）とこれをドライブするドライブ部と
から構成されている。各可変部２，３，４，５には、そ
れぞれの要素の調整電圧が印加されるようになってい
る。可変抵抗Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 の両端には、直流
電圧Ｅが印加され、その摺動端から各要素の調整電圧が
得られるようになっている。
ック図である。図５において、入力端子１に入力される
複合カラー映像信号は、色あい・色の濃さを可変する可
変部２、画質を可変する可変部３、明るさを可変する可
変部４、コントラストを可変する可変部５を通り、ＣＲ
Ｔドライブ部６に供給される。ＣＲＴドライブ部６は、
陰極線管（ＣＲＴ）とこれをドライブするドライブ部と
から構成されている。各可変部２，３，４，５には、そ
れぞれの要素の調整電圧が印加されるようになってい
る。可変抵抗Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 の両端には、直流
電圧Ｅが印加され、その摺動端から各要素の調整電圧が
得られるようになっている。
【０００４】以上のように多岐にわたる映像に関する要
素を一つ一つユーザーが調整して最化するのは、煩わし
いため、各要素の組み合わせの調整パターンを予め幾つ
か用意しておき、その何れかをユーザーが選択するよう
に構成されたものがある。
素を一つ一つユーザーが調整して最化するのは、煩わし
いため、各要素の組み合わせの調整パターンを予め幾つ
か用意しておき、その何れかをユーザーが選択するよう
に構成されたものがある。
【０００５】図６は映像信号処理回路の他の従来例のブ
ロック図である。
ロック図である。
【０００６】図６において、色あい・色の濃さ可変部
２，画質可変部３，明るさ可変部４，コントラスト可変
部５の各調整端子には、予め各映像の要素を組み合わせ
た調整パターンがスイッチＳＷの操作によって印加され
るようになっている。各要素の組み合わせのパターンは
メモリ７に蓄えられており、ユーザーが切換えスイッチ
ＳＷを操作することによって制御部８が組み合わせパタ
ーンを選択して出力するようになっている。
２，画質可変部３，明るさ可変部４，コントラスト可変
部５の各調整端子には、予め各映像の要素を組み合わせ
た調整パターンがスイッチＳＷの操作によって印加され
るようになっている。各要素の組み合わせのパターンは
メモリ７に蓄えられており、ユーザーが切換えスイッチ
ＳＷを操作することによって制御部８が組み合わせパタ
ーンを選択して出力するようになっている。
【０００７】上記のように、各要素を個別に調整する場
合、又は予め用意された組み合わせパターンを選択する
場合、何れの場合も調整の必要性を生じる原因として主
なものは以下の３つである。
合、又は予め用意された組み合わせパターンを選択する
場合、何れの場合も調整の必要性を生じる原因として主
なものは以下の３つである。
【０００８】即ち、(1) テレビジョンセット周辺の環境
（明るさなど）、(2) 信号源の特質（信号発生器のＳ／
Ｎなど）、(3) 映像ソフトの内容、である。
（明るさなど）、(2) 信号源の特質（信号発生器のＳ／
Ｎなど）、(3) 映像ソフトの内容、である。
【０００９】図７に、テレビジョンセット周辺の明るさ
を検出して自動的に調整を行うカラーテレビジョン受像
機のブロック図を示す。
を検出して自動的に調整を行うカラーテレビジョン受像
機のブロック図を示す。
【００１０】図７において、入力端子１１から入力され
たカラー映像信号は明るさ・コントラスト可変部１２を
通してＣＲＴドライブ部１３に供給されるが、この経路
において、テレビジョンセット周辺の明るさを外光セン
サ１４で検出し、これを制御部１５で調整電圧に変え、
明るさ・コントラスト可変部１２を自動的に制御してい
る。
たカラー映像信号は明るさ・コントラスト可変部１２を
通してＣＲＴドライブ部１３に供給されるが、この経路
において、テレビジョンセット周辺の明るさを外光セン
サ１４で検出し、これを制御部１５で調整電圧に変え、
明るさ・コントラスト可変部１２を自動的に制御してい
る。
【００１１】図８に、階調分布を検出して映像信号の直
線性を変化させる従来の映像信号処理回路のブロック図
を示す。
線性を変化させる従来の映像信号処理回路のブロック図
を示す。
【００１２】図８において、入力端子１１から入力され
たカラー映像信号は直線性制御部１６を通してＣＲＴド
ライブ部１３に供給されるが、この経路において、映像
信号を階調分布検出部１７に入力し、この階調分布検出
部１７で検出した明るさの分布の割合に応じて映像信号
の直線性を変化させて、階調再現性を改善している。
たカラー映像信号は直線性制御部１６を通してＣＲＴド
ライブ部１３に供給されるが、この経路において、映像
信号を階調分布検出部１７に入力し、この階調分布検出
部１７で検出した明るさの分布の割合に応じて映像信号
の直線性を変化させて、階調再現性を改善している。
【００１３】しかしながら、従来のテレビジョンセット
では、映出中のソフトが動きや明るさ変化の激しいソフ
トなのか、動きや明るさ変化の少ないソフトなのかを判
別して自動的に調整することができなかったので、ソフ
トの内容に応じてユーザーが自分で調整を行わなければ
ならないという問題があった。
では、映出中のソフトが動きや明るさ変化の激しいソフ
トなのか、動きや明るさ変化の少ないソフトなのかを判
別して自動的に調整することができなかったので、ソフ
トの内容に応じてユーザーが自分で調整を行わなければ
ならないという問題があった。
【００１４】
【発明が解決しようとする課題】このように、従来は、
映出中のソフトの内容に応じて映像の要素を自動的に調
整することができず、ユーザーが自分で調整しなければ
ならなかった。
映出中のソフトの内容に応じて映像の要素を自動的に調
整することができず、ユーザーが自分で調整しなければ
ならなかった。
【００１５】そこで、本発明は上記の問題に鑑み、映出
中のソフトの内容に応じて映像を変化させる要素を自動
的に調整することができ、ユーザーが自分で操作する煩
わしさを解消することができる映像信号処理回路を提供
することを目的とするものである。
中のソフトの内容に応じて映像を変化させる要素を自動
的に調整することができ、ユーザーが自分で操作する煩
わしさを解消することができる映像信号処理回路を提供
することを目的とするものである。
【００１６】
【課題を解決するための手段】請求項１記載の本発明に
よる映像信号処理回路は、カラー映像信号の単位時間当
たりの平均映像レベル（以下、ＡＰＬ）変化量を検出す
るＡＰＬ変化検出手段と、その検出結果に応じて、映像
を変化させる要素を変化させて、映像内容に応じた最適
な映像出力を得る信号処理手段とを具備したものであ
る。
よる映像信号処理回路は、カラー映像信号の単位時間当
たりの平均映像レベル（以下、ＡＰＬ）変化量を検出す
るＡＰＬ変化検出手段と、その検出結果に応じて、映像
を変化させる要素を変化させて、映像内容に応じた最適
な映像出力を得る信号処理手段とを具備したものであ
る。
【００１７】請求項２記載の本発明は、請求項１におけ
る前記ＡＰＬ変化検出手段を、陰極線管のアノード電流
に対応した電圧を発生する電圧発生手段と、この電圧発
生手段の電圧が、しきい値を一定期間内に上下した回数
をカウントするカウンタと、このカウンタの出力値を一
定期間保持する保持手段と、この保持手段の出力をアナ
ログの直流電圧に変換する手段とで構成したものであ
る。
る前記ＡＰＬ変化検出手段を、陰極線管のアノード電流
に対応した電圧を発生する電圧発生手段と、この電圧発
生手段の電圧が、しきい値を一定期間内に上下した回数
をカウントするカウンタと、このカウンタの出力値を一
定期間保持する保持手段と、この保持手段の出力をアナ
ログの直流電圧に変換する手段とで構成したものであ
る。
【００１８】請求項３記載の本発明による映像信号処理
回路は、カラー映像信号の動画部分と静止画部分の割合
を検出する検出手段と、その検出結果に応じて、映像を
変化させる要素を変化させて、映像内容に応じた最適な
映像出力を得る信号処理手段とを具備したものである。
回路は、カラー映像信号の動画部分と静止画部分の割合
を検出する検出手段と、その検出結果に応じて、映像を
変化させる要素を変化させて、映像内容に応じた最適な
映像出力を得る信号処理手段とを具備したものである。
【００１９】請求項４記載の本発明は、請求項３におけ
る前記検出手段を、カラー映像信号を単位画素ごとに１
フレーム前の画素と比較して、一致しているか否かを、
ハイレベルまたはローレベルで出力する比較手段と、こ
の比較手段の出力を積分し直流電圧に変換する手段とで
構成したものである。
る前記検出手段を、カラー映像信号を単位画素ごとに１
フレーム前の画素と比較して、一致しているか否かを、
ハイレベルまたはローレベルで出力する比較手段と、こ
の比較手段の出力を積分し直流電圧に変換する手段とで
構成したものである。
【００２０】
【作用】請求項１，２記載の発明においては、単位時間
当たりのＡＰＬ変化量を検出することにより、映出中の
ソフトの内容が明るさ変化の激しいものなのか、変化の
乏しいものなのかを判別することができるので、ソフト
の内容に応じた調整を自動的に行うことができる。
当たりのＡＰＬ変化量を検出することにより、映出中の
ソフトの内容が明るさ変化の激しいものなのか、変化の
乏しいものなのかを判別することができるので、ソフト
の内容に応じた調整を自動的に行うことができる。
【００２１】請求項３，４記載の発明においては、動い
ている部分と静止している部分の割合を検出することに
より、映出中のソフトの内容が動き変化の激しいものな
のか、変化の乏しいものなのかを判別することができる
ので、ソフトの内容に応じた調整を自動的に行うことが
できる。
ている部分と静止している部分の割合を検出することに
より、映出中のソフトの内容が動き変化の激しいものな
のか、変化の乏しいものなのかを判別することができる
ので、ソフトの内容に応じた調整を自動的に行うことが
できる。
【００２２】
【実施例】実施例について図面を参照して説明する。図
１は本発明の第１の実施例の映像信号処理回路を示すブ
ロック図である。
１は本発明の第１の実施例の映像信号処理回路を示すブ
ロック図である。
【００２３】図１において、高圧出力回路２１からの高
圧パルス電圧をフライバックトランス２２の１次巻線に
供給し、２次巻線から昇圧されたパルスを得、これを整
流ダイオード２３で整流してＣＲＴドライブ部２４のＣ
ＲＴアノードに供給している。ＣＲＴドライブ部２４
は、陰極線管（ＣＲＴ）とこれを３原色ドライブするド
ライブ部とから構成されている。フライバックトランス
２２の１次巻線の一端は、抵抗ＲA を介してＡ点に接続
しており、さらに自動輝度制限（ＡＢＬ）用抵抗ＲB 及
び抵抗Ｒ8 を介して基準電位点に接続している。フライ
バックトランス２２の２次巻線の一端は、Ａ点に接続し
ており、さらに自動コントラスト制限（ＡＣＬ）用抵抗
ＲC 及び抵抗Ｒ2 を介して基準電位点に接続している。
Ａ点は、基準電位点と直流電源Ｅ2 との間にダイオード
Ｄ2 ，Ｄ1 を直列に接続して成る電圧制限回路を介して
カウンタ２５のクロック入力端ＣＫに接続し、その出力
端Ｑn 〜Ｑ0 の内の上位ビット出力端Ｑn 〜Ｑm がＤフ
リップフロップ２６の入力端Ｄn-m 〜Ｄ0 に接続し、Ｄ
フリップフロップ２６の出力端Ｄn-m 〜Ｄ0 はＤ／Ａ変
換器２７の入力端Ｄn-m 〜Ｄ0 に接続している。なお、
前記電圧制限回路は、、その接続点を前記Ａ点に接続す
る構成となっている。
圧パルス電圧をフライバックトランス２２の１次巻線に
供給し、２次巻線から昇圧されたパルスを得、これを整
流ダイオード２３で整流してＣＲＴドライブ部２４のＣ
ＲＴアノードに供給している。ＣＲＴドライブ部２４
は、陰極線管（ＣＲＴ）とこれを３原色ドライブするド
ライブ部とから構成されている。フライバックトランス
２２の１次巻線の一端は、抵抗ＲA を介してＡ点に接続
しており、さらに自動輝度制限（ＡＢＬ）用抵抗ＲB 及
び抵抗Ｒ8 を介して基準電位点に接続している。フライ
バックトランス２２の２次巻線の一端は、Ａ点に接続し
ており、さらに自動コントラスト制限（ＡＣＬ）用抵抗
ＲC 及び抵抗Ｒ2 を介して基準電位点に接続している。
Ａ点は、基準電位点と直流電源Ｅ2 との間にダイオード
Ｄ2 ，Ｄ1 を直列に接続して成る電圧制限回路を介して
カウンタ２５のクロック入力端ＣＫに接続し、その出力
端Ｑn 〜Ｑ0 の内の上位ビット出力端Ｑn 〜Ｑm がＤフ
リップフロップ２６の入力端Ｄn-m 〜Ｄ0 に接続し、Ｄ
フリップフロップ２６の出力端Ｄn-m 〜Ｄ0 はＤ／Ａ変
換器２７の入力端Ｄn-m 〜Ｄ0 に接続している。なお、
前記電圧制限回路は、、その接続点を前記Ａ点に接続す
る構成となっている。
【００２４】一方、入力端子２８に供給される垂直同期
パルスＶＤは、カウンタ２９のクロック入力端ＣＫに入
力され、カウンタ２９の出力端Ｑx は前記Ｄフリップフ
ロップ２６のクロック入力端ＣＫに接続する一方、ディ
レイライン３０を介して前記カウンタ２５のクリア端子
ＣＬＲに接続している。
パルスＶＤは、カウンタ２９のクロック入力端ＣＫに入
力され、カウンタ２９の出力端Ｑx は前記Ｄフリップフ
ロップ２６のクロック入力端ＣＫに接続する一方、ディ
レイライン３０を介して前記カウンタ２５のクリア端子
ＣＬＲに接続している。
【００２５】前記Ｄ／Ａ変換器２７の出力端は、抵抗Ｒ
9 及びＲ10を介してビデオクロマ集積回路（以下、ビデ
オクロマＩＣ）３３のコントラスト制御端子（ＣＯＮ
Ｔ）に接続し、抵抗Ｒ9 及びＲ10の接続点は抵抗Ｒ2 を
介して基準電位点に接続する一方プルアップ抵抗Ｒ1 を
介して直流電源Ｅに接続している。また、前記Ｄ／Ａ変
換器２７の出力端は、抵抗Ｒ11及びＲ12を介してビデオ
クロマＩＣ３３のピーキングレベル制御端子（ＰＩＣ
Ｔ）に接続し、抵抗Ｒ11及びＲ12の接続点は抵抗Ｒ4 を
介して基準電位点に接続する一方プルアップ抵抗Ｒ3 を
介して直流電源Ｅに接続している。さらに、前記Ｄ／Ａ
変換器２７の出力端は、反転増幅回路３１を介して抵抗
Ｒ13及びＲ14を介してビデオクロマＩＣ３３のピーキン
グ周波数制御端子（ＤＬ．ＡＤＪ）に接続し、抵抗Ｒ13
及びＲ14の接続点は抵抗Ｒ6 を介して基準電位点に接続
する一方プルアップ抵抗Ｒ5 を介して直流電源Ｅに接続
している。さらに、前記Ｄ／Ａ変換器２７の出力端は、
反転増幅回路３２を介して抵抗Ｒ15及びＲ16を介してビ
デオクロマＩＣ３３の黒レベル制御端子（ＢＲＴ）に接
続し、抵抗Ｒ15及びＲ16の接続点は抵抗Ｒ8 を介して基
準電位点に接続する一方プルアップ抵抗Ｒ7 を介して直
流電源Ｅに接続している。ビデオクロマＩＣ３３は、映
像処理及び色処理を行うためのものであり、例えば東芝
製集積回路ＴＡ８８０１Ｎが用いられる。ビデオクロマ
ＩＣ３３には、Ｙ／Ｃ入力端子３４から入力された輝度
信号（Ｙ信号）及び色信号（Ｃ信号）が供給され、ビデ
オクロマＩＣ３３からは色信号が出力され、ＣＲＴドラ
イブ部２４に供給されてＣＲＴ画面上に表示される。ピ
ーキングレベル制御端子（ＰＩＣＴ）及びピーキング周
波数制御端子（ＤＬ．ＡＤＪ）は、映像信号のピーキン
グレベル及びピーキング周波数を制御し、映像信号の周
波数特性を補償するための端子である。
9 及びＲ10を介してビデオクロマ集積回路（以下、ビデ
オクロマＩＣ）３３のコントラスト制御端子（ＣＯＮ
Ｔ）に接続し、抵抗Ｒ9 及びＲ10の接続点は抵抗Ｒ2 を
介して基準電位点に接続する一方プルアップ抵抗Ｒ1 を
介して直流電源Ｅに接続している。また、前記Ｄ／Ａ変
換器２７の出力端は、抵抗Ｒ11及びＲ12を介してビデオ
クロマＩＣ３３のピーキングレベル制御端子（ＰＩＣ
Ｔ）に接続し、抵抗Ｒ11及びＲ12の接続点は抵抗Ｒ4 を
介して基準電位点に接続する一方プルアップ抵抗Ｒ3 を
介して直流電源Ｅに接続している。さらに、前記Ｄ／Ａ
変換器２７の出力端は、反転増幅回路３１を介して抵抗
Ｒ13及びＲ14を介してビデオクロマＩＣ３３のピーキン
グ周波数制御端子（ＤＬ．ＡＤＪ）に接続し、抵抗Ｒ13
及びＲ14の接続点は抵抗Ｒ6 を介して基準電位点に接続
する一方プルアップ抵抗Ｒ5 を介して直流電源Ｅに接続
している。さらに、前記Ｄ／Ａ変換器２７の出力端は、
反転増幅回路３２を介して抵抗Ｒ15及びＲ16を介してビ
デオクロマＩＣ３３の黒レベル制御端子（ＢＲＴ）に接
続し、抵抗Ｒ15及びＲ16の接続点は抵抗Ｒ8 を介して基
準電位点に接続する一方プルアップ抵抗Ｒ7 を介して直
流電源Ｅに接続している。ビデオクロマＩＣ３３は、映
像処理及び色処理を行うためのものであり、例えば東芝
製集積回路ＴＡ８８０１Ｎが用いられる。ビデオクロマ
ＩＣ３３には、Ｙ／Ｃ入力端子３４から入力された輝度
信号（Ｙ信号）及び色信号（Ｃ信号）が供給され、ビデ
オクロマＩＣ３３からは色信号が出力され、ＣＲＴドラ
イブ部２４に供給されてＣＲＴ画面上に表示される。ピ
ーキングレベル制御端子（ＰＩＣＴ）及びピーキング周
波数制御端子（ＤＬ．ＡＤＪ）は、映像信号のピーキン
グレベル及びピーキング周波数を制御し、映像信号の周
波数特性を補償するための端子である。
【００２６】次に、図１の動作を説明する。フライバッ
クトランス２２を通りＣＲＴのアノードへ向かうアノー
ド電流ＩHが抵抗ＲA を流れることにより、図１のＡ点
には映出中の絵柄のＡＰＬに対応した電圧が発生する。
カウンタ２５のクロック入力端ＣＫは、Ａ点と同電位に
なるように接続されており、しかもＡ点の電圧はダイオ
ードＤ1 及びＤ2 により、 （０−ＶF ）≦（Ａ点電圧）≦（基準電圧Ｅ2 −ＶF ） に制限されている。但し、ＶF はダイオードＤ1 ，Ｄ2
の順方向降下電圧である。
クトランス２２を通りＣＲＴのアノードへ向かうアノー
ド電流ＩHが抵抗ＲA を流れることにより、図１のＡ点
には映出中の絵柄のＡＰＬに対応した電圧が発生する。
カウンタ２５のクロック入力端ＣＫは、Ａ点と同電位に
なるように接続されており、しかもＡ点の電圧はダイオ
ードＤ1 及びＤ2 により、 （０−ＶF ）≦（Ａ点電圧）≦（基準電圧Ｅ2 −ＶF ） に制限されている。但し、ＶF はダイオードＤ1 ，Ｄ2
の順方向降下電圧である。
【００２７】アノード電流ＩH の変動により、Ａ点電圧
が変化してカウンタ２５の入力端ＣＫのしきい値電圧を
上下すると、その回数がカウンタ２５の出力端Ｑ0 〜Ｑ
n に出力される。 ｎ≧ｍ≧０ とすると、カウンタ２
５の出力Ｑn 〜Ｑm はＤフリップフロップ２６の入力端
Ｄ（Ｄn-m 〜Ｄ0 ）に入力される。
が変化してカウンタ２５の入力端ＣＫのしきい値電圧を
上下すると、その回数がカウンタ２５の出力端Ｑ0 〜Ｑ
n に出力される。 ｎ≧ｍ≧０ とすると、カウンタ２
５の出力Ｑn 〜Ｑm はＤフリップフロップ２６の入力端
Ｄ（Ｄn-m 〜Ｄ0 ）に入力される。
【００２８】カウンタ２９の入力端ＣＫには垂直同期パ
ルスＶＤが入力されており、垂直同期パルスＶＤのある
整数倍の周期でカウンタ２９の出力Ｑx がローレベル
（Ｌ）からハイレベル（Ｈ）またはハイレベル（Ｈ）か
らローレベル（Ｌ）に変化する。カウンタ２９の出力Ｑ
x はＤフリップフロップ２６のクロック入力端子ＣＫと
同電位となるように接続されているので、出力Ｑx の立
ち上がり又は立ち上がりエッジをトリガとしてカウンタ
２５の出力Ｑn 〜Ｑm がＤフリップフロップ２６の出力
Ｑ（Ｄn-m 〜Ｄ0 ）に出力されて、次のトリガまで保持
される。カウンタ２９の出力Ｑx は、Ｄフリップフロッ
プ２６がトリガを受けてから出力を完了するまでの時間
以上ディレイライン３０で遅延されてカウンタ２５のク
リア端子ＣＬＲに入力されて、カウンタ２５を初期化す
る。Ｄフリップフロップ２６の出力はＤ／Ａ変換器２７
に入力されて、アナログの直流電圧に変換される。Ｄ／
Ａ変換器２７の出力は、反転増幅回路３１，３２と、基
準電圧Ｅ及び抵抗Ｒ1 〜Ｒ16から成るバイアス回路とを
介して、前記ビデオクロマＩＣ３３のコントラスト制御
端子（ＣＯＮＴ），ピーキング制御端子（ＰＩＣＴ），
ピーキング周波数制御端子（ＤＬ．ＡＤＪ），黒レベル
制御端子（ＢＲＴ）に入力される。
ルスＶＤが入力されており、垂直同期パルスＶＤのある
整数倍の周期でカウンタ２９の出力Ｑx がローレベル
（Ｌ）からハイレベル（Ｈ）またはハイレベル（Ｈ）か
らローレベル（Ｌ）に変化する。カウンタ２９の出力Ｑ
x はＤフリップフロップ２６のクロック入力端子ＣＫと
同電位となるように接続されているので、出力Ｑx の立
ち上がり又は立ち上がりエッジをトリガとしてカウンタ
２５の出力Ｑn 〜Ｑm がＤフリップフロップ２６の出力
Ｑ（Ｄn-m 〜Ｄ0 ）に出力されて、次のトリガまで保持
される。カウンタ２９の出力Ｑx は、Ｄフリップフロッ
プ２６がトリガを受けてから出力を完了するまでの時間
以上ディレイライン３０で遅延されてカウンタ２５のク
リア端子ＣＬＲに入力されて、カウンタ２５を初期化す
る。Ｄフリップフロップ２６の出力はＤ／Ａ変換器２７
に入力されて、アナログの直流電圧に変換される。Ｄ／
Ａ変換器２７の出力は、反転増幅回路３１，３２と、基
準電圧Ｅ及び抵抗Ｒ1 〜Ｒ16から成るバイアス回路とを
介して、前記ビデオクロマＩＣ３３のコントラスト制御
端子（ＣＯＮＴ），ピーキング制御端子（ＰＩＣＴ），
ピーキング周波数制御端子（ＤＬ．ＡＤＪ），黒レベル
制御端子（ＢＲＴ）に入力される。
【００２９】映出中の映像のＡＰＬ変化の単位時間当た
りの回数が多いと、カウンタ２５のカウント回数出力値
が大きくなり、Ｄ／Ａ変換器２７の出力電圧が高くな
る。この場合、コントラストが大、ピーキングレベルが
大、ピーキング周波数が低、黒レベルが低の方向に各制
御電圧が変化する。従って、コントラスト感が増えて周
波数の低い部分の画質が強調された、迫力あるダイナミ
ックな映像が得られる。
りの回数が多いと、カウンタ２５のカウント回数出力値
が大きくなり、Ｄ／Ａ変換器２７の出力電圧が高くな
る。この場合、コントラストが大、ピーキングレベルが
大、ピーキング周波数が低、黒レベルが低の方向に各制
御電圧が変化する。従って、コントラスト感が増えて周
波数の低い部分の画質が強調された、迫力あるダイナミ
ックな映像が得られる。
【００３０】また、映出中の映像のＡＰＬ変化の単位時
間当たりの回数が少ないと、カウンタ２５のカウント回
数出力値が小さくなり、Ｄ／Ａ変換器２７の出力電圧が
低くなる。この場合、コントラストが小、ピーキングレ
ベルが小、ピーキング周波数が高、黒レベルが高の方向
に各制御電圧が変化する。従って、コントラストが抑え
られ、暗部の階調再現性が増し、細部まで緻密に再現す
る繊細な映像が得られる。
間当たりの回数が少ないと、カウンタ２５のカウント回
数出力値が小さくなり、Ｄ／Ａ変換器２７の出力電圧が
低くなる。この場合、コントラストが小、ピーキングレ
ベルが小、ピーキング周波数が高、黒レベルが高の方向
に各制御電圧が変化する。従って、コントラストが抑え
られ、暗部の階調再現性が増し、細部まで緻密に再現す
る繊細な映像が得られる。
【００３１】図２は本発明の第２の実施例を示すブロッ
ク図である。図１と同一部分には同一符号を付して説明
する。
ク図である。図１と同一部分には同一符号を付して説明
する。
【００３２】図２の実施例は、図１におけるダイオード
Ｄ1 ，Ｄ2 の接続点とカウント２５のクロック入力端子
ＣＫの間に、増幅回路３５と切換スイッチ３６とを設け
た構成とするものである。Ａ点電圧はそのまま切換スイ
ッチ３６の入力端ｂに入力する一方、増幅回路３５を通
して切換スイッチ３６の入力端ａに入力し、切換スイッ
チ３６の出力がカウンタ２５のクロック入力端ＣＫに入
力している。切換スイッチ３６は、カウンタ２５にＡ点
電圧をそのまま入力するか、増幅回路３５を通した増幅
電圧を入力するかを切り換えるものである。その他の構
成は図１と同様である。
Ｄ1 ，Ｄ2 の接続点とカウント２５のクロック入力端子
ＣＫの間に、増幅回路３５と切換スイッチ３６とを設け
た構成とするものである。Ａ点電圧はそのまま切換スイ
ッチ３６の入力端ｂに入力する一方、増幅回路３５を通
して切換スイッチ３６の入力端ａに入力し、切換スイッ
チ３６の出力がカウンタ２５のクロック入力端ＣＫに入
力している。切換スイッチ３６は、カウンタ２５にＡ点
電圧をそのまま入力するか、増幅回路３５を通した増幅
電圧を入力するかを切り換えるものである。その他の構
成は図１と同様である。
【００３３】この構成では、コントラストを小さくして
いてＡ点電圧の変化が小さいためにカウンタ２５が動作
しない場合には、切換スイッチ３６を入力端ａに切り換
え、増幅回路３５を通した出力をカウンタ２５に入力す
ることにより、コントラストを下げている場合でも図２
と同様な自動調整の効果が得られる。
いてＡ点電圧の変化が小さいためにカウンタ２５が動作
しない場合には、切換スイッチ３６を入力端ａに切り換
え、増幅回路３５を通した出力をカウンタ２５に入力す
ることにより、コントラストを下げている場合でも図２
と同様な自動調整の効果が得られる。
【００３４】以上述べた図１，図２の実施例によれば、
単位時間内に映出された映像の内容の明るさに応じて自
動的に調整が行われるため、ユーザーが映像ソフトの内
容に応じて自分で調整を行う煩わしさを解消できる。
単位時間内に映出された映像の内容の明るさに応じて自
動的に調整が行われるため、ユーザーが映像ソフトの内
容に応じて自分で調整を行う煩わしさを解消できる。
【００３５】図３は本発明の第３の実施例の映像信号処
理回路を示すブロック図である。
理回路を示すブロック図である。
【００３６】図３において、入力端子４１に入力された
カラー映像信号は、３次元Ｙ／Ｃ処理集積回路（以下、
３次元Ｙ／Ｃ処理ＩＣ）４２に供給されている。３次元
Ｙ／Ｃ処理ＩＣ４２には、例えば東芝製３次元処理ＩＣ
ＴＣ９０５７が用いられる。このＩＣ４２は、フレー
ムメモリと比較手段を有し、フレーム間の相関を利用し
てＹ／Ｃ分離を行い、Ｙ／Ｃ出力端子に輝度信号（Ｙ信
号）と色信号（Ｃ信号）を出力する一方、端子ＤＮＫに
映像信号を単位画素ごとに１フレーム前の画素と比較し
て、一致しているか（即ち、静止しているか）、一致し
ていないか（即ち、動いているか）の判別結果をローレ
ベル（”０”）又はハイレベル（”１”）で１ビット形
式で出力するものである。一致している場合にはローレ
ベル、一致していない場合にはハイレベルが出力され
る。
カラー映像信号は、３次元Ｙ／Ｃ処理集積回路（以下、
３次元Ｙ／Ｃ処理ＩＣ）４２に供給されている。３次元
Ｙ／Ｃ処理ＩＣ４２には、例えば東芝製３次元処理ＩＣ
ＴＣ９０５７が用いられる。このＩＣ４２は、フレー
ムメモリと比較手段を有し、フレーム間の相関を利用し
てＹ／Ｃ分離を行い、Ｙ／Ｃ出力端子に輝度信号（Ｙ信
号）と色信号（Ｃ信号）を出力する一方、端子ＤＮＫに
映像信号を単位画素ごとに１フレーム前の画素と比較し
て、一致しているか（即ち、静止しているか）、一致し
ていないか（即ち、動いているか）の判別結果をローレ
ベル（”０”）又はハイレベル（”１”）で１ビット形
式で出力するものである。一致している場合にはローレ
ベル、一致していない場合にはハイレベルが出力され
る。
【００３７】Ｙ／Ｃ出力端子からのＹ信号及びＣ信号
は、ビデオクロマＩＣ５１に入力される。ビデオクロマ
ＩＣ５１は、映像処理及び色処理を行うためのものであ
り、例えば東芝製集積回路ＴＡ８８０１Ｎが用いられ
る。
は、ビデオクロマＩＣ５１に入力される。ビデオクロマ
ＩＣ５１は、映像処理及び色処理を行うためのものであ
り、例えば東芝製集積回路ＴＡ８８０１Ｎが用いられ
る。
【００３８】端子ＤＮＫは、バッファ４３及びダイオー
ド４４を介して抵抗４５，コンデンサ４６及び抵抗４７
から成る積分回路に接続し、さらに増幅回路４８に接続
している。
ド４４を介して抵抗４５，コンデンサ４６及び抵抗４７
から成る積分回路に接続し、さらに増幅回路４８に接続
している。
【００３９】前記増幅回路４８の出力端は、抵抗Ｒ9 及
びＲ10を介してビデオクロマＩＣ５１のコントラスト制
御端子（ＣＯＮＴ）に接続し、抵抗Ｒ9 及びＲ10の接続
点は抵抗Ｒ2 を介して基準電位点に接続する一方プルア
ップ抵抗Ｒ1 を介して直流電源Ｅに接続している。ま
た、前記増幅回路４８の出力端は、抵抗Ｒ11及びＲ12を
介してビデオクロマＩＣ５１のピーキングレベル制御端
子（ＰＩＣＴ）に接続し、抵抗Ｒ11及びＲ12の接続点は
抵抗Ｒ4 を介して基準電位点に接続する一方プルアップ
抵抗Ｒ3 を介して直流電源Ｅに接続している。さらに、
前記増幅回路４８の出力端は、反転増幅回路４９を介し
て抵抗Ｒ13及びＲ14を介してビデオクロマＩＣ５１のピ
ーキング周波数制御端子（ＤＬ．ＡＤＪ）に接続し、抵
抗Ｒ13及びＲ14の接続点は抵抗Ｒ6 を介して基準電位点
に接続する一方プルアップ抵抗Ｒ5を介して直流電源Ｅ
に接続している。さらに、前記増幅回路４８の出力端
は、反転増幅回路５０を介して抵抗Ｒ15及びＲ16を介し
てビデオクロマＩＣ５１の黒レベル制御端子（ＢＲＴ）
に接続し、抵抗Ｒ15及びＲ16の接続点は抵抗Ｒ8 を介し
て基準電位点に接続する一方プルアップ抵抗Ｒ7 を介し
て直流電源Ｅに接続している。ビデオクロマＩＣ５１か
らの色出力は、ＣＲＴドライブ部５２に供給されてＣＲ
Ｔ画面上に映出される。ＣＲＴドライブ部５２は、陰極
線管（ＣＲＴ）とこれを３原色ドライブするドライブ部
とから構成されている。
びＲ10を介してビデオクロマＩＣ５１のコントラスト制
御端子（ＣＯＮＴ）に接続し、抵抗Ｒ9 及びＲ10の接続
点は抵抗Ｒ2 を介して基準電位点に接続する一方プルア
ップ抵抗Ｒ1 を介して直流電源Ｅに接続している。ま
た、前記増幅回路４８の出力端は、抵抗Ｒ11及びＲ12を
介してビデオクロマＩＣ５１のピーキングレベル制御端
子（ＰＩＣＴ）に接続し、抵抗Ｒ11及びＲ12の接続点は
抵抗Ｒ4 を介して基準電位点に接続する一方プルアップ
抵抗Ｒ3 を介して直流電源Ｅに接続している。さらに、
前記増幅回路４８の出力端は、反転増幅回路４９を介し
て抵抗Ｒ13及びＲ14を介してビデオクロマＩＣ５１のピ
ーキング周波数制御端子（ＤＬ．ＡＤＪ）に接続し、抵
抗Ｒ13及びＲ14の接続点は抵抗Ｒ6 を介して基準電位点
に接続する一方プルアップ抵抗Ｒ5を介して直流電源Ｅ
に接続している。さらに、前記増幅回路４８の出力端
は、反転増幅回路５０を介して抵抗Ｒ15及びＲ16を介し
てビデオクロマＩＣ５１の黒レベル制御端子（ＢＲＴ）
に接続し、抵抗Ｒ15及びＲ16の接続点は抵抗Ｒ8 を介し
て基準電位点に接続する一方プルアップ抵抗Ｒ7 を介し
て直流電源Ｅに接続している。ビデオクロマＩＣ５１か
らの色出力は、ＣＲＴドライブ部５２に供給されてＣＲ
Ｔ画面上に映出される。ＣＲＴドライブ部５２は、陰極
線管（ＣＲＴ）とこれを３原色ドライブするドライブ部
とから構成されている。
【００４０】次に、図３の動作を説明する。３次元Ｙ／
Ｃ処理ＩＣ４２の出力端ＤＮＫからハイレベルが出力さ
れる割合が多い（即ち、動いている部分が多い）と、図
示Ｂ点の電圧（積分出力）が上昇し、Ｌレベルが出力さ
れる割合が多い（即ち、静止している部分が多い）と、
Ｂ点の電圧は下降する。従って、Ｂ点の電圧は、映像信
号中の動いている部分と静止している部分の割合に対応
して変化する。Ｂ点の電圧は、増幅回路４８，反転増幅
回路４９及び５０，基準電圧Ｅと抵抗Ｒ1 〜Ｒ16から成
るバイアス回路を介して、前記ビデオクロマＩＣ５１の
コントラスト制御端子（ＣＯＮＴ），ピーキング制御端
子（ＰＩＣＴ），ピーキング周波数制御端子（ＤＬ．Ａ
ＤＪ），黒レベル制御端子（ＢＲＴ）に入力される。
Ｃ処理ＩＣ４２の出力端ＤＮＫからハイレベルが出力さ
れる割合が多い（即ち、動いている部分が多い）と、図
示Ｂ点の電圧（積分出力）が上昇し、Ｌレベルが出力さ
れる割合が多い（即ち、静止している部分が多い）と、
Ｂ点の電圧は下降する。従って、Ｂ点の電圧は、映像信
号中の動いている部分と静止している部分の割合に対応
して変化する。Ｂ点の電圧は、増幅回路４８，反転増幅
回路４９及び５０，基準電圧Ｅと抵抗Ｒ1 〜Ｒ16から成
るバイアス回路を介して、前記ビデオクロマＩＣ５１の
コントラスト制御端子（ＣＯＮＴ），ピーキング制御端
子（ＰＩＣＴ），ピーキング周波数制御端子（ＤＬ．Ａ
ＤＪ），黒レベル制御端子（ＢＲＴ）に入力される。
【００４１】映出中の映像の動いている部分の割合が多
いと、積分回路の出力値（Ｂ点電圧）が大きくなり、増
幅回路４８の出力電圧が高くなる。この場合、コントラ
ストが大、ピーキングレベルが大、ピーキング周波数が
低、黒レベルが低の方向に各制御電圧が変化する。従っ
て、コントラスト感が増して周波数のと低い部分の画質
が強調された、迫力あるダイナミックな映像が得られ
る。
いと、積分回路の出力値（Ｂ点電圧）が大きくなり、増
幅回路４８の出力電圧が高くなる。この場合、コントラ
ストが大、ピーキングレベルが大、ピーキング周波数が
低、黒レベルが低の方向に各制御電圧が変化する。従っ
て、コントラスト感が増して周波数のと低い部分の画質
が強調された、迫力あるダイナミックな映像が得られ
る。
【００４２】また、映出中の映像の動いている部分の割
合が小さいと、積分回路の出力値（Ｂ点電圧）が小さく
なり、増幅回路４８の出力電圧が低くなる。この場合、
コントラストが小、ピーキングレベルが小、ピーキング
周波数が高、黒レベルが高の方向に各制御電圧が変化す
る。従って、コントラストが抑えられ、暗部の階調再現
性が増し、細部まできめ細かく再現する繊細な映像が得
られる。
合が小さいと、積分回路の出力値（Ｂ点電圧）が小さく
なり、増幅回路４８の出力電圧が低くなる。この場合、
コントラストが小、ピーキングレベルが小、ピーキング
周波数が高、黒レベルが高の方向に各制御電圧が変化す
る。従って、コントラストが抑えられ、暗部の階調再現
性が増し、細部まできめ細かく再現する繊細な映像が得
られる。
【００４３】図４は本発明の第４の実施例を示すブロッ
ク図である。
ク図である。
【００４４】図４の実施例は、図３における増幅回路４
８の出力端に、図１の符号２５〜３０に示したものと同
様な符号５３〜５８の回路を設けた構成とするものであ
る。
８の出力端に、図１の符号２５〜３０に示したものと同
様な符号５３〜５８の回路を設けた構成とするものであ
る。
【００４５】即ち、増幅回路４８の出力を、カウンタ５
３のクロック入力端ＣＫに接続し、その出力端Ｑn 〜Ｑ
0 の内の上位ビット出力端Ｑn 〜Ｑm をＤフリップフロ
ップ５４の入力端Ｄn-m 〜Ｄ0 に接続し、Ｄフリップフ
ロップ５４の出力端Ｄn-m 〜Ｄ0 はＤ／Ａ変換器５５の
入力端Ｄn-m 〜Ｄ0 に接続している。
３のクロック入力端ＣＫに接続し、その出力端Ｑn 〜Ｑ
0 の内の上位ビット出力端Ｑn 〜Ｑm をＤフリップフロ
ップ５４の入力端Ｄn-m 〜Ｄ0 に接続し、Ｄフリップフ
ロップ５４の出力端Ｄn-m 〜Ｄ0 はＤ／Ａ変換器５５の
入力端Ｄn-m 〜Ｄ0 に接続している。
【００４６】一方、入力端子５６に供給される垂直同期
パルスＶＤは、カウンタ５７のクロック入力端ＣＫに入
力され、カウンタ５７の出力端Ｑx は前記Ｄフリップフ
ロップ５４のクロック入力端ＣＫに接続する一方、ディ
レイライン５８を介して前記カウンタ５３のクリア端子
ＣＬＲに接続している。
パルスＶＤは、カウンタ５７のクロック入力端ＣＫに入
力され、カウンタ５７の出力端Ｑx は前記Ｄフリップフ
ロップ５４のクロック入力端ＣＫに接続する一方、ディ
レイライン５８を介して前記カウンタ５３のクリア端子
ＣＬＲに接続している。
【００４７】前記Ｄ／Ａ変換器５５の出力端は、図３と
同様に抵抗Ｒ9 ，Ｒ11，反転増幅回路４９，５０の入力
端に接続している。その他の構成は図３と同様である。
同様に抵抗Ｒ9 ，Ｒ11，反転増幅回路４９，５０の入力
端に接続している。その他の構成は図３と同様である。
【００４８】次に、図４の動作を説明する。積分回路
（４５〜４７）から出力されるＢ点電圧が、増幅回路４
８を介して接続されているカウンタ５３の入力端子ＣＫ
のしきい値電圧を上下するように変化すると、その上下
回数がカウンタ５３の出力端子Ｑ0 〜Ｑn に出力され
る。 ｎ≧ｍ≧０ とすると、カウンタ５３の出力Ｑn
〜Ｑm はＤフリップフロップ５４の入力端Ｄ（Ｄn-m 〜
Ｄ0 ）に入力される。
（４５〜４７）から出力されるＢ点電圧が、増幅回路４
８を介して接続されているカウンタ５３の入力端子ＣＫ
のしきい値電圧を上下するように変化すると、その上下
回数がカウンタ５３の出力端子Ｑ0 〜Ｑn に出力され
る。 ｎ≧ｍ≧０ とすると、カウンタ５３の出力Ｑn
〜Ｑm はＤフリップフロップ５４の入力端Ｄ（Ｄn-m 〜
Ｄ0 ）に入力される。
【００４９】カウンタ５７の入力端ＣＫには垂直同期パ
ルスＶＤが入力されており、垂直同期パルスＶＤのある
整数倍の周期でカウンタ５７の出力Ｑx がローレベル
（Ｌ）からハイレベル（Ｈ）またはハイレベル（Ｈ）か
らローレベル（Ｌ）に変化する。カウンタ５７の出力Ｑ
x はＤフリップフロップ５４のクロック入力端ＣＫと同
電位となるように接続されているので、出力Ｑx の立ち
上がり又は立ち上がりエッジをトリガとしてカウンタ５
３の出力Ｑn 〜Ｑm がＤフリップフロップ５４の出力Ｑ
（Ｄn-m 〜Ｄ0 ）に出力されて、次のトリガまで保持さ
れる。カウンタ５７の出力Ｑx は、Ｄフリップフロップ
５４がトリガを受けてから出力を完了するまでの時間以
上ディレイライン５８で遅延されてカウンタ５３のクリ
ア端子ＣＬＲに入力されて、カウンタ５３を初期化す
る。Ｄフリップフロップ５４の出力はＤ／Ａ変換器５５
に入力されて、アナログの直流電圧に変換される。Ｄ／
Ａ変換器５５の出力は、反転増幅回路４９，５０と、基
準電圧Ｅ及び抵抗Ｒ1 〜Ｒ16から成るバイアス回路とを
介して、前記ビデオクロマＩＣ５１のコントラスト制御
端子（ＣＯＮＴ），ピーキング制御端子（ＰＩＣＴ），
ピーキング周波数制御端子（ＤＬ．ＡＤＪ），黒レベル
制御端子（ＢＲＴ）に入力される。
ルスＶＤが入力されており、垂直同期パルスＶＤのある
整数倍の周期でカウンタ５７の出力Ｑx がローレベル
（Ｌ）からハイレベル（Ｈ）またはハイレベル（Ｈ）か
らローレベル（Ｌ）に変化する。カウンタ５７の出力Ｑ
x はＤフリップフロップ５４のクロック入力端ＣＫと同
電位となるように接続されているので、出力Ｑx の立ち
上がり又は立ち上がりエッジをトリガとしてカウンタ５
３の出力Ｑn 〜Ｑm がＤフリップフロップ５４の出力Ｑ
（Ｄn-m 〜Ｄ0 ）に出力されて、次のトリガまで保持さ
れる。カウンタ５７の出力Ｑx は、Ｄフリップフロップ
５４がトリガを受けてから出力を完了するまでの時間以
上ディレイライン５８で遅延されてカウンタ５３のクリ
ア端子ＣＬＲに入力されて、カウンタ５３を初期化す
る。Ｄフリップフロップ５４の出力はＤ／Ａ変換器５５
に入力されて、アナログの直流電圧に変換される。Ｄ／
Ａ変換器５５の出力は、反転増幅回路４９，５０と、基
準電圧Ｅ及び抵抗Ｒ1 〜Ｒ16から成るバイアス回路とを
介して、前記ビデオクロマＩＣ５１のコントラスト制御
端子（ＣＯＮＴ），ピーキング制御端子（ＰＩＣＴ），
ピーキング周波数制御端子（ＤＬ．ＡＤＪ），黒レベル
制御端子（ＢＲＴ）に入力される。
【００５０】図４に示した実施例によれば、映像信号中
の動いている部分が占める割合の変化が、垂直周期のあ
る整数倍の期間に何回発生したのかを検出することがで
きるため、図３に示す実施例よりも映出中の映像ソフト
の変化の激しさをより詳しく判別することができる。
の動いている部分が占める割合の変化が、垂直周期のあ
る整数倍の期間に何回発生したのかを検出することがで
きるため、図３に示す実施例よりも映出中の映像ソフト
の変化の激しさをより詳しく判別することができる。
【００５１】以上述べた図３，図４の実施例によれば、
映出中のソフトの動画面積の変化の激しさに応じて自動
的に調整が行われるため、ユーザーがソフトの内容に応
じて映像を変化させる要素を自分で調整を行う煩わしさ
が解消される効果がある。
映出中のソフトの動画面積の変化の激しさに応じて自動
的に調整が行われるため、ユーザーがソフトの内容に応
じて映像を変化させる要素を自分で調整を行う煩わしさ
が解消される効果がある。
【００５２】
【発明の効果】以上述べたように本発明によれば、映出
中のソフトが動きや明るさの変化の激しいソフトなの
か、動きや明るさの変化の少ないソフトなのかを判別し
て、映像を変化させる要素を自動的に最適制御すること
ができる。従って、ユーザーが自分で映像を最適調整す
る煩わしさを解消することができる。
中のソフトが動きや明るさの変化の激しいソフトなの
か、動きや明るさの変化の少ないソフトなのかを判別し
て、映像を変化させる要素を自動的に最適制御すること
ができる。従って、ユーザーが自分で映像を最適調整す
る煩わしさを解消することができる。
【図１】本発明の第１の実施例の映像信号処理回路を示
すブロック図。
すブロック図。
【図２】本発明の第２の実施例を示すブロック図。
【図３】本発明の第３の実施例を示すブロック図。
【図４】本発明の第４の実施例を示すブロック図。
【図５】従来の映像信号処理回路を示すブロック図。
【図６】他の従来例の映像信号処理回路のブロック図
【図７】テレビジョンセット周辺の明るさを検出して自
動的に調整を行うカラーテレビジョン受像機のブロック
図。
動的に調整を行うカラーテレビジョン受像機のブロック
図。
【図８】階調分布を検出して映像信号の直線性を変化さ
せる従来の映像信号処理回路のブロック図。
せる従来の映像信号処理回路のブロック図。
２１…高圧出力回路 ２２…フライバックトランス ２４，５２…ＣＲＴドライブ部 ２５，５３…カウンタ ２６，５４…Ｄフリップフロップ（保持手段） ２７，５５…Ｄ／Ａ変換器 ２８，５６…垂直同期パルス入力端子 ２９，５７…カウンタ ３０，５８…ディレイライン ３３，５１…ビデオクロマＩＣ（信号処理手段） ４１…カラー映像信号入力端子 ４２…３次元Ｙ／Ｃ処理ＩＣ ４５，４６，４７…積分回路
Claims (4)
- 【請求項１】カラー映像信号の単位時間当たりのＡＰＬ
変化量を検出するＡＰＬ変化検出手段と、 その検出結果に応じて、映像を変化させる要素を変化さ
せて、映像内容に応じた最適な映像出力を得る信号処理
手段とを具備したことを特徴とする映像信号処理回路。 - 【請求項２】前記ＡＰＬ変化検出手段は、 陰極線管のアノード電流に対応した電圧を発生する電圧
発生手段と、 この電圧発生手段の電圧が、しきい値を一定期間内に上
下した回数をカウントするカウンタと、 このカウンタの出力値を一定期間保持する保持手段と、 この保持手段の出力をアナログの直流電圧に変換する手
段とから構成されることを特徴とする請求項１記載の映
像信号処理回路。 - 【請求項３】カラー映像信号の動画部分と静止画部分の
割合を検出する検出手段と、 その検出結果に応じて、映像を変化させる要素を変化さ
せて、映像内容に応じた最適な映像出力を得る信号処理
手段とを具備したことを特徴とする映像信号処理回路。 - 【請求項４】前記検出手段は、 カラー映像信号を単位画素ごとに１フレーム前の画素と
比較して、一致しているか否かを、ハイレベルまたはロ
ーレベルで出力する比較手段と、 この比較手段の出力を積分し直流電圧に変換する手段と
から構成されることを特徴とする請求項３記載の映像信
号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14949293A JPH0715685A (ja) | 1993-06-21 | 1993-06-21 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14949293A JPH0715685A (ja) | 1993-06-21 | 1993-06-21 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715685A true JPH0715685A (ja) | 1995-01-17 |
Family
ID=15476338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14949293A Pending JPH0715685A (ja) | 1993-06-21 | 1993-06-21 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715685A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008007745A1 (fr) * | 2006-07-12 | 2008-01-17 | Panasonic Corporation | Système d'enregistrement/reproduction, dispositif d'enregistrement et dispositif de reproduction |
-
1993
- 1993-06-21 JP JP14949293A patent/JPH0715685A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008007745A1 (fr) * | 2006-07-12 | 2008-01-17 | Panasonic Corporation | Système d'enregistrement/reproduction, dispositif d'enregistrement et dispositif de reproduction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297859B1 (en) | Opto sensor signal detector | |
| CA2083312C (en) | Beam current limiting arrangement for a televison system with picture-in-picture provisions | |
| US6606130B1 (en) | Projection video display with multiple photo sensors | |
| CA1154152A (en) | Video signal processing circuit | |
| US5555026A (en) | Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function | |
| US5432566A (en) | Video circuit controlling brightness and/or saturation | |
| EP0700208B1 (en) | Automatic brightness contrast lighting circuits and luminance/color difference signal processor and video display apparatus comprising the same | |
| KR100659989B1 (ko) | 투사 디스플레이 장치의 자동 교정 방법 | |
| EP0841809A2 (en) | Automatic black level stabilizing apparatus | |
| US6392612B1 (en) | Opto sensor signal current detector | |
| US4642532A (en) | Projection TV deflection loss protection circuit | |
| JPH0715685A (ja) | 映像信号処理回路 | |
| GB2082872A (en) | Keying signal generator with false output immunity | |
| CA2013928C (en) | Anti-blister circuit | |
| JPH0785573B2 (ja) | カラーテレビジョン受像機のドーミング防止回路 | |
| JPH0287780A (ja) | 映像信号の中間調補正回路 | |
| JPH04277987A (ja) | 映像信号処理回路 | |
| JPS6075189A (ja) | 色温度切換回路 | |
| JPH06284355A (ja) | テレビジョン受像機 | |
| JPH11308483A (ja) | ハイビジョン信号振幅制御装置 | |
| JPH06178309A (ja) | Ｒｇｂ映像信号処理回路 | |
| JPH08331418A (ja) | γ補正回路 | |
| JPH07212621A (ja) | 階調補正回路 | |
| JPH0654278A (ja) | テレビジョン受像機 | |
| JPH04336877A (ja) | テレビジョン受像機 |