JPH07154681A - ディジタル映像信号再標本化装置 - Google Patents

Abstract

(57)【要約】 【目的】 標本化された入力ディジタル映像信号を再標
本化するとともに映像を縮小または拡大する。 【構成】 入力信号位置算出部1 に水平同期信号HDと入
力信号クロックCKA が入力されると書込みアドレス信号
WAを映像信号記憶部2 に出力する。出力信号位置演算部
3 に水平同期信号HDと出力信号クロックCKB が入力され
ると出力信号位置m が読出しアドレス演算部4 に入力さ
れ、これにより読出しアドレス演算部4 は整数部u1を映
像信号記憶部2 に、小数部u2を係数演算部5 にそれぞれ
供給する。映像信号記憶部2 に水平同期信号HD、書込み
アドレス信号WAおよび入力信号が供給されるとデータを
作成し、これらのデータを積和演算部6 に供給する。積
和演算部6 ではこれらのデータと係数算出部5 で作成さ
れた係数と積和演算し、その結果を出力信号端子OUT に
出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、第１の標本化周波数で
標本化されているディジタル映像信号を前記第１の標本
化周波数とは異なる第２の標本周波数で再標本化する装
置、特に標本化周波数の変換と同時に映像の縮小または
拡大を行うようにしたディジタル映像信号再標本化装置
に関するものである。

【０００２】

【従来の技術】近年、技術の進歩によりCCD などの撮像
装置は多画素化の傾向にある。CCD が使用されはじめた
頃は数万画素程度のCCD が使用されていたが、最近では
40万画素クラスのものが使用されている。40万画素のCC
D が出力する映像信号をディジタル化する場合、NTSC方
式ではこの標本化周波数が一般にサブキャリアの４倍の
周波数となるように標本化する。この場合CCD の出力信
号を歪みなく標本化するためには、この標本化周波数を
CCD の動作周波数と同一またはこの整数倍とする必要が
ある。

【０００３】ディジタルテレビの規格は、CCIR-601号勧
告によれば標本化周波数が13.5MHz（いわゆるD1規格）
と決められており、またVTR の規格としてD2規格(SMPTE
244M〜248M) では14.32MHzと決められている。その他の
VTR の規格も種々のものが提案されているが、これらの
標本化周波数は互いに異なるものとなる。CCD の出力す
る信号を標本化するときの標本化周波数と、モニタやVT
R に表示または記憶するときの標本化周波数は統一され
る傾向になく、したがってディジタル信号の状態でこれ
らの機器を接続するためには映像信号の処理段階のどこ
かで標本化周波数を変換する必要がある。

【０００４】従来、標本化周波数の変換方法について種
々の方法が提案されている。例えば入力信号と出力信号
の標本化周波数の比が簡単な整数比a:b となる場合に
は、まず標本化周波数をｂ倍にし、その後出力される信
号を1/a に間引くことにより実現される。しかしながら
この方法では、入力信号と出力信号との標本化周波数の
比が簡単な整数比となる必要がある。例えば13.5MHz か
ら14.32MHzに変換する場合この比は33:35 であるので、
13.5MHz の35倍は472.5MHzと非常に高い周波数を処理す
る必要があり、実現不可能である。入力信号および出力
信号の標本化周波数を高速にすることがない標本化周波
数の変換方法として、例えば"Digital Video Signal Tr
anscoding"(SMPTE Journal,July 1990),"Sampling-Rate
Conversion of Video Signal"(SMPTE Journal,Novembe
r 1991),"Clock Rate Conversion for Digital Video"
(SMPTE Journal,June1992)等を挙げることができる。

【０００５】

【発明が解決しようとする課題】近年、従来のアスペク
ト比(4:3) と異なるアスペクト比 (例えば16:9) を有す
る撮像装置およびモニタ等が開発されている。アスペク
ト比と標本化周波数が異なる撮像装置とモニタを使用す
る場合、その機器間で映像信号の縮小および拡大と標本
化周波数の変換が必要である。上述した変換方法では標
本化周波数の変換と縮小または拡大を同時に行うことは
できない。したがって、例えば標本化周波数を変換した
後に縮小または拡大を行うか縮小または拡大を行った後
に標本化周波数を変換する必要があり、それだけ回路が
複雑になり、高価となる欠点があった。

【０００６】本発明の目的は、既に標本化されたディジ
タル映像信号の標本化周波数とは異なる標本化周波数で
このディジタル映像信号を再標本化するのと同時に映像
の縮小または拡大を行うことができるディジタル映像信
号再標本化装置を提供することである。

【０００７】

【課題を解決するための手段】本発明のディジタル映像
信号再標本化装置は、第１の標本化周波数で標本化され
た入力ディジタル映像信号の画面上の位置を入力信号位
置信号として検出する入力位置検出手段と、前記入力デ
ィジタル映像信号を第２の標本化周波数で再標本化した
出力ディジタル映像信号の画面上の位置を出力信号位置
信号として検出する出力位置検出手段と、前記出力信号
位置信号の出力信号位置に基づいて前記出力信号位置信
号が前記入力ディジタル映像信号のどの位置の信号かを
算出し、算出された位置の値の整数部を読出しアドレス
整数部信号とするとともに小数部を読出しアドレス小数
部信号としてこれらの信号を出力する読出しアドレス演
算手段と、前記入力ディジタル映像信号の信号値を前記
入力信号位置信号が示すアドレスに記憶し、前記読出し
アドレス演算手段から前記第２の標本化周波数の周期で
出力されるアドレス整数部信号が示すアドレスの前後複
数個のアドレスに記憶された信号値を読み出す映像信号
記憶手段と、前記読出しアドレス演算手段から前記第２
の標本化周波数の周期で出力される読出しアドレス小数
部信号に基づいて前記複数個の信号値と同数の係数を発
生させる係数算出手段と、前記複数個の信号値と、前記
複数個の係数とで積和演算を行う積和演算手段とを具え
るディジタル映像信号再標本化装置において、前記読出
しアドレス演算手段を、前記入力ディジタル映像信号の
第１の標本化周波数と出力ディジタル映像信号の第２の
標本化周波数との比および映像の拡大縮小率とで決まる
読出しアドレス整数部および読出しアドレス小数部を出
力するように構成したことを特徴とするディジタル映像
信号再標本化装置。後述する本発明の好適実施例におい
ては、前記読出しアドレス演算手段を、前記出力信号位
置信号から、任意に設定した出力信号中心位置値を減
じ、これに前記入力ディジタル映像信号の標本化周期に
対する前記出力ディジタル映像信号の再標本化周期の比
と映像の拡大縮小率の逆数を乗じて得られる比率を乗
じ、これに前記入力ディジタル映像信号の画面上の位置
を示す入力信号中心位置をさらに加えたものを整数部と
小数部に分離し、この整数部を読出しアドレス整数部信
号として出力するするとともに小数部を読出しアドレス
小数部信号として出力するように構成する。

【０００８】

【作用】本発明のディジタル映像信号再標本化装置は、
標本化定理の信号復元式

【数１】 を利用するものであり、これによって理想的な標本化周
波数の変換を行うものである。まず〔数１〕を回路化し
やすいように、標本化周波数の変換を標本化周波数ｆ _a
( 標本化周期Ｔ_a = 1/ｆ_a ) で標本化された標本値系列
Ｇ_a 〔n 〕を入力ディジタル映像信号とし、この入力デ
ィジタル映像信号を標本化周波数ｆ_b ( 標本化周期Ｔ_b
= 1/ｆ_b ) で標本化された標本値系列Ｇ_b 〔m 〕の出力
ディジタル映像信号に変換する。なおS(t)は標本化関数
と呼ばれるものであり、

【数２】S(t)= sin(π×ｆ_a ×t)/(π×ｆ_a ×t) (ｎ ：整数 Ｔ_a ：サンプリング周期 ｆ_a ：サンプリング周波数 (ｆ_a = 1/Ｔ_a ) ｔ ：求めたいアナログ信号の時間 Ｇ_a 〔n 〕：サンプリング周期Ｔ_a ごとに標本化されて
いる信号系列 Ｇ(t) ：時間t における求めたいアナログ信号のレベ
ル) で表される。〔数１〕に〔数２〕を代入すると、

【数３】 となる。〔数３〕の時間ｔに求めたい標本値系列Ｇ
_b 〔m 〕のｍ番目が現れる時間t1(t1= m×Ｔ_b ) を代入
して計算すればＧ(t) が求まる。ここで、標本化定理の
信号復元式では、このように時間ｔを設定することによ
り、時間ｔにおけるアナログ信号のレベルを計算でき
る。そして、この時間ｔを例えばＴ_b 、２Ｔ_b 、３Ｔ_b
─と離散的に設定し、それぞれのレベルを計算すれば、
それは周期Ｔ_b で標本化した標本値系列Ｇ_b 〔m 〕を求
めたことになる。しかし、〔数３〕の状態では標本値系
列Ｇ_a 〔n 〕は無限の個数が必要である。そこで計算の
範囲を有限個にする。時間t1より早く、これに最も近い
時間t2に標本値系列Ｇ_a 〔n 〕のｕ番目が入力するとし
(この場合t2=u×Ｔ_a ) 、さらに計算の範囲を標本値系
列Ｇ _a 〔n 〕のｕ番目を中心として範囲-Aから+Bに限定
することにすれば、〔数３〕は、

【数４】 （Ｇ_b 〔m 〕：周期Ｔ_b ごとに再標本化されて出力され
る信号系列 ｍ：信号系列Ｇ_b 〔m 〕の番号（整数） t1：信号系列Ｇ_b 〔m 〕のｍ番目が出力される時間 ｕ：時間t1により早く、これに最も近い時間t2に入力し
た信号系列Ｇ_a 〔n〕の番号（整数））となる。さらにi
=n-u とすると〔数４〕は、

【数５】 （ｉ：整数）となる。

【０００９】時間t1と時間t2との時間差をｄとすると、
この場合の時間関係は

【数６】ｍ×Ｔ_b ＝ｕ×Ｔ_a ＋ｄ （ｄ：時間差）となる。なお、ここで０≦ｄ＜Ｔ_a であ
る。また、t1／Ｔ_a は

【数７】t1／Ｔ_a =m×Ｔ_b ／Ｔ_a =u+d／Ｔ_a （ｕ：整数部 d ／Ｔ_a ：小数部）となるので、〔数５〕は

【数８】 となる。

【００１０】〔数７〕においてt1／Ｔ_a は、ｍにＴ_b ／
Ｔ_a を乗じたものであり、整数部がｕとなり、小数部が
d ／Ｔ_a となる。ここでd ／Ｔ_a の取り得る範囲は〔数
６〕から

【数９】０≦ｄ／Ｔ_a ＜１ となる。図１は、標本化する前のアナログ信号のレベル
および標本化周波数ｆ_a で標本化した標本値系列Ｇ
_a 〔n 〕を、本発明のディジタル映像信号再標本化装置
により求めたい標本化周波数ｆ_b で再標本化する標本値
系列Ｇ_b 〔m 〕の時間関係を示すものである。図１に示
すように、ｄ／Ｔ_a はＧ_a 〔u 〕とＧ_b 〔m 〕の時間的
なずれ比を表している。図２は、入力信号の画素の並び
と出力信号の画素の並びとを示す。図２に示すように、
ｄ／Ｔ_a を画面上で見れば画素Ｇ_b 〔m 〕が画素Ｇ
_a 〔u 〕に対して何分の何画素ずれているかを表してい
る。このときの整数部ｕと小数部ｄ／Ｔ_a を〔数８〕に
代入して計算すると標本値系列Ｇ_b 〔m 〕のｍ番目の値
が計算できる。

【００１１】次に、映像の縮小または拡大について説明
する。〔数７〕ではｍにＴ_b ／Ｔ_aを乗じ、これによっ
て求められた整数部ｕと小数部ｄ／Ｔ_a を〔数８〕に代
入して計算した。縮小または拡大を行う場合、ｍにＴ_b
／Ｔ_a を乗じ、さらに拡大率の逆数を乗じ、これによっ
て求められた整数部および小数部を〔数８〕に代入して
計算すればよい。この場合、縮小または拡大を画面のど
の位置を中心にして行うかが問題となる。

【００１２】本発明のディジタル映像信号再標本化装置
では、この問題を入力映像の中心位置と出力映像の中心
位置を有する関数を用いることによって解決する。この
関数は

【数１０】(m-RACENT)×Ｔ_b ／Ｔ_a ×1/k+WACENT=u1+u2 （RACENT：出力信号中心位置 ｋ：倍率 WACENT：入力信号中心位置 u1：整数部 u2：小数部）で表される。整数部u1および小数部u2を
〔数８〕の整数部ｕおよび小数部ｄ／Ｔ _a に置き換えて
計算すると、

【数１１】 となる。

【００１３】NTSC方式において、標本化周波数が13.5MH
z の入力ディジタル映像信号を標本化周波数が14.32MHz
の出力ディジタル映像信号に変換するとともに入力映像
を２倍に拡大した出力映像を得る場合について、図３を
参照して説明する。入力ディジタル映像信号の標本化周
波数が13.5MHz の場合、画面の水平方向の画素数は858
画素である。したがって入力映像の中心を画面の中央と
すると、WACENT=429となる。一方出力ディジタル映像信
号の標本化周波数が14.32MHzの場合、画面の水平方向の
画素数は910 画素である。したがって出力映像の中心を
画面の中央とすると、RACENT=455となる。また、k=2.0,
Ｔ_a =1/13.5MHz, Ｔ_b =1/14.32MHz である。

【００１４】これらの値を〔数１１〕の左辺に代入する
と、

【数１２】 (m-455) ×13.5/14.32×1/2.0+429 ≒(m-455) ×0.4714+429 となる。ここでｍは0 から909 までの整数値であるの
で、〔数１２〕の計算結果は約214.5 から約643.0 の値
となる。すなわち出力画像の左端から右端において、入
力映像の約214.53画素目から643.00画素目の映像が拡大
されて表示される。この表示では、標本化周波数が13.5
MHz から14.32MHzに変換されている。

【００１５】上述した標本化周波数の変換と映像の縮小
または拡大を行うことができる本発明のディジタル映像
信号再標本化装置をアスペクト比の変換にも適用するこ
とができる。例えば18MHz の動作周波数、16:9のアスペ
クト比のCCD が出力する信号を18MHz の標本化周波数で
標本化したディジタル信号について、4:3 のアスペクト
比で14.32MHzの標本化周波数のモニタに表示する場合
を、図４を参照して説明する。図４に示すように、標本
化周波数が18MHz の場合水平方向の画素数は1144画素で
あり、アスペクト比が16:9の場合画面の中央の858 画素
を抜き出した映像を4:3のアスペクト比のモニタに表示
することになる。モニタの標本化周波数が18MHzの場合
画面の中央の858 画素を拡大して1144画素とすればよ
く、この場合拡大率は1144/858=1.33 倍となる。しかし
ながら、モニタの標本化周波数はこの場合14.32Mであ
る。したがってWACENT=572,RACENT=455,k=1.33, Ｔ_a =1
/18MHz, Ｔ_b =1/14.32MHz を〔数１１〕に代入すると、

【数１３】 (m-455) ×18.0/14.32×858/1144+572 ≒(m-455) ×0.9427+572 となる。ここでｍは0 から909 までの整数値であるの
で、〔数１３〕の計算結果は約143.0 から約1000.0の値
となる。したがって4:3 のアスペクト比の出力画像の左
端から右端において、アスペクト比が16:9の入力画像の
143 画素から1000画素目の映像を1.33倍に拡大するとと
もに標本化周波数が18MHz の信号を標本化周波数が14.3
2MHzの信号に変換したものを表示することができる。

【００１６】〔数１１〕において、A=1, B=2とすると、

【数１４】 Ｇ_b 〔m 〕= Ｇ_a 〔u1-1〕× sin｛(u2+1)π｝／｛(u2+1)π｝ +Ｇ_a 〔u1〕×sin(u2π)/(u2 π) +Ｇ_a 〔u1+1〕× sin｛(u2-1)π｝／｛(u2-1)π｝ +Ｇ_a 〔u1+2〕× sin｛(u2-2)π｝／｛(u2-2)π｝ となる。〔数１４〕において、標本化系列Ｇ_a 〔n 〕の
u1番目の前後の４画素Ｇ _a 〔u1-1〕，Ｇ_a 〔u1〕，Ｇ_a
〔u1+1〕，Ｇ_a 〔u1+2〕およびsin ｛(u2+1)π｝／｛(u
2+1)π｝，sin u2π／u2π， sin｛(u2-1)π｝／｛(u2-
1)π｝,sin｛(u2-2)π｝／｛(u2-2)π｝を求め、これら
を乗算して合計している。図５はこれらのsin 関数の計
算をグラフ化したものを、図６は〔数２〕で表した標本
化関数S(t)をそれぞれ示す。図５において、(a) はsin
(d/Ｔ_a -2) π／(d/ Ｔ_a -2) πを、(b) はsin(d/Ｔ_a -
1) π／(d/ Ｔ_a -1) πを、(c) はsin (dπ/ Ｔ_a ) ／
(dπ/ Ｔ_a ) を、(d) はsin(d/Ｔ_a +1) π／(d/ Ｔ_a +
1) πをそれぞれ示し、図６において、(A),(B),(C),(D)
はそれぞれ図５(a) ，図５(b) ，図５(c) ，図５(d)
にそれぞれ対応する。

【００１７】実際に標本化関数を回路化する場合変換す
るごとにsin 関数の計算を行う代わりに、sin 関数を予
め計算したものをテーブル化して４個のルックアップテ
ーブルに記憶させ、〔数１０〕の小数部 u2 を算出した
後にu2が各テーブルに与えられると計算結果を出力する
ようにすることにより簡単に回路化できる。本例ではA=
1, B=2の場合について説明したが、本発明はA, Bを他の
値にしてもよく、値をより大きくすればより精度よく標
本化周波数の変換を行うことができる。上述したように
本発明のディジタル映像信号再標本化装置では、〔数
１〕に示す標本化定理の信号復元式を変形した〔数１
１〕を回路化することにより、標本化された入力ディジ
タル映像信号を再標本化することができるとともに、映
像を縮小または拡大することができる。

【００１８】

【実施例】図７に本発明のディジタル映像信号再標本化
装置の一実施例を示す。本例では映像信号を標本化周波
数ｆ_a で標本化した入力ディジタル映像信号が供給さ
れ、標本化周波数ｆ_b で再標本化した出力ディジタル映
像信号を出力している。入力信号位置算出部１は、周期
Ｔ_a （Ｔ_a ＝1/ｆ_a ）ごとに順次入力する入力ディジタ
ル映像信号の入力信号位置すなわち入力ディジタル映像
信号の画面上の位置を検出するものである。本例では画
面上の位置の検出を、入力信号クロックCKA をカウント
し、水平同期信号HDごとに入力信号クロックCKA のカウ
ント値をクリアするとこにより行っている。この場合入
力信号クロックCKA のクロックの繰り返し周期は第１の
標本化周波数ｆ_a の逆数すなわち周期Ｔ_a となる。入力
信号位置算出部１で検出する入力信号位置信号は、映像
信号記憶部２において書込みアドレスとして使用され
る。

【００１９】出力信号位置算出部３は、第２の標本化周
波数の逆数である周期Ｔ_b （Ｔ_b ＝1/ｆ_b ）ごとに順次
出力される出力ディジタル映像信号の出力信号位置すな
わち出力ディジタル映像信号の画面上の位置を検出する
ものである。本例では画面上の位置の検出を、出力信号
クロックCKB をカウントし、水平同期信号HDごとに出力
信号クロックCKB のカウント値をクリアすることにより
行っている。この場合出力信号クロックCKB のクロック
の繰り返し周期は第２の標本化周波数ｆ_b の逆数すなわ
ち周期Ｔ_b となる。ここでいう出力信号位置とは上述し
た〔数４〕、〔数５〕、〔数８〕、〔数１０〕、〔数１
１〕のｍに相当するものである。

【００２０】読出しアドレス演算部４は、映像信号記憶
部２から読み出すための読出しアドレス整数部および係
数算出部５から係数を得るための読出しアドレス小数部
を作成するとともに上述した〔数１０〕を回路化したも
のである。〔数１０〕のＴ_b／Ｔ_a は入力ディジタル映
像信号の標本化周波数と出力ディジタル映像信号の標本
化周波数との比であり、ｋは映像の倍率であり、これら
の値は固定値でも可変値でもよい。本例では、回路化す
るに当たり、これら２個の値を変換するごとに乗算する
代わりにＴ_b ／Ｔ_a ×1/k を予め計算したものを比率HS
として読出しアドレス演算部４に与えておく。したがっ
て〔数１０〕は

【数１５】(m-RACENT)×HS=u1+u2 となる。したがって回路上での処理過程が軽減する。
〔数１５〕の整数部u1を読出しアドレス整数部とし、小
数部u2を書込みアドレス小数部として映像信号記憶部
２、係数算出部５にそれぞれ出力する。〔数１５〕の計
算により、第１の標本化周波数ｆ_a で標本化した入力デ
ィジタル映像信号を第２の標本化周波数ｆ_b で再標本化
した出力ディジタル映像信号に変換するとともに映像を
縮小(k＜1)または拡大(k＞1)することができる。勿論、
k=1 とすることもでき、この場合には縮小も拡大もされ
ることはない。

【００２１】映像信号記憶部２は、二つのスピードの異
なる動作タイミング系すなわち書込み時の入力信号クロ
ックCKA と読出し時の出力信号クロックCKB が異なる場
合でも不都合なく処理する必要がある。したがって映像
信号記憶部２は後述するように二つのバッファを有する
とともに現在の画面上で何ライン目にあるかを検出する
ものである。本例では何ライン目かを検出するために水
平同期信号HDをカウントする。このようにして得られた
カウント値から以下のようにしてバッファを書込み状態
または読出し状態とする。

【００２２】カウント値が偶数値の場合一方のバッファ
に入力ディジタル映像信号を周期Ｔ _a で書き込むととも
に他方のバッファから記憶された信号を周期Ｔ_b で読み
出し、一方カウント値が奇数値の場合他方のバッファに
入力ディジタル映像信号を周期Ｔ_a で書き込むとともに
一方のバッファから記憶された信号を周期Ｔ_b で読み出
すようにすれば二つのスピードの異なる動作タイミング
系でも回路化が可能となる。

【００２３】次に、読出し時に読出しアドレス整数部 u
1 の示すアドレスの前後数個のメモリを同時に読み出す
方法について説明する。〔数１１〕によれば、出力ディ
ジタル映像信号Ｇ_b 〔m 〕を求めるためにはＧ_a 〔u1-
A〕, ─，Ｇ_a 〔u1+B〕の合計ｘ個（ｘ=A+B+1) 個が必
要である。すなわち周期Ｔ_b でｘ個読み出す必要があ
る。しかしながら、通常バッファに使用されるメモリは
１周期中では１個のアドレスに記憶されたデータ値しか
読み出せない。したがって１個のバッファをｘ個のメモ
リで構成し、書込み時にはｘ個のメモリのいずれか１個
に順次書き込み、読出し時にはｘ個のメモリから同時に
ｘ個のデータ値を読み出すようにする。

【００２４】図８に４個のメモリからなるバッファの概
略構成図を示す。以下ｘ＝４として４個のデータ値を同
時に読み出す場合について説明する。なお、メモリ１
１、１２、１３および１４の左側の数字は各メモリのア
ドレスを、右側の数字はバッファとしてのアドレスをそ
れぞれ示す。まず書込み動作について説明する。入力端
子INに順次入力ディジタル映像信号が入力されるとメモ
リ１１には4n番目（ｎは整数）に入力された信号値が、
メモリ１２には4n+1番目に入力された信号値が、メモリ
１３には4n+2番目に入力された信号値が、メモリ１４に
は4n+3番目に入力された信号値がそれぞれ記憶される。
次に読出し動作について説明する。５番目のアドレスの
前後４アドレスに記憶されたデータを読み出す場合メモ
リ１１からは４番目のデータを、メモリ１２からは５番
目のデータを、メモリ１３からは６番目のデータを、メ
モリ１４からは７番目のデータを同時に読み出せばよ
い。１０番目のアドレスの前後４アドレスに記憶された
データを読み出す場合メモリ１２からは９番目のデータ
を、メモリ１３からは１０番目のデータを、メモリ１４
からは１１番目のデータを、メモリ１１からは１２番目
のデータを同時に読み出せばよい。上述したように、映
像信号記憶部２において２個のバッファを使用し、か
つ、１個のバッファを４個のメモリで構成することによ
り書込み時の入力ディジタル映像信号の周期Ｔ_a と読出
し時の出力ディジタル映像信号の周期Ｔ_b が異なる場合
でも不都合なく処理することができ、さらに読出しアド
レス整数部u1の示すアドレスの前後４個のデータ値を同
時に読み出すことができる。

【００２５】係数算出部５は供給される読出しアドレス
小数部 u2 に基づいて積和演算用の４個の係数を発生さ
せるものである。本例ではこれらの係数を、〔数１４〕
の各項のsin 関数を計算したものを予めテーブル化し、
読出しアドレス小数部 u2 を与えると〔数１４〕の各項
のsin 関数を計算したものを出力するようなルックアッ
プテーブルとすることにより、このような計算を行う回
路は簡単になる。ルックアップテーブルでは〔数１４〕
の各項のsin 関数の部分を厳密に計算する必要がなく、
〔数１４〕を計算した結果から所望の特性の信号が得ら
れるようなテーブルであればよい。

【００２６】積和演算部６は、映像信号記憶部２から読
み出される４個のデータ値と係数算出部５が出力する４
個の係数を用いて〔数１１〕の計算を行う。本例では
〔数１４〕の計算を行う。

【００２７】本発明のディジタル映像信号再標本化装置
の動作を説明する。本例では〔数１１〕においてA=1,B=
2,x=4 とし、計算の範囲を標本化系列Ｇ_a 〔n 〕のu1番
目の前後の４画素Ｇ_a 〔u1-1〕，Ｇ_a 〔u1〕，Ｇ_a 〔u1
+1〕，Ｇ_a 〔u1+2〕の計４個に限定して説明する。入力
信号位置算出部１では、クロックスピードが標本化周期
Ｔ_a の入力信号クロックCKA をカウントし、入力信号端
子INに順次入力される入力ディジタル映像信号を映像信
号記憶部２に書き込むための書き込みアドレス信号WAを
作成する。書き込みアドレス信号WAは入力信号の画面上
の水平位置である。なお、書き込みアドレス信号WAは水
平同期信号HDが入力信号位置算出部１に供給されるごと
にクリアされて０から再カウントする。

【００２８】出力信号位置算出部３では、クロックの繰
り返し周期が標本化周期Ｔ_b の出力信号クロックCKB を
カウントし、読出しアドレス演算部４に供給する出力信
号位置ｍを作成する。なお、出力信号位置ｍは水平同期
信号HDが出力信号位置算出部２に供給されるごとにクリ
アされて０から再カウントする。

【００２９】読出しアドレス演算部４に出力信号位置ｍ
が供給されると、映像信号記憶部２に記憶されたデータ
値を読み出すための読出しアドレス整数部 u1 および係
数算出部５から積和演算用係数を読み出すための読出し
アドレス小数部 u2 を作成する。

【００３０】入力信号クロックCKA のタイミングで入力
ディジタル映像信号が入力信号端子INから映像信号記憶
部４に順次入力されると、入力ディジタル映像信号の信
号値が書込みアドレス信号WAが示すアドレスに記憶さ
れ、かつ、出力信号クロックCKB のタイミングで読出し
アドレス整数部 u1 が示すアドレスの前後４個のデータ
値を一度に読み出す。映像信号記憶部４には、入力信号
クロックCKA で動作する書込み動作と出力信号クロック
CKB で動作する読出し動作とを問題なく行えるように水
平同期信号HDが供給される。

【００３１】係数演算部５に供給される読出しアドレス
小数部 u2 は後述するルックアップテーブルのアドレス
入力となり、同時に４個の係数を出力する。 映像信号
記憶部２で出力された４個の画素および係数演算部５で
出力された４個の係数は積和演算部６に供給され、〔数
１４〕に基づいて計算が行われ、得られた結果を出力信
号端子OUT に出力する。

【００３２】次に、読出しアドレス演算部４、係数算出
部５および積和演算部６について詳細に説明する。図９
は読出しアドレス演算部の詳細な回路図を、図１０は係
数算出部の詳細な回路図を、図１１は積和演算部の詳細
な回路図をそれぞれ示す。読出しアドレス演算部４にお
いて、出力信号位置ｍと出力信号中心位置RACENTとが減
算器２１に供給されて減算され、この減算により得られ
た結果と比率HSとは乗算器２２に供給されて乗算され、
この乗算により得られた結果と入力信号中心位置WACENT
とは加算器２３に供給されて乗算される。このようにし
て得られた結果は整数部小数部分離部２４に供給されて
読出しアドレス整数部 u1 と読出しアドレス小数部 u2
とに分離される。上述した演算は〔数１０〕に基づいて
行われる。

【００３３】係数算出部５のルックアップテーブル３
１，３２，３３および３４には〔数１４〕の各項のSIN
関数を計算した結果が予め記憶されている。ルックアッ
プテーブル３１には図５（ｄ）のようなテーブルを、ル
ックアップテーブル３２には図５（ｃ）のようなテーブ
ルを、ルックアップテーブル３３には図５（ｂ）のよう
なテーブルを、ルックアップテーブル３４には図５
（ａ）のようなテーブルをそれぞれ設定する。ルックア
ップテーブル３１，３２，３３および３４に読出しアド
レス小数部 u2 を供給すると４個の係数Ｋ_a ，Ｋ_b ，Ｋ
_c およびＫ_d が出力される。

【００３４】積和演算部６において、映像信号記憶部２
で出力された画素Ｄ_a およびルックアップテーブル３１
で出力された係数Ｋ_a を乗算器４１に、映像信号記憶部
２で出力された画素Ｄ_b およびルックアップテーブル３
２で出力された係数Ｋ_b を乗算器４２に、映像信号記憶
部２で出力された画素Ｄ_c およびルックアップテーブル
３２で出力された係数Ｋ_c を乗算器４３に、映像信号記
憶部２で出力された画素Ｄ_d およびルックアップテーブ
ル３２で出力された係数Ｋ_d を乗算器４４にそれぞれ供
給して演算し、乗算して得られたこれらの結果を加算器
４５に供給して加算し、加算して得られた結果を出力信
号端子OUT に出力する。

【００３５】次に、映像信号記憶部２について詳細に説
明する。図１２は映像信号記憶部を詳細に示した本発明
のディジタル映像信号再標本化装置の一実施例の回路図
を示す。モード切替部５１では水平同期信号HDがカウン
トされ、バッファ５２を書込み状態にするとともにバッ
ファ５３を読出し状態にするモードまたはバッファ５３
を書込み状態にするとともにバッファ５２を読出し状態
にするモードを指示する切替信号BSELを作成する。切替
信号BSELを、例えば水平同期信号HDをカウントしたカウ
ント値が偶数であればＬ値を出力し、奇数であればＨ値
を出力するように構成する。この場合切替信号BSELがＬ
値を出力するとバッファ５２が書込み動作を行うととも
にバッファ５３が読出し動作を行い、Ｈ値を出力すると
バッファ５３が書込み動作を行うとともにバッファ５２
が読出し動作を行う。

【００３６】書込みメモリ制御部５４に書込みアドレス
信号WAが供給されると整数部の書込みアドレス信号WAD
と書込みセレクト信号WCA,WCB,WCC,WCD が作成され、こ
れらはメモリ制御信号切替部５５に供給される。読出し
メモリ制御部５６に読取りアドレス整数部u1が供給され
ると読出しアドレス信号RAA,RAB,RAC,RAD が作成され、
これらはメモリ制御信号切替部５５に供給される。

【００３７】メモリ制御信号切替部５５では書込みセレ
クト信号WCA,WCB,WCC,WCD および読出しアドレス信号RA
A,RAB,RAC,RAD を、BSEL信号の示すモードに従ってバッ
ファ５２に接続するかバッファ５３に接続するかの切替
を行う。読み出し画素並び替え部５７ではバッファ５２
またはバッファ５３から読み出された４個のデータ値の
順序を、読出しメモリ制御部５６で作成された読出し画
素セレクト信号RSELに従って入力信号端子INに入力され
た順序に並び換える。

【００３８】標本化定理によれば、〔数１〕で再現でき
る周波数範囲は入力ディジタル映像信号の標本化周波数
ｆ_a のナイキスト周波数ｆ_a /2までである。出力ディジ
タル映像信号を標本化周波数ｆ_b に変換する際出力ディ
ジタル映像信号のナイキスト周波数ｆ_b /2がｆ_a /2より
低い場合、ｆ_b /2≦ｆ≦ｆ_a /2の範囲にある周波数成分
がｆ_b /2以下に折り返る。したがってこの成分が折り返
らないように入力信号端子INの前後にローパスフィルタ
（図示せず）を設けてこの成分を除去する。このローパ
スフィルタはＴ_b ＞Ｔ_a の場合必要となる。

【００３９】図１３は書込みメモリ制御部の詳細な回路
図を示す。書込みメモリ制御部５４に供給された書込み
用アドレス信号WAは1/4 除算器６１に入力されて値４で
除算され、整数部WAD と余りWAP とに分けられる。整数
部WAD はバッファ５２または５３が書込み状態の場合に
４個のメモリの書込みアドレス信号として使用される。
余りWAP はデコード部５２でデコードされ、書込み状態
のバッファ５２または５３のどのメモリに入力ディジタ
ル映像信号の信号値を書き込むかを指示する書込みセレ
クト信号WCA,WCB,WCC,WCD を作成する。書込みセレクト
信号WCA は図８のメモリ１１に、WCB はメモリ１２に、
WCC はメモリ１３に、WCD はメモリ１４に、後述するメ
モリ制御信号部５５を介してそれぞれ供給される。これ
らの書込みセレクト信号は例えば

【表１】 に示す真理値表となり、この場合WCA,WCB,WCC,WCD のう
ちＬ値となるメモリに入力信号を書き込む。

【００４０】図１４は読出しメモリ制御部の詳細な回路
図を示す。読出しメモリ制御部５６では、読出し状態の
バッファ５２または５３の４個のメモリから記憶された
データ値を同時に読み出す。この場合各メモリに同一の
アドレスを与えるのではなく、それぞれ異なるアドレス
値を作成する必要がある。そこで加算器６３，６４，６
５および６６において読出しアドレス整数部 u1 に-1,
0,+1,+2をそれぞれ加算する。このようにして読出しア
ドレス整数部u1が示すアドレスの前後４個のアドレスを
作成することができる。上述したようにメモリ１１には
4n番目の信号値が、メモリ１２には4n+1番目の信号値
が、メモリ１３には4n+2番目の信号値が、メモリ１４に
は4n+3番目の信号値がそれぞれ記憶されている（図８参
照）。したがって例えばメモリ１１から５番目のデータ
値を読み出すことはできない。このために読み出すアド
レスを各メモリに対応するようにアドレスの接続を切り
替える必要がある。このために、アドレス作成後、アド
レスを1/4 除算器６７，６８，６９および７０にそれぞ
れ供給して読出しアドレス信号RBA,RBB,RBC,RBD をそれ
ぞれ作成し、1/4 除算器６７で得られた余りを読出し画
素セレクト信号RSELとして出力する。読出し画素セレク
ト信号RSELを切替器７１，７２，７３および７４に供給
し、例えば

【表２】 のような真理値表に従って各メモリのアドレスを切り替
える。このようにして例えばu1が値６で加算器６３の計
算結果が値５を示している場合1/4 除算器６７は余りと
して値１の読出し画素セレクト信号RSELを出力する。こ
の場合〔表２〕に示すように各切替器が動作するので、
メモリ１１用の読出しアドレスには読出しアドレス信号
RBD が接続されて読出しアドレス信号RAA に、メモリ１
２用の読出しアドレスには読出しアドレス信号RBA が接
続されて読出しアドレス信号RAB に、メモリ１３用の読
出しアドレスには読出しアドレス信号RBB が接続されて
読出しアドレス信号RAC に、メモリ１４用の読出しアド
レスには読出しアドレス信号RBC が接続されて読出しア
ドレス信号RAD になる。

【００４１】図１５はメモリ制御信号切替部の詳細な回
路図を示す。メモリ制御信号切替部５５では、書込みア
ドレス信号WAD が切替器７５，７６，７７，７８，７
９，８０，８１および８２に供給され、読出しアドレス
信号RAA が切替器７５および７９に、読出しアドレス信
号RAB が切替器７６および８０に、読出しアドレス信号
RAC が切替器７７および８１に、読出しアドレス信号RA
D が切替器７８および８２にそれぞれ供給される。ま
た、書込みセレクト信号WCA が切替器８３および８７
に、読出しアドレス信号WCB が切替器８４および８８
に、読出しアドレス信号WCC が切替器８５および８９
に、読出しアドレス信号WCD が切替器８６および９０に
それぞれ供給される。切替信号BSELは切替器７５，７
６，７７，７８，８３，８４，８５および８６に直接供
給されるとともに反転器９１で反転されて切替器７９，
８０，８１，８２，８７，８８，８９および９０に供給
される。これによって

【表３】 の真理値表に示すようにして各バッファの各メモリにメ
モリ制御信号が接続される。切替器７５，７６，７７及
び７８はバッファ５２（図１２）の各メモリにアドレス
信号AA,AB,ACおよびADをそれぞれ出力し、切替器７９，
８０，８１及び８２はバッファ５３（図１２）の各メモ
リにアドレス信号BA,BB,BCおよびBDをそれぞれ出力す
る。切替器８３，８４，８５及び８６はバッファ５２
（図１２）の各メモリにセレクト信号CAA,CAB,CAC およ
びCAD をそれぞれ出力し、切替器８７，８８，８９及び
９０はバッファ５３（図１２）の各メモリにセレクト信
号CBA,CBB,CBC およびCBD をそれぞれ出力するが、書込
み状態では書込みセレクト信号WCA,WCB,WCC およびWCD
が接続され、読出し状態ではＬ値が出力される。

【００４２】図１６はバッファの詳細な回路図を示す。
メモリ制御信号切替部５５（図１２）から供給されるア
ドレス信号AA,AB,AC,AD およびセレクト信号CAA,CAB,CA
C,CAD はバッファ５２のメモリ１１ａ，１２ａ，１３
ａ，１４ａにそれぞれ入力され、アドレス信号BA,BB,B
C,BD およびセレクト信号CBA,CBB,CBC,CBD はバッファ
５３のメモリ１１ｂ，１２ｂ，１３ｂ，１４ｂにそれぞ
れ入力される。バッファ５２および５３の動作は切替信
号BSELにより〔表３〕に示した真理値表のように出力さ
れる。入力信号端子INは各メモリのデータ入力に接続さ
れており、いずれかのメモリのCS端子がＬでR/W 端子が
Ｌとなった場合入力信号端子INの信号値がアドレスバス
端子Ａの示すアドレスに記憶される。

【００４３】切替信号BSELが供給されてバッファ５２が
書込み状態になると〔表１〕に示す書込みセレクト信号
WCA,WCB,WCC,WCD は〔表３〕に示すようにセレクト信号
CAA,CAB,CAC,CAD に接続される。〔表１〕に示すように
CAA,CAB,CAC,CAD の順にＬ値になるので、入力信号端子
INに入力された入力ディジタル信号の信号値は最初、バ
ッファ５２のメモリ１１ａに記憶され、次にメモリ１２
ａ，１３ａ，１４ａと順次記憶される。同様に、切替信
号BSELが供給されてバッファ５３が書込み状態になると
〔表１〕に示す書込みセレクト信号WCA,WCB,WCC,WCD は
〔表３〕に示すようにセレクト信号CBA,CBB,CBC,CBD に
接続される。〔表１〕に示すようにCBA,CBB,CBC,CBD の
順にＬ値になるので、入力信号端子INに入力された入力
ディジタル信号の信号値は最初、バッファ５３のメモリ
１１ｂに記憶され、次にメモリ１２ｂ，１３ｂ，１４ｂ
と順次記憶される。

【００４４】切替信号BSELが供給されてバッファ５２が
読出し状態になると〔表１〕に示すようにセレクト信号
CAA,CAB,CAC,CAD はすべてＬ値になる。この場合アドレ
ス信号AA,AB,AC,AD は〔表３〕に示すようになり、４個
のメモリ１１ａ，１２ａ，１３ａ，１４ａから同時に読
み出されるため一度に４個のデータ値が読み出されるこ
とになる。このようにして読み出された４個のデータ値
はＯ_a ，Ｏ_b ，Ｏ_c ，Ｏ_d としてメモリ１１ａ，１２
ａ，１３ａ，１４ａからそれぞれ出力される。同様に切
替信号BSELが供給されてバッファ５３が読出し状態にな
ると〔表１〕に示すようにセレクト信号CBA,CBB,CBC,CB
D はすべてＬ値になる。この場合アドレス信号BA,BB,B
C,BD は〔表３〕に示すようになり、４個のメモリ１１
ｂ，１２ｂ，１３ｂ，１４ｂから同時に読み出されるた
め一度に４個のデータ値が読み出されることになる。こ
のようにして読み出された４個のデータ値はＯ_a ，
Ｏ_b ，Ｏ_c，Ｏ_d としてメモリ１１ｂ，１２ｂ，１３
ｂ，１４ｂからそれぞれ出力される。

【００４５】切替信号BSELを反転してバッファ５２の各
メモリのOE端子に供給するために反転器９２を、バッフ
ァ５３の各メモリのOE端子に供給するために反転器９３
をそれぞれ設けている。反転器９２および９３により、
バッファ５２を読出し状態にするとともにバッファ５３
を書込み状態にし、または、バッファ５２を書込み状態
にするとともにバッファ５３を読出し状態にする。

【００４６】図１７は読出し画素並び替え部の詳細な回
路図を示す。読出しメモリ制御部５６（図１２）におい
て例えば読出しアドレス整数部u1が６の値を示している
場合、メモリ１１（図８）から８番目のデータ値が読み
出される。同様にメモリ１２（図８）から５番目のデー
タ値が、メモリ１３（図８）から６番目のデータ値が、
メモリ１４（図８）から７番目のデータ値がそれぞれ読
み出される。したがってデータ値Ｏ_a には８番目のデー
タ値が、Ｏ_b には５番目のデータ値が、Ｏ_c には６番目
のデータ値が、Ｏ_d には７番目のデータ値がそれぞれ出
力される。また、画素セレクト信号RSELは１となる。画
素セレクト信号RSELが供給されると、切替器９４，９
５，９６および９７によって出力である画素Ｄ_a には５
番目のデータ値が、画素Ｄ_b には６番目のデータ値が、
Ｄ_c には７番目のデータ値が、画素Ｄ_d には８番目のデ
ータ値がそれぞれ出力される。この場合の切替信号BSEL
の値による画素Ｄ_a ，Ｄ_b ，Ｄ_c およびＤ_d の出力の真
理値表は、

【表４】 で示される。これにより画素Ｄ_a は〔数１４〕のＧ
_a 〔u1-1〕、画素Ｄ_b は〔数１４〕のＧ_a 〔u1〕、画素
Ｄ_c は〔数１４〕のＧ_a 〔u1+1〕、画素Ｄ_d は〔数１
４〕のＧ_a 〔u1+2〕に相当するデータにそれぞれなる。

【００４７】図１８は、映像信号記憶部を詳細に示した
本発明のディジタル映像信号再標本化装置の他の実施例
の回路図を示す。本例では、係数算出部５は係数Ｋ_a ，
Ｋ_b，Ｋ_c ，Ｋ_d を出力する係数テーブル部５８と、係
数テーブル５８から読み出した係数Ｋ_a ，Ｋ_b ，Ｋ_c ，
Ｋ_d を画素セレクト信号RSELによって並び替える係数並
び替え部５９とを具え、上述した実施例（図１２）と異
なり映像信号記憶部２は読み出し画素並び替え部５７を
具えない。本例において、バッファ５２が出力したデー
タ値Ｏ_a ，Ｏ_b ，Ｏ_c ，Ｏ_d は積和演算部６に供給され
る。係数テーブル部５８は図１０に示すようなルックア
ップテーブルを具えており、ルックアップテーブルから
出力される係数Ｋ_a ，Ｋ_b ，Ｋ_c ，Ｋ_d は係数並び替え
部５９に供給される。係数並び替え部５９に供給された
係数係数Ｋ_a ，Ｋ_b ，Ｋ_c ，Ｋ_dは画素セレクト信号RSE
Lによって並び替えられ、係数算出部出力Ｑ_a ，Ｑ_b ，
Ｑ _c ，Ｑ_d として出力され、積和演算部６に供給され
る。係数並び替え部５９を例えば

【表５】 の真理表のように動作させる。積和演算部６において、
データ値Ｏ_a ，Ｏ_b ，Ｏ _c ，Ｏ_d と係数算出部出力
Ｑ_a ，Ｑ_b ，Ｑ_c ，Ｑ_d とを積和演算した結果を出力信
号端子OUT に出力する。

【００４８】

【発明の効果】上述したように本発明のディジタル映像
信号再標本化装置によれば、標本化された入力ディジタ
ル映像信号を再標本化するのと同時に映像を縮小または
拡大することができるという効果を有する。また、入力
ディジタル映像信号を縮小または拡大した出力ディジタ
ル映像信号を得ることができるので、アスペクト比の変
換も行うことができる。

【図面の簡単な説明】

【図１】標本化する前のアナログ信号のレベルおよび標
本化した標本値系列を、求めたい標本化周波数で再標本
化した標本値系列の時間関係を示す。

【図２】入力信号の画素の並びと出力信号の画素の並び
とを示す。

【図３】標本化周波数の変換および画面の拡大の説明図
である。

【図４】アスペクト比と標本周波数の変換の説明図であ
る。

【図５】(a) はsin 関数sin(d/Ｔ_a -2) π／(d/ Ｔ_a -
2) πを、(b) はsin 関数sin(d/Ｔ_a -1) π／(d/ Ｔ_a -
1) πを、(c) はsin 関数sin (dπ/ Ｔ_a ) ／(dπ/
Ｔ_a) を、(d) はsin 関数sin(d/Ｔ_a +1) π／(d/ Ｔ_a +
1) πをグラフ化したものをそれぞれ示す。

【図６】標本化関数S(t)のグラフを示す。

【図７】本発明のディジタル映像信号再標本化装置の回
路図を示す。

【図８】４個のメモリからなるバッファの概略構成図を
示す。

【図９】読出しアドレス演算部の詳細な回路図を示す。

【図１０】係数算出部の詳細な回路図を示す。

【図１１】積和演算部の詳細な回路図を示す。

【図１２】映像信号記憶部を詳細に示した本発明のディ
ジタル映像信号再標本化装置の一実施例の回路図を示
す。

【図１３】書込みメモリ制御部の詳細な回路図を示す。

【図１４】読出しメモリ制御部の詳細な回路図を示す。

【図１５】メモリ制御信号切替部の詳細な回路図を示
す。

【図１６】バッファの詳細な回路図を示す。

【図１７】読出し画素並び替え部の詳細な回路図を示
す。

【図１８】映像信号記憶部を詳細に示した本発明のディ
ジタル映像信号再標本化装置の他の実施例の回路図を示
す。

【符号の説明】

１ 入力信号位置演算部 ２ 映像信号記憶部 ３ 出力信号位置演算部 ４ 読出しアドレス演算部 ５ 係数算出部 ６ 積和演算部 １１，１１ａ，１１ｂ，１２，１２ａ，１２ｂ，１３，
１３ａ，１３ｂ，１４，１４ａ，１４ｂ メモリ ２１ 減算器 ２２，４１，４２，４３，４４ 乗算器 ２３，４５，６３，６４，６５，６６ 加算器 ２４ 整数部小数部分離部 ３１，３２，３３，３４ ルックアップテーブル ５１ モード切替部 ５２，５３ バッファ ５４ 書込みメモリ制御部 ５５ メモリ制御信号切替部 ５６ 読出しメモリ制御部 ５７ 読出し画素並び替え部 ５８ 係数テーブル部 ５９ 係数並び替え部 ６１，６７，６８，６９，７０ 1/4 除算器 ６２ デコード部 ７１，７２，７３，７４，７５，７６，７７，７８，７
９，８０，８１，８２，８３，８４，８５，８６，８
７，８８，８９，９０，９４，９５，９６，９７切替器 ９１，９２，９３ 反転器 HD 水平同期信号 CKA 入力信号クロック CKB 出力信号クロック IN 入力信号端子 WA 書込みアドレス信号 m 出力信号位置 u1 読出しアドレス整数部 u2 読出しアドレス小数部 OUT 出力信号端子 RACENT 出力信号中心位置 HS 比率 WACENT 入力信号中心位置 Ｋ_a ，Ｋ_b ，Ｋ_c ，Ｋ_d 係数 Ｄ_a ，Ｄ_b ，Ｄ_c ，Ｄ_d 画素 WAD 書込みアドレス信号 WAP 余り WCA,WCB,ECC,WCD 書込みセレクト信号 RSEL 読出し画素セレクト信号 RAA,RAB,RAC,RAD 読出しアドレス信号 RBA,RBB,RBC,RBD,AA,AB,AC,AD,BA,BB,BC,BD アドレス
信号 WAD 書込みアドレス信号 CAA,CAB,CAC,CAD,CBA,CBB,CBC,CBD セレクト信号 BSEL 切替信号 Ｏ_a ，Ｏ_b ，Ｏ_c ，Ｏ_d データ値 Ｑ_a ，Ｑ_b ，Ｑ_c ，Ｑ_d 係数算出部出力

Claims (4)

【特許請求の範囲】
1. 【請求項１】第１の標本化周波数で標本化された入力デ
   ィジタル映像信号の画面上の位置を入力信号位置信号と
   して検出する入力位置検出手段と、 前記入力ディジタル映像信号を第２の標本化周波数で再
   標本化した出力ディジタル映像信号の画面上の位置を出
   力信号位置信号として検出する出力位置検出手段と、 前記出力信号位置信号の出力信号位置に基づいて前記出
   力信号位置信号が前記入力ディジタル映像信号のどの位
   置の信号かを算出し、算出された位置の値の整数部を読
   出しアドレス整数部信号とするとともに小数部を読出し
   アドレス小数部信号としてこれらの信号を出力する読出
   しアドレス演算手段と、 前記入力ディジタル映像信号の信号値を前記入力信号位
   置信号が示すアドレスに記憶し、前記読出しアドレス演
   算手段から前記第２の標本化周波数の周期で出力される
   アドレス整数部信号が示すアドレスの前後複数個のアド
   レスに記憶された信号値を読み出す映像信号記憶手段
   と、 前記読出しアドレス演算手段から前記第２の標本化周波
   数の周期で出力される読出しアドレス小数部信号に基づ
   いて前記複数個の信号値と同数の係数を発生させる係数
   算出手段と、 前記複数個の信号値と、前記複数個の係数とで積和演算
   を行う積和演算手段とを具えるディジタル映像信号再標
   本化装置において、 前記読出しアドレス演算手段を、前記入力ディジタル映
   像信号の第１の標本化周波数と出力ディジタル映像信号
   の第２の標本化周波数との比および映像の拡大縮小率と
   で決まる読出しアドレス整数部および読出しアドレス小
   数部を出力するように構成したことを特徴とするディジ
   タル映像信号再標本化装置。
2. 【請求項２】前記読出しアドレス演算手段を、前記出力
   信号位置信号から、任意に設定した出力信号中心位置値
   を減じ、これに前記入力ディジタル映像信号の標本化周
   期に対する前記出力ディジタル映像信号の再標本化周期
   の比と映像の拡大縮小率の逆数を乗じて得られる比率を
   乗じ、これに前記入力ディジタル映像信号の画面上の位
   置を示す入力信号中心位置をさらに加えたものを整数部
   と小数部に分離し、この整数部を読出しアドレス整数部
   信号として出力するするとともに小数部を読出しアドレ
   ス小数部信号として出力するように構成したことを特徴
   とする請求項１記載のディジタル映像信号再標本化装
   置。
3. 【請求項３】前記映像信号記憶手段が、 複数個のランダムアクセスメモリからなる第１信号記憶
   手段と、 前記ランダムアクセスメモリと同数のランダムアクセス
   メモリからなる第２信号記憶手段と、 前記入力ディジタル映像信号のライン番号を検出し、検
   出したライン番号に応じて、前記第１信号記憶手段を書
   込み状態にするとともに前記第２信号記憶手段を読出し
   状態にするモードまたは前記第２信号記憶手段を書込み
   状態にするとともに前記第１信号記憶手段を読出し状態
   にするモードに交互に切り替えるモード切替信号を発生
   させるモード切替手段と、 前記入力信号位置信号およびモード切換信号に基づい
   て、前記第１信号記憶手段または前記第２信号記憶手段
   の書込み状態のランダムアクセスメモリのいずれに入力
   信号を書き込むかを制御する書込み制御信号を発生する
   書込みメモリ制御手段と、 前記読出しアドレス整数部信号および前記モード切換信
   号に基づいて、前記第１信号記憶手段および前記第２信
   号記憶手段の内、読出し状態にある信号記憶手段の複数
   個のランダムアクセスメモリから同時に前記複数個の信
   号値を読み出す読出し制御信号を発生する読出しメモリ
   制御手段と、 前記モード切替手段により供給される前記モード切替信
   号に応じて、前記第１信号記憶手段および第２信号記憶
   手段に書込み制御信号および読出し制御信号を交互に切
   換えて供給するメモリ制御信号切替手段と、 前記第１信号記憶手段および第２信号記憶手段から読み
   出された前記複数個の信号値を前記第１信号記憶手段お
   よび第２信号記憶手段書込み時の順序に並び替える読出
   し画素並び替え手段とを具えることを特徴とする請求項
   １または２記載のディジタル映像信号再標本化装置。
4. 【請求項４】前記映像信号記憶手段が、 複数個のランダムアクセスメモリからなる第１信号記憶
   手段と、 前記ランダムアクセスメモリと同数のランダムアクセス
   メモリからなる第２信号記憶手段と、 前記入力ディジタル映像信号のライン番号を検出し、検
   出したライン番号に応じて、前記第１信号記憶手段を書
   込み状態にするとともに前記第２信号記憶手段を読出し
   状態にするモードまたは前記第２信号記憶手段を書込み
   状態にするとともに前記第１信号記憶手段を読出し状態
   にするモードに交互に切り替えるモード切替信号を発生
   させるモード切替手段と、 前記入力信号位置信号およびモード切換信号に基づい
   て、前記第１信号記憶手段または前記第２信号記憶手段
   の書込み状態のランダムアクセスメモリのいずれに入力
   信号を書き込むかを制御する書込み制御信号を発生する
   書込みメモリ制御手段と、 前記読出しアドレス整数部信号および前記モード切換信
   号に基づいて、前記第１信号記憶手段および前記第２信
   号記憶手段の内、読出し状態にある信号記憶手段の複数
   個のランダムアクセスメモリから同時に前記複数個の信
   号値を読み出す読出し制御信号を発生する読出しメモリ
   制御手段と、 前記モード切替手段により供給される前記モード切替信
   号に応じて、前記第１信号記憶手段および第２信号記憶
   手段に書込み制御信号および読出し制御信号を交互に切
   換えて供給するメモリ制御信号切替手段とを具え、 前記係数算出手段が、前記読出しメモリ制御手段から供
   給された読出し制御信号に従って、前記係数算出手段か
   ら読み出された前記複数個の係数値を、前記第１信号手
   段および第２信号記憶手段から読み出された前記複数個
   の信号値の画素の順序に並び替える係数並び替え手段を
   具えることを特徴とする請求項３記載のディジタル映像
   信号再標本化装置。