JPH07154675A - 画像データ検出画面分割法および撮像装置 - Google Patents
画像データ検出画面分割法および撮像装置Info
- Publication number
- JPH07154675A JPH07154675A JP5301585A JP30158593A JPH07154675A JP H07154675 A JPH07154675 A JP H07154675A JP 5301585 A JP5301585 A JP 5301585A JP 30158593 A JP30158593 A JP 30158593A JP H07154675 A JPH07154675 A JP H07154675A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- block
- area
- data
- image pickup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ビデオカメラなどに使用される画像データ検
出画面分割法において、画面上のすべての領域で画一的
な精度でしか画像データを検出できない問題点を解決
し、画面上のすべての領域において適切な精度でデータ
検出を行うことができるため、シェーディング補正など
信号処理の精度を向上することができる撮像装置を提供
する。 【構成】 画面分割制御回路１１により画面分割データ
検出回路７を制御して、画面上の各領域においてデータ
検出するブロックの大きさを変化させ、それぞれの領域
に適正な大きさのブロックでデータ検出を行い、画像デ
ータの検出精度を向上させることにより、シェーディン
グ補正処理などの補正精度を向上させる。
出画面分割法において、画面上のすべての領域で画一的
な精度でしか画像データを検出できない問題点を解決
し、画面上のすべての領域において適切な精度でデータ
検出を行うことができるため、シェーディング補正など
信号処理の精度を向上することができる撮像装置を提供
する。 【構成】 画面分割制御回路１１により画面分割データ
検出回路７を制御して、画面上の各領域においてデータ
検出するブロックの大きさを変化させ、それぞれの領域
に適正な大きさのブロックでデータ検出を行い、画像デ
ータの検出精度を向上させることにより、シェーディン
グ補正処理などの補正精度を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオカメラなどの画
像データ検出画面分割法および撮像装置に関するもので
ある。
像データ検出画面分割法および撮像装置に関するもので
ある。
【０００２】
【従来の技術】従来のディジタル信号処理を行うための
画像データ検出画面分割法としては、例えば特開昭６２
−１４７８７２号公報に示されている。従来の画面分割
法は図７に示すように、撮像される画像を２５Ａ〜２５
Ｙの２５個のブロックに分割し、この各ブロックごとの
データを処理して、撮像画像に関する情報を検出し、シ
ェーディング補正処理を行うための補正データを算出し
ていた。
画像データ検出画面分割法としては、例えば特開昭６２
−１４７８７２号公報に示されている。従来の画面分割
法は図７に示すように、撮像される画像を２５Ａ〜２５
Ｙの２５個のブロックに分割し、この各ブロックごとの
データを処理して、撮像画像に関する情報を検出し、シ
ェーディング補正処理を行うための補正データを算出し
ていた。
【０００３】図８はこの従来の画面分割法による撮像装
置の構成を示すブロック図である。図８において、１は
レンズ、２はＣＣＤなどの撮像素子、３は撮像素子２の
出力信号を増幅して所定レベルの撮像信号を得るための
プリアンプ、４は撮像信号をディジタル化するＡＤ変換
回路、５はガンマ補正、シェーディング補正、マトリク
ス演算などの処理を行う信号処理回路、６はディジタル
化した信号をアナログの映像信号に変換するＤＡ変換回
路、７は撮像した画像を複数のブロックに分割して、信
号の状態を検出する画面分割データ検出回路、８はこの
検出回路７の出力信号である各ブロック内の撮像データ
より、そのブロック内画像に関する特徴データを演算し
て出力するブロック内データ演算回路、９はブロック内
データ演算回路８から送られた特徴データを処理してシ
ェーディング補正データを算出するブロックデータ処理
回路、１０はブロックデータ処理回路９により算出され
たシェーディング補正データを蓄積しておくためのシェ
ーディング補正メモリである。
置の構成を示すブロック図である。図８において、１は
レンズ、２はＣＣＤなどの撮像素子、３は撮像素子２の
出力信号を増幅して所定レベルの撮像信号を得るための
プリアンプ、４は撮像信号をディジタル化するＡＤ変換
回路、５はガンマ補正、シェーディング補正、マトリク
ス演算などの処理を行う信号処理回路、６はディジタル
化した信号をアナログの映像信号に変換するＤＡ変換回
路、７は撮像した画像を複数のブロックに分割して、信
号の状態を検出する画面分割データ検出回路、８はこの
検出回路７の出力信号である各ブロック内の撮像データ
より、そのブロック内画像に関する特徴データを演算し
て出力するブロック内データ演算回路、９はブロック内
データ演算回路８から送られた特徴データを処理してシ
ェーディング補正データを算出するブロックデータ処理
回路、１０はブロックデータ処理回路９により算出され
たシェーディング補正データを蓄積しておくためのシェ
ーディング補正メモリである。
【０００４】以上のように構成された従来の撮像装置に
おいて、ブロック内データ演算回路８の出力するブロッ
ク内画像に関する特徴データとは、例えば各ブロック内
の撮像データの平均値である。また、ブロックデータ処
理回路９では、例えば絞りを閉じた状態で、送られた各
ブロックごとの平均値データの大小比較を行うことによ
り絞りが閉じられた状態での各ブロックの平均値が等し
くなるような補正データの算出を行い、信号処理回路５
において必要な黒シェーディング補正データを生成した
りする処理を行っている。
おいて、ブロック内データ演算回路８の出力するブロッ
ク内画像に関する特徴データとは、例えば各ブロック内
の撮像データの平均値である。また、ブロックデータ処
理回路９では、例えば絞りを閉じた状態で、送られた各
ブロックごとの平均値データの大小比較を行うことによ
り絞りが閉じられた状態での各ブロックの平均値が等し
くなるような補正データの算出を行い、信号処理回路５
において必要な黒シェーディング補正データを生成した
りする処理を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、複数に分けられたブロックは画面上の
各領域でその大きさが同一であり、本来画面の中央付近
では大まかな精度で画面の端の部分では細かな精度で計
算される必要があるシェーディング補正データの算出に
おいてもすべて同一の精度で算出されるため、画面の中
央付近では必要以上の精度で、また画面の端では粗い精
度でシェーディング補正データが算出されてしまい、シ
ェーディング補正を正しく行うことができない。例え
ば、画面左端に細かな黒シェーディング補正が必要な領
域が存在した場合、従来方式では、この部分を大きなブ
ロックで平均値を算出するため平均化された補正データ
をこのブロック全体に適用し、黒シェーディング補正が
正しく行われないという問題があった。
ような構成では、複数に分けられたブロックは画面上の
各領域でその大きさが同一であり、本来画面の中央付近
では大まかな精度で画面の端の部分では細かな精度で計
算される必要があるシェーディング補正データの算出に
おいてもすべて同一の精度で算出されるため、画面の中
央付近では必要以上の精度で、また画面の端では粗い精
度でシェーディング補正データが算出されてしまい、シ
ェーディング補正を正しく行うことができない。例え
ば、画面左端に細かな黒シェーディング補正が必要な領
域が存在した場合、従来方式では、この部分を大きなブ
ロックで平均値を算出するため平均化された補正データ
をこのブロック全体に適用し、黒シェーディング補正が
正しく行われないという問題があった。
【０００６】本発明はかかる点に鑑み、画面の中央、
端、すべての領域において適切な精度でデータ検出を行
い、正しくシェーディング補正などを行う画像データ検
出画面分割法および撮像装置を提供することを目的とす
る。
端、すべての領域において適切な精度でデータ検出を行
い、正しくシェーディング補正などを行う画像データ検
出画面分割法および撮像装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の画像データ検出画面分割法は、撮像した画像
を複数のブロックに分け、各ブロックごとのデータ処理
を行うことにより、撮像画像に関する情報を得る画像デ
ータ検出画面分割法であって、画面上の各領域において
データ検出を行うブロック領域の大きさを変化させる。
に本発明の画像データ検出画面分割法は、撮像した画像
を複数のブロックに分け、各ブロックごとのデータ処理
を行うことにより、撮像画像に関する情報を得る画像デ
ータ検出画面分割法であって、画面上の各領域において
データ検出を行うブロック領域の大きさを変化させる。
【０００８】また、本発明の撮像装置は、レンズを通っ
て結像した被写体像を電気信号に換える撮像素子と、そ
の撮像素子の出力信号を処理する信号処理回路と、前記
撮像素子もしくは前記信号処理回路の出力信号を複数の
ブロックに分割して、信号の状態を検出する検出回路
と、この検出回路の出力信号を演算する演算回路と、こ
の演算回路の出力により前記信号処理回路を制御する制
御回路とを備え、前記検出回路のブロック領域の大きさ
が画面上の各領域で異なる構成としたものである。
て結像した被写体像を電気信号に換える撮像素子と、そ
の撮像素子の出力信号を処理する信号処理回路と、前記
撮像素子もしくは前記信号処理回路の出力信号を複数の
ブロックに分割して、信号の状態を検出する検出回路
と、この検出回路の出力信号を演算する演算回路と、こ
の演算回路の出力により前記信号処理回路を制御する制
御回路とを備え、前記検出回路のブロック領域の大きさ
が画面上の各領域で異なる構成としたものである。
【０００９】
【作用】本発明は上記した画面分割法により、画面の中
央、端、すべての領域において適切な精度でデータ検出
を行うことができるため、同等数の画面分割ブロック数
で、シェーディング補正などの信号処理の精度を向上す
ることができる。
央、端、すべての領域において適切な精度でデータ検出
を行うことができるため、同等数の画面分割ブロック数
で、シェーディング補正などの信号処理の精度を向上す
ることができる。
【００１０】また、本発明は上記した撮像装置により、
画面の中央、端、すべての領域において適切な精度でデ
ータ検出を行うことができるため、同等の画像データ検
出精度を保ったままシェーディング補正メモリなど後段
の回路規模を削減することができる。
画面の中央、端、すべての領域において適切な精度でデ
ータ検出を行うことができるため、同等の画像データ検
出精度を保ったままシェーディング補正メモリなど後段
の回路規模を削減することができる。
【００１１】
【実施例】図１は本発明の画面分割法の第１の実施例を
示したものである。図１において、画面上の左右端の領
域ではブロックの水平方向のサイズを中央領域の半分で
分割している。また、垂直方向については、上下端、中
央とも等間隔に分割している。
示したものである。図１において、画面上の左右端の領
域ではブロックの水平方向のサイズを中央領域の半分で
分割している。また、垂直方向については、上下端、中
央とも等間隔に分割している。
【００１２】図２は本発明の第１の実施例である画像デ
ータ検出画面分割法によるシェーディング補正撮像装置
の構成を示すブロック図である。
ータ検出画面分割法によるシェーディング補正撮像装置
の構成を示すブロック図である。
【００１３】図２において、１はレンズ、２は撮像素
子、３はプリアンプ、４はＡＤ変換回路、５は信号処理
回路、６はＤＡ変換回路、７は画面分割データ検出回
路、８はブロック内データ演算回路、９はブロックデー
タ処理回路、１０はブロックデータ処理回路９により算
出されたシェーディング補正データを蓄積しておくため
のシェーディング補正メモリであり、以上は図８の構成
と同様なものである。１１は画面分割データ検出回路７
における画面の分割方法を画面上の中央部と周辺部とで
分割ブロックの大きさを制御する画面分割制御回路であ
る。
子、３はプリアンプ、４はＡＤ変換回路、５は信号処理
回路、６はＤＡ変換回路、７は画面分割データ検出回
路、８はブロック内データ演算回路、９はブロックデー
タ処理回路、１０はブロックデータ処理回路９により算
出されたシェーディング補正データを蓄積しておくため
のシェーディング補正メモリであり、以上は図８の構成
と同様なものである。１１は画面分割データ検出回路７
における画面の分割方法を画面上の中央部と周辺部とで
分割ブロックの大きさを制御する画面分割制御回路であ
る。
【００１４】次に、動作について説明する。例えば、絞
りを閉じた状態でのＣＣＤのシェーディング状態が図３
に示すように、画面の水平方向において左端より１／１
０の領域でDARK1レベル、１／１０から２／１０の領域
でDARK2レベル、２／１０から４／１０の領域でDARK3、
４／１０から６／１０の領域でDARK4、６／１０から８
／１０の領域でDARK5、８／１０から９／１０の領域でD
ARK6、９／１０から１０／１０の領域でDARK7となって
いる場合について説明する。
りを閉じた状態でのＣＣＤのシェーディング状態が図３
に示すように、画面の水平方向において左端より１／１
０の領域でDARK1レベル、１／１０から２／１０の領域
でDARK2レベル、２／１０から４／１０の領域でDARK3、
４／１０から６／１０の領域でDARK4、６／１０から８
／１０の領域でDARK5、８／１０から９／１０の領域でD
ARK6、９／１０から１０／１０の領域でDARK7となって
いる場合について説明する。
【００１５】図７に示す従来の画面分割ブロックで絞り
を閉じた状態のシェーディング状態の検出を行うとする
と、左端より２／１０の領域は実際には２つのレベルDA
RK1,DARk2が存在するにも関わらず、例えば２５Ａのブ
ロックで平均化された(DARK1+DARK2)/2のレベルとして
検出される。ブロックデータ処理回路で算出される黒シ
ェーディング補正データについても(DARK1+DARK2)/2に
対する補正データとなり、２５Ａブロックにはすべて(D
ARK1+DARK2)/2の補正データを適応する。したがって、
２５Ａブロックの黒シェーディングはある程度補正され
るものの完全には補正しきれない。これは、画面左端部
のシェーディング状態の精度に比べデータ検出している
ブロックの精度が粗すぎることが原因である。
を閉じた状態のシェーディング状態の検出を行うとする
と、左端より２／１０の領域は実際には２つのレベルDA
RK1,DARk2が存在するにも関わらず、例えば２５Ａのブ
ロックで平均化された(DARK1+DARK2)/2のレベルとして
検出される。ブロックデータ処理回路で算出される黒シ
ェーディング補正データについても(DARK1+DARK2)/2に
対する補正データとなり、２５Ａブロックにはすべて(D
ARK1+DARK2)/2の補正データを適応する。したがって、
２５Ａブロックの黒シェーディングはある程度補正され
るものの完全には補正しきれない。これは、画面左端部
のシェーディング状態の精度に比べデータ検出している
ブロックの精度が粗すぎることが原因である。
【００１６】しかしながら、本実施例による画面分割ブ
ロックを用いて同様に黒シェーディング補正を行った場
合の動作を次に説明する。
ロックを用いて同様に黒シェーディング補正を行った場
合の動作を次に説明する。
【００１７】同様のＣＣＤシェーディング状態であった
とすると、例えば画面左端より１／１０の領域はＡ１ブ
ロックでDARK1レベルを検出する。また、１／１０から
２／１０の領域はＡ２ブロックでDARK2レベルを検出す
る。従って、ブロックデータ処理回路で算出される黒シ
ェーディング補正データについてもそれぞれの領域でDA
RK1，DARK2に対する補正データを適用するので黒シェー
ディングは完全に補正される。
とすると、例えば画面左端より１／１０の領域はＡ１ブ
ロックでDARK1レベルを検出する。また、１／１０から
２／１０の領域はＡ２ブロックでDARK2レベルを検出す
る。従って、ブロックデータ処理回路で算出される黒シ
ェーディング補正データについてもそれぞれの領域でDA
RK1，DARK2に対する補正データを適用するので黒シェー
ディングは完全に補正される。
【００１８】また、画面中央部のシェーディング補正
は、例えば従来画面分割では２５Ｂ，２５Ｃ，２５Ｄの
各ブロックで、本実施例の画面分割ではＡ３，Ａ４，Ａ
５の各ブロックで同様にDARK3，DARK4，DARK5レベルを
検出し、さらにブロックデータ処理回路９でDARK3，DAR
K4，DARK5の補正データを算出する。これをシェーディ
ング補正メモリ１０に蓄積しておき通常補正動作時に使
用するので、画面中央部の黒シェーディングは完全に補
正される。
は、例えば従来画面分割では２５Ｂ，２５Ｃ，２５Ｄの
各ブロックで、本実施例の画面分割ではＡ３，Ａ４，Ａ
５の各ブロックで同様にDARK3，DARK4，DARK5レベルを
検出し、さらにブロックデータ処理回路９でDARK3，DAR
K4，DARK5の補正データを算出する。これをシェーディ
ング補正メモリ１０に蓄積しておき通常補正動作時に使
用するので、画面中央部の黒シェーディングは完全に補
正される。
【００１９】以上のように本実施例によれば、水平方向
に関して画面の中央、端、すべての領域において適切な
精度でデータ検出を行うことができるため、シェーディ
ング補正処理の精度を向上することができる。
に関して画面の中央、端、すべての領域において適切な
精度でデータ検出を行うことができるため、シェーディ
ング補正処理の精度を向上することができる。
【００２０】図４は本発明の画面分割法の第２の実施例
を示したものである。図４において、画面上の上下端の
領域ではブロックの垂直方向のサイズを中央領域の半分
で分割している。また、水平方向については、左右端、
中央とも等間隔に分割している。
を示したものである。図４において、画面上の上下端の
領域ではブロックの垂直方向のサイズを中央領域の半分
で分割している。また、水平方向については、左右端、
中央とも等間隔に分割している。
【００２１】本実施例のブロック構成も図２と同様であ
る。次に、動作について説明する。例えば、絞りを閉じ
た状態でのＣＣＤのシェーディング状態が図５に示すよ
うに、画面の垂直方向において上端より１／１０の領域
でDARK1レベル、１／１０から２／１０の領域でDARK2レ
ベル、２／１０から４／１０の領域でDARK3、４／１０
から６／１０の領域でDARK4、６／１０から８／１０の
領域でDARK5、８／１０から９／１０の領域でDARK6、９
／１０から１０／１０の領域でDARK7となっている場合
について説明する。
る。次に、動作について説明する。例えば、絞りを閉じ
た状態でのＣＣＤのシェーディング状態が図５に示すよ
うに、画面の垂直方向において上端より１／１０の領域
でDARK1レベル、１／１０から２／１０の領域でDARK2レ
ベル、２／１０から４／１０の領域でDARK3、４／１０
から６／１０の領域でDARK4、６／１０から８／１０の
領域でDARK5、８／１０から９／１０の領域でDARK6、９
／１０から１０／１０の領域でDARK7となっている場合
について説明する。
【００２２】図７に示す従来の画面分割ブロックで絞り
を閉じた状態のシェーディング状態の検出を行うとする
と、上端より２／１０の領域は実際には２つのレベルDA
RK1，DARk2が存在するにも関わらず、例えば２５Ａのブ
ロックで平均化された(DARK1+DARK2)/2のレベルとして
検出される。ブロックデータ処理回路で算出される黒シ
ェーディング補正データについても(DARK1+DARK2)/2に
対する補正データとなり、２５Ａブロックにはすべて(D
ARK1+DARK2)/2の補正データを適応する。したがって、
２５Ａブロックの黒シェーディングはある程度補正され
るものの完全には補正しきれない。これは、画面上端部
のシェーディング状態の精度に比べデータ検出している
ブロックの精度が粗すぎることが原因である。
を閉じた状態のシェーディング状態の検出を行うとする
と、上端より２／１０の領域は実際には２つのレベルDA
RK1，DARk2が存在するにも関わらず、例えば２５Ａのブ
ロックで平均化された(DARK1+DARK2)/2のレベルとして
検出される。ブロックデータ処理回路で算出される黒シ
ェーディング補正データについても(DARK1+DARK2)/2に
対する補正データとなり、２５Ａブロックにはすべて(D
ARK1+DARK2)/2の補正データを適応する。したがって、
２５Ａブロックの黒シェーディングはある程度補正され
るものの完全には補正しきれない。これは、画面上端部
のシェーディング状態の精度に比べデータ検出している
ブロックの精度が粗すぎることが原因である。
【００２３】しかしながら、本実施例による画面分割ブ
ロックを用いて同様に黒シェーディング補正を行った場
合の動作を次に説明する。
ロックを用いて同様に黒シェーディング補正を行った場
合の動作を次に説明する。
【００２４】同様のＣＣＤシェーディング状態であった
とすると、例えば画面上端より１／１０の領域はＢ１ブ
ロックでDARK1レベルを検出する。また、１／１０から
２／１０の領域はＢ６ブロックでDARK2レベルを検出す
る。従って、ブロックデータ処理回路９で算出される黒
シェーディング補正データについてもそれぞれの領域で
DARK1，DARK2に対する補正データを適用するので黒シェ
ーディングは完全に補正される。
とすると、例えば画面上端より１／１０の領域はＢ１ブ
ロックでDARK1レベルを検出する。また、１／１０から
２／１０の領域はＢ６ブロックでDARK2レベルを検出す
る。従って、ブロックデータ処理回路９で算出される黒
シェーディング補正データについてもそれぞれの領域で
DARK1，DARK2に対する補正データを適用するので黒シェ
ーディングは完全に補正される。
【００２５】また、画面中央部のシェーディング補正
は、例えば従来画面分割では２５Ｆ，２５Ｋ，２５Ｐの
各ブロックで、本実施例の画面分割ではＢ１１，Ｂ１
６，Ｂ２１の各ブロックで同様にDARK3，DARK4，DARK5
レベルを検出し、さらにブロックデータ処理回路でDARK
3，DARK4，DARK5の補正データを算出する。これをシェ
ーディング補正メモリ１０に蓄積しておき通常補正動作
時に使用するので、画面中央部の黒シェーディングは完
全に補正される。
は、例えば従来画面分割では２５Ｆ，２５Ｋ，２５Ｐの
各ブロックで、本実施例の画面分割ではＢ１１，Ｂ１
６，Ｂ２１の各ブロックで同様にDARK3，DARK4，DARK5
レベルを検出し、さらにブロックデータ処理回路でDARK
3，DARK4，DARK5の補正データを算出する。これをシェ
ーディング補正メモリ１０に蓄積しておき通常補正動作
時に使用するので、画面中央部の黒シェーディングは完
全に補正される。
【００２６】以上のように本実施例によれば、垂直方向
に関して画面の中央、端、すべての領域において適切な
精度でデータ検出を行うことができるため、シェーディ
ング補正処理の精度を向上することができる。
に関して画面の中央、端、すべての領域において適切な
精度でデータ検出を行うことができるため、シェーディ
ング補正処理の精度を向上することができる。
【００２７】図６は本発明の画面分割法の第３の実施例
を示したものである。図６において、画面上の上下左右
端の領域ではブロックの水平垂直方向のサイズを中央領
域の半分で分割している。
を示したものである。図６において、画面上の上下左右
端の領域ではブロックの水平垂直方向のサイズを中央領
域の半分で分割している。
【００２８】本実施例のブロック構成も図２と同様であ
る。次に、動作について説明する。例えば、絞りを閉じ
た状態でのＣＣＤのシェーディング状態が図３，図５が
混合した状態の場合について説明する。すなわち、水
平、垂直の両方向において画面周辺部でＣＣＤのシェー
ディング状態が細かく変化している場合である。
る。次に、動作について説明する。例えば、絞りを閉じ
た状態でのＣＣＤのシェーディング状態が図３，図５が
混合した状態の場合について説明する。すなわち、水
平、垂直の両方向において画面周辺部でＣＣＤのシェー
ディング状態が細かく変化している場合である。
【００２９】図７に示す従来の画面分割ブロックで絞り
を閉じた状態のシェーディング状態の検出を行うとする
と、画面左上端部１／２５の領域（水平方向左端より２
／１０の領域で、かつ垂直方向上端より２／１０の領
域）において、実際には４つのシェーディング状態が存
在するにも関わらず２５Ａのブロックで平均化された１
つの状態として検出される。ブロックデータ処理回路で
算出される黒シェーディング補正データについても平均
化された検出状態に対する補正データとなり、２５Ａブ
ロックにはすべてこの補正データを適応する。したがっ
て、２５Ａブロックの黒シェーディングはある程度補正
されるものの完全には補正しきれない。これは、画面上
端部のシェーディング状態の精度に比べデータ検出して
いるブロックの精度が粗すぎることが原因である。
を閉じた状態のシェーディング状態の検出を行うとする
と、画面左上端部１／２５の領域（水平方向左端より２
／１０の領域で、かつ垂直方向上端より２／１０の領
域）において、実際には４つのシェーディング状態が存
在するにも関わらず２５Ａのブロックで平均化された１
つの状態として検出される。ブロックデータ処理回路で
算出される黒シェーディング補正データについても平均
化された検出状態に対する補正データとなり、２５Ａブ
ロックにはすべてこの補正データを適応する。したがっ
て、２５Ａブロックの黒シェーディングはある程度補正
されるものの完全には補正しきれない。これは、画面上
端部のシェーディング状態の精度に比べデータ検出して
いるブロックの精度が粗すぎることが原因である。
【００３０】しかしながら、本実施例による画面分割ブ
ロックを用いて同様に黒シェーディング補正を行った場
合の動作を次に説明する。
ロックを用いて同様に黒シェーディング補正を行った場
合の動作を次に説明する。
【００３１】同様のＣＣＤシェーディング状態であった
とすると、画面左端より１／１０かつ上端より１／１０
の領域はＣ１ブロックで、また画面左端より１／１０か
ら２／１０かつ上端より１／１０の領域はＣ２ブロック
で、また画面左端より１／１０かつ上端より１／１０か
ら２／１０の領域はＣ８ブロックで、また画面左端より
１／１０から２／１０かつ上端より１／１０から２／１
０の領域はＣ９ブロックで検出する。従って、ブロック
データ処理回路で算出される黒シェーディング補正デー
タについてもそれぞれの領域で別々の補正データを適用
するので黒シェーディングは完全に補正される。
とすると、画面左端より１／１０かつ上端より１／１０
の領域はＣ１ブロックで、また画面左端より１／１０か
ら２／１０かつ上端より１／１０の領域はＣ２ブロック
で、また画面左端より１／１０かつ上端より１／１０か
ら２／１０の領域はＣ８ブロックで、また画面左端より
１／１０から２／１０かつ上端より１／１０から２／１
０の領域はＣ９ブロックで検出する。従って、ブロック
データ処理回路で算出される黒シェーディング補正デー
タについてもそれぞれの領域で別々の補正データを適用
するので黒シェーディングは完全に補正される。
【００３２】また、画面中央部のシェーディング補正は
従来画面分割では、例えば２５Ｇ，２５Ｈ，２５Ｍなど
の各ブロックで、本実施例の画面分割ではＣ１７，Ｃ１
８，Ｃ２５などの各ブロックで同様に画像データを検出
し、さらにブロックデータ処理回路でシェーディング補
正データを算出する。これをシェーディング補正メモリ
に蓄積しておき通常補正動作時に使用するので、画面中
央部の黒シェーディングは完全に補正される。
従来画面分割では、例えば２５Ｇ，２５Ｈ，２５Ｍなど
の各ブロックで、本実施例の画面分割ではＣ１７，Ｃ１
８，Ｃ２５などの各ブロックで同様に画像データを検出
し、さらにブロックデータ処理回路でシェーディング補
正データを算出する。これをシェーディング補正メモリ
に蓄積しておき通常補正動作時に使用するので、画面中
央部の黒シェーディングは完全に補正される。
【００３３】以上のように本実施例によれば、水平垂直
方向に関して画面の中央、端、すべての領域において適
切な精度でデータ検出を行うことができるため、シェー
ディング補正処理の精度を向上することができる。
方向に関して画面の中央、端、すべての領域において適
切な精度でデータ検出を行うことができるため、シェー
ディング補正処理の精度を向上することができる。
【００３４】なお、第１および第２の実施例において、
画面分割データ検出回路７は、画像を３５個のブロック
に分割したが、これは３５個に限るものではない。
画面分割データ検出回路７は、画像を３５個のブロック
に分割したが、これは３５個に限るものではない。
【００３５】また、第３の実施例において、画面分割デ
ータ検出回路７は、画像を４９個のブロックに分割した
が、これは４９個に限るものではない。また、ブロック
データ処理回路９により算出されるのはシェーディング
補正データに限ることはなく、信号処理回路５のホワイ
トバランスもしくはガンマ特性を制御するための制御信
号であってもよい。図２に、信号処理回路５を制御する
場合のブロックデータ処理回路９からの流れを破線で示
す。
ータ検出回路７は、画像を４９個のブロックに分割した
が、これは４９個に限るものではない。また、ブロック
データ処理回路９により算出されるのはシェーディング
補正データに限ることはなく、信号処理回路５のホワイ
トバランスもしくはガンマ特性を制御するための制御信
号であってもよい。図２に、信号処理回路５を制御する
場合のブロックデータ処理回路９からの流れを破線で示
す。
【００３６】
【発明の効果】以上説明したように本発明によれば、撮
像した画像を複数のブロックに分け、各ブロックごとの
データ処理を行う際に画面上の各領域においてデータ検
出を行うブロック領域の大きさを変化させることによ
り、画面の中央、端、すべての領域において適切な精度
でデータ検出を行うことができるため、同等数の画面分
割ブロック数で、より正確なシェーディング補正処理な
どの信号処理が可能となる。
像した画像を複数のブロックに分け、各ブロックごとの
データ処理を行う際に画面上の各領域においてデータ検
出を行うブロック領域の大きさを変化させることによ
り、画面の中央、端、すべての領域において適切な精度
でデータ検出を行うことができるため、同等数の画面分
割ブロック数で、より正確なシェーディング補正処理な
どの信号処理が可能となる。
【００３７】また、以上説明したように本発明によれ
ば、撮像した画像を複数のブロックに分け、各ブロック
ごとのデータ処理を行う際に画面上の各領域においてデ
ータ検出を行うブロック領域の大きさを変化させること
により、同等の画像データ検出精度を保ったままシェー
ディング補正メモリなど後段の回路規模を削減すること
が可能となる。
ば、撮像した画像を複数のブロックに分け、各ブロック
ごとのデータ処理を行う際に画面上の各領域においてデ
ータ検出を行うブロック領域の大きさを変化させること
により、同等の画像データ検出精度を保ったままシェー
ディング補正メモリなど後段の回路規模を削減すること
が可能となる。
【図１】本発明の第１の実施例における画面分割の例を
示す模式図
示す模式図
【図２】本発明の第１の実施例における撮像装置の構成
を示すブロック図
を示すブロック図
【図３】本発明の第１の実施例の動作を説明するための
絞りを閉じた状態でのＣＣＤのシェーディング状態を示
す模式図
絞りを閉じた状態でのＣＣＤのシェーディング状態を示
す模式図
【図４】本発明の第２の実施例における画面分割の例を
示す模式図
示す模式図
【図５】本発明の第２の実施例の動作を説明するための
絞りを閉じた状態でのＣＣＤのシェーディング状態を示
す模式図
絞りを閉じた状態でのＣＣＤのシェーディング状態を示
す模式図
【図６】本発明の第３の実施例における画面分割の例を
示す模式図
示す模式図
【図７】従来の画面分割を示す模式図
【図８】従来の画面分割によるシェーディング補正処理
付き撮像装置の構成を示すブロック図
付き撮像装置の構成を示すブロック図
１ レンズ ２ 撮像素子 ３ プリアンプ ４ ＡＤ変換回路 ５ 信号処理回路 ６ ＤＡ変換回路 ７ 画面分割データ検出回路 ８ ブロック内データ演算回路 ９ ブロックデータ処理回路 １０ シェーディング補正メモリ １１ 画面分割制御回路
Claims (8)
- 【請求項１】 入力画像を複数のブロックに分け、各ブ
ロックごとのデータ処理を行うことにより、入力画像に
関する情報を得る画像データ検出画面分割法であって、
画面上の各領域においてデータ検出を行うブロック領域
の大きさを変化させることを特徴とする画像データ検出
画面分割法。 - 【請求項２】 画面上の左右端の領域と中央の領域とで
複数に分けるブロックの水平方向のサイズを異ならせる
請求項１記載の画像データ検出画面分割法。 - 【請求項３】 画面上の上下端の領域と中央の領域とで
複数に分けるブロックの垂直方向のサイズを異ならせる
請求項１記載の画像データ検出画面分割法。 - 【請求項４】 画面上の上下左右端の領域と中央の領域
とで複数に分けるブロックの水平・垂直両方向のサイズ
を異ならせる請求項１記載の画像データ検出画面分割
法。 - 【請求項５】 レンズを通って結像した被写体像を電気
信号に換える撮像素子と、 その撮像素子の出力信号を処理する信号処理回路と、 前記撮像素子もしくは前記信号処理回路の出力信号を複
数のブロックに分割して、信号の状態を検出する検出回
路と、 この検出回路の出力信号を演算する演算回路と、 この演算回路の出力により前記信号処理回路を制御する
制御回路とを備え、 前記検出回路のブロック領域の大きさが画面上の各領域
で異なることを特徴とする撮像装置。 - 【請求項６】 画面上の左右端の領域と中央の領域とで
複数に分けるブロックの水平方向のサイズを異ならせる
請求項５記載の撮像装置。 - 【請求項７】 画面上の上下端の領域と中央の領域とで
複数に分けるブロックの垂直方向のサイズを異ならせる
請求項５記載の撮像装置。 - 【請求項８】 画面上の上下左右端の領域と中央の領域
とで複数に分けるブロックの水平・垂直両方向のサイズ
を異ならせる請求項５記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30158593A JP3407368B2 (ja) | 1993-12-01 | 1993-12-01 | 画像データ検出画面分割法および撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30158593A JP3407368B2 (ja) | 1993-12-01 | 1993-12-01 | 画像データ検出画面分割法および撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154675A true JPH07154675A (ja) | 1995-06-16 |
| JP3407368B2 JP3407368B2 (ja) | 2003-05-19 |
Family
ID=17898725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30158593A Expired - Fee Related JP3407368B2 (ja) | 1993-12-01 | 1993-12-01 | 画像データ検出画面分割法および撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3407368B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475134B1 (ko) * | 1998-05-27 | 2005-09-13 | 매그나칩 반도체 유한회사 | 고체촬상소자 |
| CN100437071C (zh) * | 2005-05-24 | 2008-11-26 | 亚洲光学股份有限公司 | 光学解析度鉴别图 |
| JP2016187149A (ja) * | 2015-03-27 | 2016-10-27 | 日立オートモティブシステムズ株式会社 | 車載カメラ画像処理装置 |
-
1993
- 1993-12-01 JP JP30158593A patent/JP3407368B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475134B1 (ko) * | 1998-05-27 | 2005-09-13 | 매그나칩 반도체 유한회사 | 고체촬상소자 |
| CN100437071C (zh) * | 2005-05-24 | 2008-11-26 | 亚洲光学股份有限公司 | 光学解析度鉴别图 |
| JP2016187149A (ja) * | 2015-03-27 | 2016-10-27 | 日立オートモティブシステムズ株式会社 | 車載カメラ画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3407368B2 (ja) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2951909B2 (ja) | 撮像装置の階調補正装置及び階調補正方法 | |
| US6198504B1 (en) | Image sensing apparatus with a moving image mode and a still image mode | |
| JPS62118676A (ja) | 画像処理方式 | |
| JP2002344814A (ja) | 固体撮像素子の欠陥補正装置および欠陥補正方法 | |
| JP4622196B2 (ja) | 撮像装置 | |
| JP3407368B2 (ja) | 画像データ検出画面分割法および撮像装置 | |
| JP3884952B2 (ja) | 撮像装置 | |
| JPH11164194A (ja) | 画像処理方法及び画像入力装置 | |
| JPH04309078A (ja) | ビデオデータの動き検出装置および方法 | |
| JP2010056817A (ja) | 撮像装置 | |
| JP2003101884A (ja) | シェーディング補正装置および方法 | |
| JP3218022B2 (ja) | 撮像装置の階調補正装置及び階調補正方法 | |
| JP2003179809A (ja) | カメラ装置及びその信号処理方法 | |
| JP2006157344A (ja) | 撮像装置 | |
| JP2985818B2 (ja) | シェーディング補正方法およびその補正回路 | |
| JP2584747B2 (ja) | 画像処理装置 | |
| JPH04309079A (ja) | 画像データ検出画面分割法および撮像装置 | |
| JP3630470B2 (ja) | 撮像装置 | |
| JP2023080960A (ja) | 撮像装置、制御方法、プログラム及び記憶媒体 | |
| JP2004088545A (ja) | 逆光補正制御装置、逆光補正制御方法 | |
| JPS62219185A (ja) | 画像入力装置 | |
| JPS62178075A (ja) | テレビジヨンカメラ装置 | |
| JPH0432372A (ja) | ビデオ信号処理回路 | |
| JP2003110856A (ja) | 画像処理装置及び画像処理方法 | |
| JPS62168278A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |