JPH07154072A - セラミック基板に形成されたスルーホールへの導体膜形成方法 - Google Patents
セラミック基板に形成されたスルーホールへの導体膜形成方法Info
- Publication number
- JPH07154072A JPH07154072A JP32590293A JP32590293A JPH07154072A JP H07154072 A JPH07154072 A JP H07154072A JP 32590293 A JP32590293 A JP 32590293A JP 32590293 A JP32590293 A JP 32590293A JP H07154072 A JPH07154072 A JP H07154072A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic substrate
- tape
- conductor film
- ceramic board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】高周波特性に優れるとともに、薄膜プロセスへ
の汚染を生じさせることなくマイクロ波用の集積回路を
製造することができるようにする。 【構成】予めスルーホール１４が形成されたセラミック
基板１０２の表面１０２ａに紫外線反応性テープ２０を
付着し、さらにセラミック基板１０２の裏面１０２ｂと
スルーホール１４の壁面１４ａと紫外線反応性テープ２
０のスルーホール１４の被覆部位の裏面２０ａとに、薄
膜プロセスによりセラミック基板１０２の裏面１０２ｂ
側から導体膜１６を形成した後に、紫外線反応性テープ
２０に紫外線を照射して紫外線反応性テープ２０の付着
力を低下させてから、導体膜１６を損傷することのない
ように紫外線反応性テープ２０をセラミック基板１０２
の表面１０２ａから剥離する。
の汚染を生じさせることなくマイクロ波用の集積回路を
製造することができるようにする。 【構成】予めスルーホール１４が形成されたセラミック
基板１０２の表面１０２ａに紫外線反応性テープ２０を
付着し、さらにセラミック基板１０２の裏面１０２ｂと
スルーホール１４の壁面１４ａと紫外線反応性テープ２
０のスルーホール１４の被覆部位の裏面２０ａとに、薄
膜プロセスによりセラミック基板１０２の裏面１０２ｂ
側から導体膜１６を形成した後に、紫外線反応性テープ
２０に紫外線を照射して紫外線反応性テープ２０の付着
力を低下させてから、導体膜１６を損傷することのない
ように紫外線反応性テープ２０をセラミック基板１０２
の表面１０２ａから剥離する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック基板に形成
されたスルーホールへの導体膜形成方法に関し、さらに
詳細には、高周波特性に優れたマイクロ波用の集積回路
を製造することのできるセラミック基板に形成されたス
ルーホールへの導体膜形成方法に関する。
されたスルーホールへの導体膜形成方法に関し、さらに
詳細には、高周波特性に優れたマイクロ波用の集積回路
を製造することのできるセラミック基板に形成されたス
ルーホールへの導体膜形成方法に関する。
【０００２】
【従来の技術】従来より、通信分野などにおいては、モ
ノリシック・マイクロ波集積回路（Ｍｏｎｏｌｉｔｈｉ
ｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ：ＭＭＩＣ）やマイクロ波集積回路（Ｍｉｃ
ｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ：ＭＩＣ）などのマイクロ波用の集積回路（Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）が用いられてお
り、こうしたマイクロ波用のＩＣには、その構成要素と
して基板にスルーホール（あるいはバイアホール）が形
成されている。
ノリシック・マイクロ波集積回路（Ｍｏｎｏｌｉｔｈｉ
ｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ：ＭＭＩＣ）やマイクロ波集積回路（Ｍｉｃ
ｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ：ＭＩＣ）などのマイクロ波用の集積回路（Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）が用いられてお
り、こうしたマイクロ波用のＩＣには、その構成要素と
して基板にスルーホール（あるいはバイアホール）が形
成されている。
【０００３】図１には、回路パターンやスルーホールが
形成される基板として、例えば、アルミナなどのセラミ
ック基板を用いたマイクロ波用のＩＣ１００の概略断面
図が示されている。このマイクロ波用のＩＣ１００に
は、セラミック基板１０２の一方の表面（表面）１０２
ａから他方の表面（裏面）１０２ｂにかけて貫通して形
成されるスルーホール１０４が形成されており、このス
ルーホール１０４には導体１０６がメタライズ（孔埋
め）されている。そして、セラミック基板１０２の表面
１０２ａには回路パターン１０８が形成され、セラミッ
ク基板１０２の裏面１０２ｂにはアース面１１０が形成
されている。
形成される基板として、例えば、アルミナなどのセラミ
ック基板を用いたマイクロ波用のＩＣ１００の概略断面
図が示されている。このマイクロ波用のＩＣ１００に
は、セラミック基板１０２の一方の表面（表面）１０２
ａから他方の表面（裏面）１０２ｂにかけて貫通して形
成されるスルーホール１０４が形成されており、このス
ルーホール１０４には導体１０６がメタライズ（孔埋
め）されている。そして、セラミック基板１０２の表面
１０２ａには回路パターン１０８が形成され、セラミッ
ク基板１０２の裏面１０２ｂにはアース面１１０が形成
されている。
【０００４】ところで、一般にセラミック基板は、化学
的に極めて安定しているという特徴を備えているため、
化学的なエッチングを行ってスルーホールを形成するこ
とが極めて困難であった。このため、セラミック基板に
スルーホールを形成する場合には、セラミック基板焼成
前のグリーンシート状態（セラミック基板がまだ焼き固
められていない状態）においてスルーホール加工を行う
必要があった。
的に極めて安定しているという特徴を備えているため、
化学的なエッチングを行ってスルーホールを形成するこ
とが極めて困難であった。このため、セラミック基板に
スルーホールを形成する場合には、セラミック基板焼成
前のグリーンシート状態（セラミック基板がまだ焼き固
められていない状態）においてスルーホール加工を行う
必要があった。
【０００５】このため、セラミック基板に最初からスル
ーホールが形成された状態で、レジスト塗布などのプロ
セスの処理を行わなければならなくなってしまうことに
なり、こうしたレジスト塗布などのプロセスの処理を考
慮すると、レジスト塗布などのプロセスの処理の前に導
体によりスルーホールを塞いでおく必要があった。即
ち、セラミック基板にスルーホールが形成されたままの
状態では、レジスト塗布時において真空吸着が困難であ
るなどの問題が生じてしまうからである。
ーホールが形成された状態で、レジスト塗布などのプロ
セスの処理を行わなければならなくなってしまうことに
なり、こうしたレジスト塗布などのプロセスの処理を考
慮すると、レジスト塗布などのプロセスの処理の前に導
体によりスルーホールを塞いでおく必要があった。即
ち、セラミック基板にスルーホールが形成されたままの
状態では、レジスト塗布時において真空吸着が困難であ
るなどの問題が生じてしまうからである。
【０００６】従って、従来のセラミック基板におけるス
ルーホールの形成に関しては、グリーンシート状態でス
ルーホールを形成する加工した後に焼成を行い、さらに
その後に厚膜プロセスによりスルーホールに導体をメタ
ライズするという製造方法が取られていた。
ルーホールの形成に関しては、グリーンシート状態でス
ルーホールを形成する加工した後に焼成を行い、さらに
その後に厚膜プロセスによりスルーホールに導体をメタ
ライズするという製造方法が取られていた。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た厚膜プロセスによる従来の製造方法によってセラミッ
ク基板に形成されたスルーホールは、ＧaＡs基板に形成
していたスルーホールと比較すると孔径が大きくなって
しまって（一般に厚膜プロセスでは、セラミック基板厚
が２５０μｍのときに、スルーホールの直径はおよそ３
００μｍが最小径となる。）、マイクロ波用の集積回路
の高周波特性が劣るようになり、使用周波数がおよそ１
０ＧＨｚ以下に制限されてしまったり、さらにはマイク
ロ波用の集積回路の製造工程の薄膜プロセスへの汚染を
生じさせるなどの問題点があった。
た厚膜プロセスによる従来の製造方法によってセラミッ
ク基板に形成されたスルーホールは、ＧaＡs基板に形成
していたスルーホールと比較すると孔径が大きくなって
しまって（一般に厚膜プロセスでは、セラミック基板厚
が２５０μｍのときに、スルーホールの直径はおよそ３
００μｍが最小径となる。）、マイクロ波用の集積回路
の高周波特性が劣るようになり、使用周波数がおよそ１
０ＧＨｚ以下に制限されてしまったり、さらにはマイク
ロ波用の集積回路の製造工程の薄膜プロセスへの汚染を
生じさせるなどの問題点があった。
【０００８】本発明は、従来の技術の有するこのような
問題点に鑑みてなされたものであり、その目的とすると
ころは、高周波特性に優れ、さらには薄膜プロセスへの
汚染を生じさせることなくマイクロ波用の集積回路を製
造することのできるセラミック基板に形成されたスルー
ホールへの導体膜形成方法を提供しようとするものであ
る。
問題点に鑑みてなされたものであり、その目的とすると
ころは、高周波特性に優れ、さらには薄膜プロセスへの
汚染を生じさせることなくマイクロ波用の集積回路を製
造することのできるセラミック基板に形成されたスルー
ホールへの導体膜形成方法を提供しようとするものであ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるセラミック基板に形成されたスルーホ
ールへの導体膜形成方法は、セラミック基板のスルーホ
ールへの導体膜の形成を、薄膜プロセスを用いて行うよ
うにしたものである。
に、本発明によるセラミック基板に形成されたスルーホ
ールへの導体膜形成方法は、セラミック基板のスルーホ
ールへの導体膜の形成を、薄膜プロセスを用いて行うよ
うにしたものである。
【００１０】即ち、紫外線の照射により付着力が低下す
るテープ（以下、「紫外線反応性テープ」と称す。）を
使用して、薄膜プロセスによりスルーホールの周部に導
体膜を形成するようにして、スルーホールが空洞状態に
維持されるようにしたものである。
るテープ（以下、「紫外線反応性テープ」と称す。）を
使用して、薄膜プロセスによりスルーホールの周部に導
体膜を形成するようにして、スルーホールが空洞状態に
維持されるようにしたものである。
【００１１】つまり、予めスルーホールが形成されたセ
ラミック基板の表面に紫外線反応性テープを付着し、さ
らにセラミック基板の裏面とスルーホールの壁面と紫外
線反応性テープのスルーホールの被覆部位の裏面とに、
薄膜プロセスによりセラミック基板の裏面側から導体膜
を形成した後に、紫外線反応性テープに紫外線を照射し
て紫外線反応性テープの付着力を低下させてから、導体
膜を損傷することのないように紫外線反応性テープをセ
ラミック基板の表面から剥離するようにしたものであ
る。
ラミック基板の表面に紫外線反応性テープを付着し、さ
らにセラミック基板の裏面とスルーホールの壁面と紫外
線反応性テープのスルーホールの被覆部位の裏面とに、
薄膜プロセスによりセラミック基板の裏面側から導体膜
を形成した後に、紫外線反応性テープに紫外線を照射し
て紫外線反応性テープの付着力を低下させてから、導体
膜を損傷することのないように紫外線反応性テープをセ
ラミック基板の表面から剥離するようにしたものであ
る。
【００１２】以上のようにして、基板の裏面およびスル
ーホールの周部の壁面およびスルーホール表面の開口部
位に導体膜を形成し、空洞状態に維持されたスルーホー
ルを形成した後に、セラミック基板の表面に回路パター
ンを形成すればよい。
ーホールの周部の壁面およびスルーホール表面の開口部
位に導体膜を形成し、空洞状態に維持されたスルーホー
ルを形成した後に、セラミック基板の表面に回路パター
ンを形成すればよい。
【００１３】
【作用】この発明によれば、厚膜プロセスとは異なり薄
膜プロセスによりスルーホールの導体膜を形成するの
で、セラミック基板厚が２５０μｍのときに直径がおよ
そ１００μｍ程度のスルーホールでも、容易に導体膜を
形成することができるようになる。
膜プロセスによりスルーホールの導体膜を形成するの
で、セラミック基板厚が２５０μｍのときに直径がおよ
そ１００μｍ程度のスルーホールでも、容易に導体膜を
形成することができるようになる。
【００１４】また、基板の裏面およびスルーホールの周
部の壁面およびスルーホール表面の開口部位に導体膜を
形成できるので、スルーホールを空洞状態に維持するこ
とができるようになる。
部の壁面およびスルーホール表面の開口部位に導体膜を
形成できるので、スルーホールを空洞状態に維持するこ
とができるようになる。
【００１５】
【実施例】以下、図面に基づいて、本発明によるスルー
ホールの形成方法の一実施例を詳細に説明するものとす
る。なお、図３に示した構成と同一あるいは相当する構
成に関しては、図３と同一の符号を付して示すことによ
り、構成ならびに作用の詳細な説明は省略する。
ホールの形成方法の一実施例を詳細に説明するものとす
る。なお、図３に示した構成と同一あるいは相当する構
成に関しては、図３と同一の符号を付して示すことによ
り、構成ならびに作用の詳細な説明は省略する。
【００１６】図１は、回路パターンやスルーホールが形
成される基板として、例えば、アルミナなどのセラミッ
ク基板を用いて本発明の方法により製造されたマイクロ
波用のＩＣ１０の概略断面図が示されている。このマイ
クロ波用のＩＣ１０には、セラミック基板１０２の表面
１０２ａから裏面１０２ｂにかけて貫通して形成される
スルーホール１４が形成されており、このスルーホール
１４の壁面および表面１０２ａ側に位置する開口部位に
は薄膜の導体（導体膜）１６が形成されている。そし
て、セラミック基板１０２の表面１０２ａには回路パタ
ーン１０８が形成され、セラミック基板１０２の裏面１
０２ｂにはアース面１１０が形成される。従って、スル
ーホール１４は、空洞状態とされることになる。
成される基板として、例えば、アルミナなどのセラミッ
ク基板を用いて本発明の方法により製造されたマイクロ
波用のＩＣ１０の概略断面図が示されている。このマイ
クロ波用のＩＣ１０には、セラミック基板１０２の表面
１０２ａから裏面１０２ｂにかけて貫通して形成される
スルーホール１４が形成されており、このスルーホール
１４の壁面および表面１０２ａ側に位置する開口部位に
は薄膜の導体（導体膜）１６が形成されている。そし
て、セラミック基板１０２の表面１０２ａには回路パタ
ーン１０８が形成され、セラミック基板１０２の裏面１
０２ｂにはアース面１１０が形成される。従って、スル
ーホール１４は、空洞状態とされることになる。
【００１７】次に、図２を参照しながら、図１に示すマ
イクロ波用のＩＣ１０の製造方法を説明すると、まず、
セラミック基板１０２にスルーホール１４を形成する
（図２（ａ））。
イクロ波用のＩＣ１０の製造方法を説明すると、まず、
セラミック基板１０２にスルーホール１４を形成する
（図２（ａ））。
【００１８】次に、スルーホール１４を形成されたセラ
ミック基板１０２の表面１０２ａに、紫外線の照射によ
り付着力が低下する紫外線反応性テープ２０を張り付け
る（図２（ｂ））。こうした紫外線反応性テープ２０と
しては、ダイシング用のテープなどを用いることができ
る。
ミック基板１０２の表面１０２ａに、紫外線の照射によ
り付着力が低下する紫外線反応性テープ２０を張り付け
る（図２（ｂ））。こうした紫外線反応性テープ２０と
しては、ダイシング用のテープなどを用いることができ
る。
【００１９】さらに、表面１０２ａに紫外線反応性テー
プ２０を付着されたセラミック基板１０２の裏面１０２
ｂから、スパッタなどの薄膜プロセスにより給電層（導
体膜）２２を形成する（図２（ｃ））。この給電層２２
は、セラミック基板１０２の裏面１０２ｂ、スルーホー
ル１４の壁面１４ａおよびスルーホール１４の表面１０
２ａ側の開口部位を被覆している紫外線反応性テープ２
０の裏面２０ａに形成されることになる。
プ２０を付着されたセラミック基板１０２の裏面１０２
ｂから、スパッタなどの薄膜プロセスにより給電層（導
体膜）２２を形成する（図２（ｃ））。この給電層２２
は、セラミック基板１０２の裏面１０２ｂ、スルーホー
ル１４の壁面１４ａおよびスルーホール１４の表面１０
２ａ側の開口部位を被覆している紫外線反応性テープ２
０の裏面２０ａに形成されることになる。
【００２０】次に、給電層２２上に金メッキ（導体膜）
２４を施し、導体膜の膜厚を厚くする（図２（ｄ））。
こうして、給電層２２および金メッキ２４の導体膜によ
って、導体膜１６およびアース面１１０が形成される。
２４を施し、導体膜の膜厚を厚くする（図２（ｄ））。
こうして、給電層２２および金メッキ２４の導体膜によ
って、導体膜１６およびアース面１１０が形成される。
【００２１】さらに、紫外線反応性テープ２０に紫外線
を照射して、紫外線反応性テープ２０の付着力を低下さ
せた後に、セラミック基板１０２の表面１０２ａから紫
外線反応性テープ２０を剥離する（図２（ｅ））。この
際には、紫外線反応性テープ２０の付着力が紫外線の照
射により低下しているため、給電層２２ならびに金メッ
キ２４を紫外線反応性テープ２０と一緒にはがすことな
く、セラミック基板１０２の表面１０２ａから紫外線反
応性テープ２０を容易にはがすことができる。
を照射して、紫外線反応性テープ２０の付着力を低下さ
せた後に、セラミック基板１０２の表面１０２ａから紫
外線反応性テープ２０を剥離する（図２（ｅ））。この
際には、紫外線反応性テープ２０の付着力が紫外線の照
射により低下しているため、給電層２２ならびに金メッ
キ２４を紫外線反応性テープ２０と一緒にはがすことな
く、セラミック基板１０２の表面１０２ａから紫外線反
応性テープ２０を容易にはがすことができる。
【００２２】そして、セラミック基板１０２の表面１０
２ａから紫外線反応性テープ２０をはがした後に、セラ
ミック基板１０２の表面１０２ａに回路パターン１０８
を形成する（図２（ｆ））。
２ａから紫外線反応性テープ２０をはがした後に、セラ
ミック基板１０２の表面１０２ａに回路パターン１０８
を形成する（図２（ｆ））。
【００２３】上記のようにして、図１に示すマイクロ波
用のＩＣ１０が形成されることになるが、このマイクロ
波用のＩＣ１０のスルーホール１４に形成される導体膜
１６は、スパッタなどの薄膜プロセスにより形成される
ため、マイクロ波用のＩＣ１０においては、ＧaＡs基板
と同様に、セラミック基板に形成された従来のスルーホ
ールと比較して著しく小径のスルーホール１４をセラミ
ック基板１０２に形成することができるようになり（セ
ラミック基板厚が２５０μｍのときに、直径がおよそ１
００μｍ程度のスルーホールが形成可能である。）、ま
たスルーホール１４をＧaＡs基板と同様に空洞状に形成
できるため、高周波特性が大幅に改善され、１０ＧＨｚ
以上の周波数でも使用できるようになる。
用のＩＣ１０が形成されることになるが、このマイクロ
波用のＩＣ１０のスルーホール１４に形成される導体膜
１６は、スパッタなどの薄膜プロセスにより形成される
ため、マイクロ波用のＩＣ１０においては、ＧaＡs基板
と同様に、セラミック基板に形成された従来のスルーホ
ールと比較して著しく小径のスルーホール１４をセラミ
ック基板１０２に形成することができるようになり（セ
ラミック基板厚が２５０μｍのときに、直径がおよそ１
００μｍ程度のスルーホールが形成可能である。）、ま
たスルーホール１４をＧaＡs基板と同様に空洞状に形成
できるため、高周波特性が大幅に改善され、１０ＧＨｚ
以上の周波数でも使用できるようになる。
【００２４】即ち、ＧaＡs基板に形成可能なスルーホー
ルと同様な形状のスルーホールをセラミック基板１０２
に形成できることになり、ＧaＡs基板を用いたＭＭＩＣ
ならびにＭＩＣと同性能の高周波特性を備えたＭＭＩＣ
ならびにＭＩＣを、セラミック基板１０２を用いて製造
できるようになる。
ルと同様な形状のスルーホールをセラミック基板１０２
に形成できることになり、ＧaＡs基板を用いたＭＭＩＣ
ならびにＭＩＣと同性能の高周波特性を備えたＭＭＩＣ
ならびにＭＩＣを、セラミック基板１０２を用いて製造
できるようになる。
【００２５】また、上記したように、、セラミック基板
１０２に形成されたスルーホール１４の径は従来より小
径とすることが可能となるので、従来と比較するとより
任意の場所にスルーホール１４を形成してアース面１１
０との導通回路が構成することが可能となるため、高周
波特性を一層改善することができるようになる。
１０２に形成されたスルーホール１４の径は従来より小
径とすることが可能となるので、従来と比較するとより
任意の場所にスルーホール１４を形成してアース面１１
０との導通回路が構成することが可能となるため、高周
波特性を一層改善することができるようになる。
【００２６】さらに、厚膜プロセスによることなく、全
てのプロセスを薄膜プロセスで処理することができるの
で、プロセスラインへのコンタミネーション（汚染）の
発生を確実に防止することができる。
てのプロセスを薄膜プロセスで処理することができるの
で、プロセスラインへのコンタミネーション（汚染）の
発生を確実に防止することができる。
【００２７】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００２８】予めスルーホールが形成されたセラミック
基板の表面に紫外線反応性テープを付着し、さらにセラ
ミック基板の裏面とスルーホールの壁面と紫外線反応性
テープのスルーホールの被覆部位の裏面とに、薄膜プロ
セスによりセラミック基板の裏面側から導体膜を形成し
た後に、紫外線反応性テープに紫外線を照射して紫外線
反応性テープの付着力を低下させてから、導体膜を損傷
することのないように紫外線反応性テープをセラミック
基板の表面から剥離するようにしたため、厚膜プロセス
とは異なり薄膜プロセスによりスルーホールの導体膜を
形成するので、セラミック基板厚が２５０μｍのときに
直径がおよそ１００μｍ程度のスルーホールでも、容易
に導体膜を形成することができるようになるとともに、
基板の裏面およびスルーホールの周部の壁面およびスル
ーホール表面の開口部位に導体膜を形成できるので、ス
ルーホールを空洞状態に維持することができるようにな
る。
基板の表面に紫外線反応性テープを付着し、さらにセラ
ミック基板の裏面とスルーホールの壁面と紫外線反応性
テープのスルーホールの被覆部位の裏面とに、薄膜プロ
セスによりセラミック基板の裏面側から導体膜を形成し
た後に、紫外線反応性テープに紫外線を照射して紫外線
反応性テープの付着力を低下させてから、導体膜を損傷
することのないように紫外線反応性テープをセラミック
基板の表面から剥離するようにしたため、厚膜プロセス
とは異なり薄膜プロセスによりスルーホールの導体膜を
形成するので、セラミック基板厚が２５０μｍのときに
直径がおよそ１００μｍ程度のスルーホールでも、容易
に導体膜を形成することができるようになるとともに、
基板の裏面およびスルーホールの周部の壁面およびスル
ーホール表面の開口部位に導体膜を形成できるので、ス
ルーホールを空洞状態に維持することができるようにな
る。
【００２９】従って、本発明によれば、セラミック基板
においても１０ＧＨｚ以上の高周波数への対応が可能な
マイクロ波用のＩＣを製造できるようになるとともに、
厚膜プロセスによることなく、全てのプロセスを薄膜プ
ロセスで処理することができるので、プロセスラインへ
のコンタミネーション（汚染）の発生を防止できるよう
になる。
においても１０ＧＨｚ以上の高周波数への対応が可能な
マイクロ波用のＩＣを製造できるようになるとともに、
厚膜プロセスによることなく、全てのプロセスを薄膜プ
ロセスで処理することができるので、プロセスラインへ
のコンタミネーション（汚染）の発生を防止できるよう
になる。
【図１】本発明によるスルーホールの形成方法を用いて
製造されたマイクロ波用のＩＣの概略構成断面図であ
る。
製造されたマイクロ波用のＩＣの概略構成断面図であ
る。
【図２】本発明によるスルーホールの形成方法の一実施
例によるマイクロ波用のＩＣの製造工程を示す説明図で
ある。
例によるマイクロ波用のＩＣの製造工程を示す説明図で
ある。
【図３】従来のスルーホールの形成方法を用いて製造さ
れたマイクロ波用のＩＣの概略構成断面図である。
れたマイクロ波用のＩＣの概略構成断面図である。
１０、１００ マイクロ波用のＩＣ １４、１０４ スルーホール １４ａ 壁面 １６ 導体膜 ２０ 紫外線反応性テープ ２０ａ 紫外線反応性テープの裏面 ２２ 給電層 ２４ 金メッキ １０２ セラミック基板 １０２ａ セラミック基板の表面 １０２ｂ セラミック基板の裏面 １０６ 導体 １０８ 回路パターン １１０ アース面
Claims (1)
- 【請求項１】 予めスルーホールが形成されたセラミッ
ク基板の表面に、紫外線を照射すると付着力が低下する
テープを付着し、 前記セラミック基板の裏面と前記スルーホールの壁面と
前記テープの前記スルーホールの被覆部位の裏面とに、
薄膜プロセスにより前記セラミック基板の裏面側から導
体膜を形成し、 前記テープに紫外線を照射して前記テープの付着力を低
下させてから、前記導体膜を損傷することのないように
前記テープを前記セラミック基板の表面から剥離するこ
とを特徴とするセラミック基板に形成されたスルーホー
ルへの導体膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32590293A JP3571070B2 (ja) | 1993-11-30 | 1993-11-30 | セラミック基板に形成されたスルーホールへの導体膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32590293A JP3571070B2 (ja) | 1993-11-30 | 1993-11-30 | セラミック基板に形成されたスルーホールへの導体膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154072A true JPH07154072A (ja) | 1995-06-16 |
| JP3571070B2 JP3571070B2 (ja) | 2004-09-29 |
Family
ID=18181877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32590293A Expired - Fee Related JP3571070B2 (ja) | 1993-11-30 | 1993-11-30 | セラミック基板に形成されたスルーホールへの導体膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571070B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014078720A (ja) * | 2013-11-13 | 2014-05-01 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
-
1993
- 1993-11-30 JP JP32590293A patent/JP3571070B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014078720A (ja) * | 2013-11-13 | 2014-05-01 | Dainippon Printing Co Ltd | 貫通電極基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3571070B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001352137A (ja) | 配線回路基板 | |
| US4925723A (en) | Microwave integrated circuit substrate including metal filled via holes and method of manufacture | |
| JPS6239846B2 (ja) | ||
| JPH0213949B2 (ja) | ||
| KR20180007662A (ko) | 회로 모듈의 제조 방법 및 성막 장치 | |
| CA3135975C (en) | Glass based empty substrate integrated waveguide devices | |
| JPH07154072A (ja) | セラミック基板に形成されたスルーホールへの導体膜形成方法 | |
| JPH0738420B2 (ja) | 金属被覆方法 | |
| US4827610A (en) | Method of creating solder or brazing barriers | |
| KR101679697B1 (ko) | 인쇄회로기판의 제조방법 및 인쇄회로기판 제작용 필름 | |
| US6800211B2 (en) | Method for removing voids in a ceramic substrate | |
| JP2001350272A (ja) | 配線回路基板の製造方法およびフォトマスク | |
| JPH0239594A (ja) | リジッドフレキシブル配線板の製造方法 | |
| US4585528A (en) | Method of providing through hole plating between circuit elements | |
| EP0670668B1 (en) | Process for the provision of metallized holes in dielectric substrates comprising interconnected thin film conductive and/or resistive paths | |
| JP2019525481A (ja) | 回路板およびその形成方法 | |
| JPH06120131A (ja) | ウエハアダプター | |
| US5023994A (en) | Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes | |
| JPH03102839A (ja) | 半導体装置 | |
| JPH08264490A (ja) | 半導体装置の製造方法 | |
| JPS58194334A (ja) | 薄膜の形成方法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| WO2003005786A1 (fr) | Procede de fabrication d'une carte a circuits imprimes | |
| JPH10107392A (ja) | セラミック配線基板 | |
| JPH04124822A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040623 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |