JPH0715293A - クロックディスエーブル回路、クロックディスエーブルおよびイネーブル回路、ならびに同期されたクロックディスエーブルおよびイネーブルを備えるキャリア信号周波数トラッキング装置 - Google Patents
クロックディスエーブル回路、クロックディスエーブルおよびイネーブル回路、ならびに同期されたクロックディスエーブルおよびイネーブルを備えるキャリア信号周波数トラッキング装置Info
- Publication number
- JPH0715293A JPH0715293A JP6114914A JP11491494A JPH0715293A JP H0715293 A JPH0715293 A JP H0715293A JP 6114914 A JP6114914 A JP 6114914A JP 11491494 A JP11491494 A JP 11491494A JP H0715293 A JPH0715293 A JP H0715293A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- disable
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
- H03K3/66—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
- H03K3/70—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 クロック信号を受取るための入力とディスエ
ーブル/イネーブル信号を受取るためのもう1つの入力
とを有する、クロックディスエーブルおよびイネーブル
回路を提供する。 【構成】 ディスエーブルおよびイネーブル回路は、デ
ィスエーブル/イネーブル信号が活性化されていない時
にクロック信号に同期する回路からクロックディスエー
ブル/イネーブル出力を与える。ディスエーブル/イネ
ーブル信号が活性化する時クロックディスエーブル/イ
ネーブル信号が少なくとも半クロッキング周期の後に定
常状態値(高または低電圧レベルのいずれか)に遷移す
る。ディスエーブル/イネーブル信号は再び不活性化す
ると、クロックディスエーブル/イネーブル信号は自動
的にクロック信号に同期する。
ーブル/イネーブル信号を受取るためのもう1つの入力
とを有する、クロックディスエーブルおよびイネーブル
回路を提供する。 【構成】 ディスエーブルおよびイネーブル回路は、デ
ィスエーブル/イネーブル信号が活性化されていない時
にクロック信号に同期する回路からクロックディスエー
ブル/イネーブル出力を与える。ディスエーブル/イネ
ーブル信号が活性化する時クロックディスエーブル/イ
ネーブル信号が少なくとも半クロッキング周期の後に定
常状態値(高または低電圧レベルのいずれか)に遷移す
る。ディスエーブル/イネーブル信号は再び不活性化す
ると、クロックディスエーブル/イネーブル信号は自動
的にクロック信号に同期する。
Description
【0001】
【発明の分野】この発明は電子回路に関し、より特定的
には、同期型クロックディスエーブルおよびイネーブル
回路に関する。
には、同期型クロックディスエーブルおよびイネーブル
回路に関する。
【0002】
【関連技術の背景】複数のパルスを発生させるために使
用されるクロック回路は周知である。このパルスは非常
に規則正しく生成され、クロック回路の出力に取付けら
れたデジタル回路の動作にしばしば同期化している。こ
のためクロックパルスは、クロック回路と同じモノリシ
ック回路上に含まれるかもしれないデジタル回路の動作
速度を制御するために使用される。
用されるクロック回路は周知である。このパルスは非常
に規則正しく生成され、クロック回路の出力に取付けら
れたデジタル回路の動作にしばしば同期化している。こ
のためクロックパルスは、クロック回路と同じモノリシ
ック回路上に含まれるかもしれないデジタル回路の動作
速度を制御するために使用される。
【0003】パルスを受けるデジタル回路の最適の性能
を確実にするために、各々のパルスは一定の持続時間を
有する必要があり、その持続時間は実質的に変化しては
いけない。たとえばハイレベルの電圧パルスは最小持続
時間の間はハイのままでなければならないが最大持続時
間を越えてはいけない。同様に、ローレベルの電圧パル
スもまた最小持続時間を越えて最大持続時間未満でそれ
ぞれローのままでなければならない。もしハイまたはロ
ーパルスが許容範囲の持続時間未満ならば、「グリッ
チ」が起こって接続されたデジタル回路の故障を引起こ
すおそれがある。
を確実にするために、各々のパルスは一定の持続時間を
有する必要があり、その持続時間は実質的に変化しては
いけない。たとえばハイレベルの電圧パルスは最小持続
時間の間はハイのままでなければならないが最大持続時
間を越えてはいけない。同様に、ローレベルの電圧パル
スもまた最小持続時間を越えて最大持続時間未満でそれ
ぞれローのままでなければならない。もしハイまたはロ
ーパルスが許容範囲の持続時間未満ならば、「グリッ
チ」が起こって接続されたデジタル回路の故障を引起こ
すおそれがある。
【0004】しばしば、クロック回路から生成されるク
ロックパルスのストリームを一時的に停止させることが
望ましい。クロックパルスを不活性化することで、ある
取付けられたデジタル回路を一時的に停止状態にするこ
とができる。たとえば、マイクロプロセッサまたはマイ
クロコントローラの動作は一般的にそのような態様で一
時停止することができる。クロックパルスの一時的不活
性化を行なうために、クロックディスエーブルおよびイ
ネーブル回路は一般的にクロック回路および対応のデジ
タル回路の間に置かれる。クロックディスエーブルおよ
びイネーブル回路は、クロックパルスの自走連続周期を
受取り、いくつかのクロック周期を越え得るディスエー
ブル信号もまた受取る。ディスエーブル信号が活性化さ
れると、クロックディスエーブルおよびイネーブル回路
はデジタル回路に、クロックパルスの一時停止を示す定
常状態の出力を送る。クロックディスエーブルおよびイ
ネーブル回路がディスエーブル信号を受取っている間に
過渡的グリッチがしばしば従来のディスエーブルおよび
イネーブル回路の出力で起こり、持続されるデジタル回
路が誤動作する原因となる。グリッチは、ここでは目標
とされるパルス持続時間未満の持続時間を有するクロッ
クパルスとして定義されているのだが、接続されたデジ
タル回路は動作状態またはデータ(記憶または変調デー
タ)を失いまたは違える原因となるかもしれない。した
がって、多くの従来のディスエーブルおよびイネーブル
回路は一般的に1つまたはそれ以上のグリッチを出力が
クロック状態からディスエーブルまたは定常状態に遷移
するたびに与えている。同様に、ディスエーブルおよび
イネーブル回路がクロックパルスを再び能動化する時、
1つまたはそれ以上のグリッチが、定常状態からクロッ
ク状態に遷移する間に、出力に表れるかもしれない。
ロックパルスのストリームを一時的に停止させることが
望ましい。クロックパルスを不活性化することで、ある
取付けられたデジタル回路を一時的に停止状態にするこ
とができる。たとえば、マイクロプロセッサまたはマイ
クロコントローラの動作は一般的にそのような態様で一
時停止することができる。クロックパルスの一時的不活
性化を行なうために、クロックディスエーブルおよびイ
ネーブル回路は一般的にクロック回路および対応のデジ
タル回路の間に置かれる。クロックディスエーブルおよ
びイネーブル回路は、クロックパルスの自走連続周期を
受取り、いくつかのクロック周期を越え得るディスエー
ブル信号もまた受取る。ディスエーブル信号が活性化さ
れると、クロックディスエーブルおよびイネーブル回路
はデジタル回路に、クロックパルスの一時停止を示す定
常状態の出力を送る。クロックディスエーブルおよびイ
ネーブル回路がディスエーブル信号を受取っている間に
過渡的グリッチがしばしば従来のディスエーブルおよび
イネーブル回路の出力で起こり、持続されるデジタル回
路が誤動作する原因となる。グリッチは、ここでは目標
とされるパルス持続時間未満の持続時間を有するクロッ
クパルスとして定義されているのだが、接続されたデジ
タル回路は動作状態またはデータ(記憶または変調デー
タ)を失いまたは違える原因となるかもしれない。した
がって、多くの従来のディスエーブルおよびイネーブル
回路は一般的に1つまたはそれ以上のグリッチを出力が
クロック状態からディスエーブルまたは定常状態に遷移
するたびに与えている。同様に、ディスエーブルおよび
イネーブル回路がクロックパルスを再び能動化する時、
1つまたはそれ以上のグリッチが、定常状態からクロッ
ク状態に遷移する間に、出力に表れるかもしれない。
【0005】
【発明の概要】上記の問題は、本発明の同期型クロック
ディスエーブルおよびイネーブル回路によって大部分解
決される。すなわち、このディスエーブルおよびイネー
ブル回路は、自走クロック状態と定常状態との間での出
力遷移ではどんなグリッチも起きないことを確実にして
いる。定常状態出力は、クロックパルスのハイまたはロ
ーパルスの完全な持続時間が起こる後であるが次のパル
スの前に発生する。同様に、ディスエーブル信号が停止
すると、ディスエーブルおよびイネーブル回路出力は、
クロックパルスの完全なハイまたはローパルスの持続時
間が発生する後であるが次のパルスの前に、遷移する。
ディスエーブルが終了すると、ディスエーブルおよびイ
ネーブル回路出力はクロック状態へと戻り、そこでクロ
ック状態は実質的にクロック回路から生成されるクロッ
クパルスに等しくかつ同期する。
ディスエーブルおよびイネーブル回路によって大部分解
決される。すなわち、このディスエーブルおよびイネー
ブル回路は、自走クロック状態と定常状態との間での出
力遷移ではどんなグリッチも起きないことを確実にして
いる。定常状態出力は、クロックパルスのハイまたはロ
ーパルスの完全な持続時間が起こる後であるが次のパル
スの前に発生する。同様に、ディスエーブル信号が停止
すると、ディスエーブルおよびイネーブル回路出力は、
クロックパルスの完全なハイまたはローパルスの持続時
間が発生する後であるが次のパルスの前に、遷移する。
ディスエーブルが終了すると、ディスエーブルおよびイ
ネーブル回路出力はクロック状態へと戻り、そこでクロ
ック状態は実質的にクロック回路から生成されるクロッ
クパルスに等しくかつ同期する。
【0006】グリッチのない遷移を確実にすることで、
本発明はクロック回路から出力されるクロックパルスに
同期するディスエーブルおよびイネーブル回路出力を必
要とする応用に適する。そのような応用は、限定される
のではないが、復調器およびマイクロプロセッサベース
のタイミング回路を含む。スタティック動作のために設
計されるマイクロプロセッサ(すなわち、内部クロック
が定常状態に保持されるときに状態を保持できるマイク
ロプロセッサ)は、ダイナミック動作からスタティック
動作へ、またその逆というようにスムーズに遷移するた
めに、簡単にこの発明に組入れることが可能である。さ
らに、位相ロックループ(PLL)クロック機構および
出力を必要とするマイクロプロセッサは、スムーズなダ
イナミックからスタティックへまたはスタティックから
ダイナミックへの遷移を与えることが必要となる。しか
しPLLは、短期間で停止し再始動するときにはそのよ
うな遷移を与えることができない。PLLは一般的に、
クロック出力に同期するかまたはロックオンするために
長い始動期間を要する。したがってPLLが自由に動け
るようにし、かつ、PLLとマイクロプロセッサ(また
はデジタル回路)の内部クロックドライバとの間に、こ
の発明の同期されたディスエーブル/イネーブル回路を
置くことができるようにすることが望ましい。ディスエ
ーブル/イネーブル回路がPLLクロックパルスと同期
して内部ドライバをディスエーブルまたはイネーブルす
る間にPLLは動き続けることが可能である。マイクロ
プロセッサの内部のクロックが動く時には相当な量の電
力が消費される。同期される時に内部クロックを停止し
てプロセッサをスタティックな状態に置くことがこの発
明のまさに望ましい特徴である。プロセッサの一時的デ
ィスエーブルは、電力消費を制御し、その結果より低い
動作温度となり、バッテリ動作環境において、充電の間
のより長い電池寿命を与える。
本発明はクロック回路から出力されるクロックパルスに
同期するディスエーブルおよびイネーブル回路出力を必
要とする応用に適する。そのような応用は、限定される
のではないが、復調器およびマイクロプロセッサベース
のタイミング回路を含む。スタティック動作のために設
計されるマイクロプロセッサ(すなわち、内部クロック
が定常状態に保持されるときに状態を保持できるマイク
ロプロセッサ)は、ダイナミック動作からスタティック
動作へ、またその逆というようにスムーズに遷移するた
めに、簡単にこの発明に組入れることが可能である。さ
らに、位相ロックループ(PLL)クロック機構および
出力を必要とするマイクロプロセッサは、スムーズなダ
イナミックからスタティックへまたはスタティックから
ダイナミックへの遷移を与えることが必要となる。しか
しPLLは、短期間で停止し再始動するときにはそのよ
うな遷移を与えることができない。PLLは一般的に、
クロック出力に同期するかまたはロックオンするために
長い始動期間を要する。したがってPLLが自由に動け
るようにし、かつ、PLLとマイクロプロセッサ(また
はデジタル回路)の内部クロックドライバとの間に、こ
の発明の同期されたディスエーブル/イネーブル回路を
置くことができるようにすることが望ましい。ディスエ
ーブル/イネーブル回路がPLLクロックパルスと同期
して内部ドライバをディスエーブルまたはイネーブルす
る間にPLLは動き続けることが可能である。マイクロ
プロセッサの内部のクロックが動く時には相当な量の電
力が消費される。同期される時に内部クロックを停止し
てプロセッサをスタティックな状態に置くことがこの発
明のまさに望ましい特徴である。プロセッサの一時的デ
ィスエーブルは、電力消費を制御し、その結果より低い
動作温度となり、バッテリ動作環境において、充電の間
のより長い電池寿命を与える。
【0007】簡単にいえば、この発明は、入力および出
力を有する多数段ラッチング回路を含むクロックディス
エーブルおよびイネーブル回路を企図する。ラッチング
回路は、入力でディスエーブル信号を受取り、ラッチン
グ回路がクロック信号から特定の連続したクロックパル
スを受取るまで、出力でディスエーブル信号を遅らせる
ことができる。クロックディスエーブルおよびイネーブ
ル回路はさらにラッチング回路の出力に結合された論理
ゲートを含む。論理ゲートは、クロック信号の遷移の間
および遅延されたディスエーブル信号を受取った際に、
定常状態の出力信号を生成することができる。
力を有する多数段ラッチング回路を含むクロックディス
エーブルおよびイネーブル回路を企図する。ラッチング
回路は、入力でディスエーブル信号を受取り、ラッチン
グ回路がクロック信号から特定の連続したクロックパル
スを受取るまで、出力でディスエーブル信号を遅らせる
ことができる。クロックディスエーブルおよびイネーブ
ル回路はさらにラッチング回路の出力に結合された論理
ゲートを含む。論理ゲートは、クロック信号の遷移の間
および遅延されたディスエーブル信号を受取った際に、
定常状態の出力信号を生成することができる。
【0008】定常状態出力信号はクロックディスエーブ
ル回路の構成によって論理レベルハイまたは論理レベル
ローになり得る。クロックディスエーブルおよびイネー
ブル回路は、クロック信号の逆の極性を受けるように構
成され、選択された極性構成によってその出力で比較的
高い定常状態電圧または比較的低い定常状態電圧のいず
れかを生成できる。たとえばもし、クロックディスエー
ブルおよびイネーブル回路からの定常状態出力が比較的
低い電圧レベルなら、論理ゲートは好ましくはNAND
ゲートとして構成され、NANDゲートが遅延されたデ
ィスエーブル信号を受取る間に、比較的高い電圧レベル
から比較的低い電圧レベルへのクロック信号の遷移でロ
ーの定常状態出力が生成される。逆に、さらなる例とし
て、もし定常状態出力が比較的高い電圧レベルであるな
ら、論理ゲートは好ましくはNORゲートとして構成さ
れ、NORゲートが遅延されたディスエーブル信号を受
取る間に比較的低い電圧レベルから比較的高い電圧レベ
ルへのクロック信号の遷移でハイの定常状態出力が生成
される。前者の例で、定常状態出力信号は、クロック信
号の1つのサイクルのハイ電圧パルス持続時間と逆極性
であって、かつこの持続時間が起こった後すぐに始ま
り、クロック信号の後続のサイクルの別のハイ電圧パル
ス持続時間が起こった直後まで続く。逆に、後者の例で
は、定常状態出力信号はクロック信号の1つのサイクル
のロー電圧パルス持続時間と逆極性であって、かつこの
持続時間が起こった後すぐに始まり、クロック信号の後
続のサイクルの別のロー電圧パルス持続時間が起こった
すぐ後まで続く。
ル回路の構成によって論理レベルハイまたは論理レベル
ローになり得る。クロックディスエーブルおよびイネー
ブル回路は、クロック信号の逆の極性を受けるように構
成され、選択された極性構成によってその出力で比較的
高い定常状態電圧または比較的低い定常状態電圧のいず
れかを生成できる。たとえばもし、クロックディスエー
ブルおよびイネーブル回路からの定常状態出力が比較的
低い電圧レベルなら、論理ゲートは好ましくはNAND
ゲートとして構成され、NANDゲートが遅延されたデ
ィスエーブル信号を受取る間に、比較的高い電圧レベル
から比較的低い電圧レベルへのクロック信号の遷移でロ
ーの定常状態出力が生成される。逆に、さらなる例とし
て、もし定常状態出力が比較的高い電圧レベルであるな
ら、論理ゲートは好ましくはNORゲートとして構成さ
れ、NORゲートが遅延されたディスエーブル信号を受
取る間に比較的低い電圧レベルから比較的高い電圧レベ
ルへのクロック信号の遷移でハイの定常状態出力が生成
される。前者の例で、定常状態出力信号は、クロック信
号の1つのサイクルのハイ電圧パルス持続時間と逆極性
であって、かつこの持続時間が起こった後すぐに始ま
り、クロック信号の後続のサイクルの別のハイ電圧パル
ス持続時間が起こった直後まで続く。逆に、後者の例で
は、定常状態出力信号はクロック信号の1つのサイクル
のロー電圧パルス持続時間と逆極性であって、かつこの
持続時間が起こった後すぐに始まり、クロック信号の後
続のサイクルの別のロー電圧パルス持続時間が起こった
すぐ後まで続く。
【0009】この発明はさらに、同期型クロックディス
エーブルおよびイネーブルを備えるキャリア信号周波数
トラッキングシステムを企図する。トラッキングシステ
ムは発振器ならびにクロックディスエーブルおよびイネ
ーブル回路を含む。クロックディスエーブルおよびイネ
ーブル回路は、1の入力が発振器からのクロック信号を
受取るように結合され、別の入力がディスエーブル/イ
ネーブル信号を受取るように結合される。クロックディ
スエーブルおよびイネーブル回路はさらにラッチング入
力およびラッチング出力を有する多数段ラッチング回路
を含む。ラッチング回路はラッチング入力でディスエー
ブル/イネーブル信号を受取り、ラッチング回路がクロ
ック信号を受取るまでラッチング出力でディスエーブル
/イネーブル信号を遅らせることができる。クロックデ
ィスエーブルおよびイネーブル回路には2つの論理入力
および1つの論理出力を有する論理ゲートが含まれる。
一方の論理入力は遅延されたディスエーブル/イネーブ
ル信号を受取るように結合され、他方の論理入力はクロ
ック信号を受取るように結合される。論理出力はクロッ
ク信号と同期し、かつ実質的にそれと等しい論理出力信
号を生成する。一方の入力がクロック信号の遷移を受
け、他方の入力が遅延されたディスエーブル/イネーブ
ル信号を受けている間に、論理出力信号は(入力クロッ
ク信号に同期されている)クロック状態からハイまたは
ロー定常状態電圧に遷移する。論理出力信号はさらに定
常状態からクロック状態に遷移し、一方の入力がクロッ
ク信号の遷移を受け、他方の入力が遅延されたディスエ
ーブル/イネーブル信号を受けるのを停止する時に、再
度クロック信号に同期されかつ実質的にそれと等しくな
る。
エーブルおよびイネーブルを備えるキャリア信号周波数
トラッキングシステムを企図する。トラッキングシステ
ムは発振器ならびにクロックディスエーブルおよびイネ
ーブル回路を含む。クロックディスエーブルおよびイネ
ーブル回路は、1の入力が発振器からのクロック信号を
受取るように結合され、別の入力がディスエーブル/イ
ネーブル信号を受取るように結合される。クロックディ
スエーブルおよびイネーブル回路はさらにラッチング入
力およびラッチング出力を有する多数段ラッチング回路
を含む。ラッチング回路はラッチング入力でディスエー
ブル/イネーブル信号を受取り、ラッチング回路がクロ
ック信号を受取るまでラッチング出力でディスエーブル
/イネーブル信号を遅らせることができる。クロックデ
ィスエーブルおよびイネーブル回路には2つの論理入力
および1つの論理出力を有する論理ゲートが含まれる。
一方の論理入力は遅延されたディスエーブル/イネーブ
ル信号を受取るように結合され、他方の論理入力はクロ
ック信号を受取るように結合される。論理出力はクロッ
ク信号と同期し、かつ実質的にそれと等しい論理出力信
号を生成する。一方の入力がクロック信号の遷移を受
け、他方の入力が遅延されたディスエーブル/イネーブ
ル信号を受けている間に、論理出力信号は(入力クロッ
ク信号に同期されている)クロック状態からハイまたは
ロー定常状態電圧に遷移する。論理出力信号はさらに定
常状態からクロック状態に遷移し、一方の入力がクロッ
ク信号の遷移を受け、他方の入力が遅延されたディスエ
ーブル/イネーブル信号を受けるのを停止する時に、再
度クロック信号に同期されかつ実質的にそれと等しくな
る。
【0010】2つの検出入力および1つの検出出力を有
する周波数遷移検出回路がさらに、含まれる。検出出力
は一方の検出入力におかれたキャリア信号と他方の検出
入力におかれた論理出力信号との間の周波数の違いによ
って、電圧振幅が変化する。したがって、発振器は、電
圧制御されることが可能となり、周波数遷移検出器は、
電圧制御発振器のフィードバックループ内に置かれ、復
調器または位相ロックループを形成する。
する周波数遷移検出回路がさらに、含まれる。検出出力
は一方の検出入力におかれたキャリア信号と他方の検出
入力におかれた論理出力信号との間の周波数の違いによ
って、電圧振幅が変化する。したがって、発振器は、電
圧制御されることが可能となり、周波数遷移検出器は、
電圧制御発振器のフィードバックループ内に置かれ、復
調器または位相ロックループを形成する。
【0011】
【発明の詳しい説明】この発明の他なる目的および利点
は次の詳しい説明を介して、添付の図面を参照すること
で明らかになるだろう。
は次の詳しい説明を介して、添付の図面を参照すること
で明らかになるだろう。
【0012】この発明はさまざまな修正および代替的形
態が可能であるが、この具体的実施例は図面の例を用い
て示されておりここに詳細に述べられるであろう。しか
しこの図面および説明は、この発明を開示される特定の
形態に限定することは意図されていないが、これに反し
てその意図はこの発明がすべての修正、同等物および代
替物が添付請求項によって定義される本発明の精神およ
び範囲内にあることを含んでいる。
態が可能であるが、この具体的実施例は図面の例を用い
て示されておりここに詳細に述べられるであろう。しか
しこの図面および説明は、この発明を開示される特定の
形態に限定することは意図されていないが、これに反し
てその意図はこの発明がすべての修正、同等物および代
替物が添付請求項によって定義される本発明の精神およ
び範囲内にあることを含んでいる。
【0013】図1はこの発明の典型的なキャリア信号周
波数トラッキングシステム10を例示する。トラッキン
グシステム10は入力信号を受けることのできる端子1
2を含む。入力信号はキャリア信号上で送られるかまた
は変調されることができ、キャリア信号はキャリア周波
数に固定される。入力信号をキャリア信号から復調する
ためには、システム10がキャリア周波数に同期して追
随することが重要である。
波数トラッキングシステム10を例示する。トラッキン
グシステム10は入力信号を受けることのできる端子1
2を含む。入力信号はキャリア信号上で送られるかまた
は変調されることができ、キャリア信号はキャリア周波
数に固定される。入力信号をキャリア信号から復調する
ためには、システム10がキャリア周波数に同期して追
随することが重要である。
【0014】トラッキング技術は、その技術分野におい
て公知である位相ロックループ(PLL)をしばしば利
用する。変調された入力信号を受取るための位相検出器
14を使用することによって位相ロックが発生する。位
相ロックループからのフィードバック情報は位相検出器
14がミクサとして動作するように、位相検出器14で
発生する。ローパスフィルタ16は実質的にDC電圧を
その出力に伝送する。キャリア信号周波数と発振器18
の出力との間の差によって、DCオフセット電圧の変化
がローパルスフィルタ16の出力で起こる。発振器18
は電圧制御される発振器でありフィルタ16からのDC
オフセット電圧出力に依存する可変周波数のPLL出力
クロック信号(CLK信号)を生成する。したがって、
発振器18はCLK信号を位相検出器14に伝送する。
クロック信号の周波数が端子12のキャリア周波数に一
致すれば、位相検出器14はほとんどまたは全くDCオ
フセットを生成しない。最小量のオフセットであれば発
振器18は周波数出力を変化させないだろう。ゆえに発
振器18出力またはクロック信号は周波数にロックイン
されキャリア周波数と位相が一致すると言われる。キャ
リア周波数に何らかの変化が起これば、オフセットがあ
り、対応の変化をクロック信号(またはCLK信号)に
もたらすであろう。
て公知である位相ロックループ(PLL)をしばしば利
用する。変調された入力信号を受取るための位相検出器
14を使用することによって位相ロックが発生する。位
相ロックループからのフィードバック情報は位相検出器
14がミクサとして動作するように、位相検出器14で
発生する。ローパスフィルタ16は実質的にDC電圧を
その出力に伝送する。キャリア信号周波数と発振器18
の出力との間の差によって、DCオフセット電圧の変化
がローパルスフィルタ16の出力で起こる。発振器18
は電圧制御される発振器でありフィルタ16からのDC
オフセット電圧出力に依存する可変周波数のPLL出力
クロック信号(CLK信号)を生成する。したがって、
発振器18はCLK信号を位相検出器14に伝送する。
クロック信号の周波数が端子12のキャリア周波数に一
致すれば、位相検出器14はほとんどまたは全くDCオ
フセットを生成しない。最小量のオフセットであれば発
振器18は周波数出力を変化させないだろう。ゆえに発
振器18出力またはクロック信号は周波数にロックイン
されキャリア周波数と位相が一致すると言われる。キャ
リア周波数に何らかの変化が起これば、オフセットがあ
り、対応の変化をクロック信号(またはCLK信号)に
もたらすであろう。
【0015】多くの場合、クロック信号が一時的に不活
性化されるかまたはトラッキングシステム10が一時的
に停止される必要がある。そのような場合、ディスエー
ブルおよびイネーブル回路20は発振器18と内部クロ
ックドライバ21との間に組入れられるてもよい。クロ
ックドライバ21は付属のデジタル回路またはプロセッ
サを駆動するために必要な出力レベルを与える。ディス
エーブル/イネーブル信号(D/E信号)を受取ると、
回路20は、回路20の構成によって定常状態ハイの電
圧またはローの電圧のいずれかで、クロック信号を強制
的に不能化するだろう。以下に述べられる回路20の特
定の利点は、クロック信号遷移でクロック信号を不能化
し、その後クロック信号遷移でクロック信号を再活性化
することが可能である点である。ディスエーブルおよび
イネーブルはクロックディスエーブル/イネーブル信号
(CLKD/E信号)で何らグリッチを生ずることなく
起こる。回路20から内部クロックドライバ21に送ら
れるクロックディスエーブル/イネーブル信号はゆえ
に、入力クロック信号と同期する。システム10が一時
的停止動作の後でさえもクロック信号と同期したままで
あるように、クロック状態と定常状態との間の変化は入
力クロック信号と同期して起こる。システム10の最適
の動作を達成するには連続した同期が必要である。PL
Lはディスエーブル/イネーブル回路20出力が停止し
ても自由に動くことが可能である。しかし、ここで注目
すべきことは、PLLが常にディスエーブル/イネーブ
ル回路20とともに使用される必要がないことにであ
る。そのような場合回路20は非同期クロックにディス
エーブルおよびイネーブル出力を与えるために使用され
得る。
性化されるかまたはトラッキングシステム10が一時的
に停止される必要がある。そのような場合、ディスエー
ブルおよびイネーブル回路20は発振器18と内部クロ
ックドライバ21との間に組入れられるてもよい。クロ
ックドライバ21は付属のデジタル回路またはプロセッ
サを駆動するために必要な出力レベルを与える。ディス
エーブル/イネーブル信号(D/E信号)を受取ると、
回路20は、回路20の構成によって定常状態ハイの電
圧またはローの電圧のいずれかで、クロック信号を強制
的に不能化するだろう。以下に述べられる回路20の特
定の利点は、クロック信号遷移でクロック信号を不能化
し、その後クロック信号遷移でクロック信号を再活性化
することが可能である点である。ディスエーブルおよび
イネーブルはクロックディスエーブル/イネーブル信号
(CLKD/E信号)で何らグリッチを生ずることなく
起こる。回路20から内部クロックドライバ21に送ら
れるクロックディスエーブル/イネーブル信号はゆえ
に、入力クロック信号と同期する。システム10が一時
的停止動作の後でさえもクロック信号と同期したままで
あるように、クロック状態と定常状態との間の変化は入
力クロック信号と同期して起こる。システム10の最適
の動作を達成するには連続した同期が必要である。PL
Lはディスエーブル/イネーブル回路20出力が停止し
ても自由に動くことが可能である。しかし、ここで注目
すべきことは、PLLが常にディスエーブル/イネーブ
ル回路20とともに使用される必要がないことにであ
る。そのような場合回路20は非同期クロックにディス
エーブルおよびイネーブル出力を与えるために使用され
得る。
【0016】図2に関して、クロックディスエーブルお
よびイネーブル回路20の1つの実施例の回路図が示さ
れている。回路20は多数段のラッチング回路22を含
む。ラッチング回路22の各段はトランスミッションゲ
ートまたはパスゲート24と反結合されたインバータ2
6および28(ラッチングの構成に示される)と別のイ
ンバータ/バッファ30とを含む。図2のラッチング回
路22には3段のラッチングが示されている。回路22
の出力がグリッチなしで遷移するために、ディスエーブ
ル/イネーブル信号の遅延を与えるための少なくとも3
段が必要とされる。3段を使うことで、ディスエーブル
/イネーブル信号(D/E信号)が遷移してから少なく
とも半クロックサイクル後に遅延ディスエーブル/イネ
ーブル信号(D.D/E信号)がトグルすることが確実
となる。少なくとも半サイクルだけディスエーブル/イ
ネーブル信号を遅延することによって、ディスエーブル
/イネーブル信号のすべての変化が解放されて初めて遅
延されたディスエーブル/イネーブル信号はトグルす
る。遅延されたディスエーブル/イネーブル信号はまた
入力CLK(図2の実施例に示されている)の立下りエ
ッジと同期するかまたは入力CLK(図3の実施例に示
されている)の立上りエッジと同期する。
よびイネーブル回路20の1つの実施例の回路図が示さ
れている。回路20は多数段のラッチング回路22を含
む。ラッチング回路22の各段はトランスミッションゲ
ートまたはパスゲート24と反結合されたインバータ2
6および28(ラッチングの構成に示される)と別のイ
ンバータ/バッファ30とを含む。図2のラッチング回
路22には3段のラッチングが示されている。回路22
の出力がグリッチなしで遷移するために、ディスエーブ
ル/イネーブル信号の遅延を与えるための少なくとも3
段が必要とされる。3段を使うことで、ディスエーブル
/イネーブル信号(D/E信号)が遷移してから少なく
とも半クロックサイクル後に遅延ディスエーブル/イネ
ーブル信号(D.D/E信号)がトグルすることが確実
となる。少なくとも半サイクルだけディスエーブル/イ
ネーブル信号を遅延することによって、ディスエーブル
/イネーブル信号のすべての変化が解放されて初めて遅
延されたディスエーブル/イネーブル信号はトグルす
る。遅延されたディスエーブル/イネーブル信号はまた
入力CLK(図2の実施例に示されている)の立下りエ
ッジと同期するかまたは入力CLK(図3の実施例に示
されている)の立上りエッジと同期する。
【0017】クロック信号(CLK信号)は比較的ロー
なクロックサイクル/パルスの間に回路22の第1およ
び第3段を活性化する。同様に、クロック信号はハイク
ロックサイクル/パルスの間に回路22の第2段を活性
化する。変調トランスミッションゲート24によって形
成される選択的な導通回路により、ディスエーブル/イ
ネーブル信号はクロック信号を介して回路22の出力に
伝送される。伝送されたディスエーブル/イネーブル信
号は少なくとも半クロックサイクルだけ遅延され、遅延
されたディスエーブル/イネーブル信号(D.D/E信
号)として与えられる。
なクロックサイクル/パルスの間に回路22の第1およ
び第3段を活性化する。同様に、クロック信号はハイク
ロックサイクル/パルスの間に回路22の第2段を活性
化する。変調トランスミッションゲート24によって形
成される選択的な導通回路により、ディスエーブル/イ
ネーブル信号はクロック信号を介して回路22の出力に
伝送される。伝送されたディスエーブル/イネーブル信
号は少なくとも半クロックサイクルだけ遅延され、遅延
されたディスエーブル/イネーブル信号(D.D/E信
号)として与えられる。
【0018】論理ゲート32は遅延されたディスエーブ
ル/イネーブル信号を受取り、その信号をクロック信号
に合成する。図2に示されている実施例で、ディスエー
ブル/イネーブル信号およびクロック信号は併わせてN
ANDを取られ、反転の後、示されているようにクロッ
クディスエーブル/イネーブル信号(CLKD/E信
号)を形成する。遅延ディスエーブル/イネーブル信号
が活性化していない時はクロックディスエーブル/イネ
ーブル信号はクロック状態でクロック信号に同期する。
遅延されたディスエーブル/イネーブル信号が活性化し
ている時はクロックディスエーブル/イネーブル信号は
定常状態値を取る。
ル/イネーブル信号を受取り、その信号をクロック信号
に合成する。図2に示されている実施例で、ディスエー
ブル/イネーブル信号およびクロック信号は併わせてN
ANDを取られ、反転の後、示されているようにクロッ
クディスエーブル/イネーブル信号(CLKD/E信
号)を形成する。遅延ディスエーブル/イネーブル信号
が活性化していない時はクロックディスエーブル/イネ
ーブル信号はクロック状態でクロック信号に同期する。
遅延されたディスエーブル/イネーブル信号が活性化し
ている時はクロックディスエーブル/イネーブル信号は
定常状態値を取る。
【0019】本発明の重要な利点は、クロックディスエ
ーブル/イネーブル信号をクロック信号に同期するのが
可能なばかりか、ディスエーブル/イネーブル信号を、
信号に関連する全過度変化が通過する後まで遅延させ得
ることである。さらに、定常状態と同期されたクロック
との間でのクロックディスエーブル/イネーブル信号状
態の変化は何のグリッチもなく起こり、その結果として
起こるクロック状態は、遅延されたディスエーブル/イ
ネーブルが活性化していない時に、常にクロック信号と
同じ極性で同期したままになる。
ーブル/イネーブル信号をクロック信号に同期するのが
可能なばかりか、ディスエーブル/イネーブル信号を、
信号に関連する全過度変化が通過する後まで遅延させ得
ることである。さらに、定常状態と同期されたクロック
との間でのクロックディスエーブル/イネーブル信号状
態の変化は何のグリッチもなく起こり、その結果として
起こるクロック状態は、遅延されたディスエーブル/イ
ネーブルが活性化していない時に、常にクロック信号と
同じ極性で同期したままになる。
【0020】図2に示されている実施例は回路20の一
例であって、回路20は遅延されたディスエーブルがハ
イからロー状態までクロック信号に一致して遷移するよ
うに接続され、その結果として起こるクロックディスエ
ーブル/イネーブル信号はその後ロー電圧状態に不活性
化されるだろう。逆に、遅延されたディスエーブル/イ
ネーブル信号はローからハイ状態に遷移する間、クロッ
クディスエーブル/イネーブル信号はクロック信号に追
随するだろう。次の表1は図2に示される回路20の動
作を示しており、遅延されたディスエーブル/イネーブ
ル信号はディスエーブル信号/イネーブル信号と同様で
あるが遅延された極性信号を表わす。
例であって、回路20は遅延されたディスエーブルがハ
イからロー状態までクロック信号に一致して遷移するよ
うに接続され、その結果として起こるクロックディスエ
ーブル/イネーブル信号はその後ロー電圧状態に不活性
化されるだろう。逆に、遅延されたディスエーブル/イ
ネーブル信号はローからハイ状態に遷移する間、クロッ
クディスエーブル/イネーブル信号はクロック信号に追
随するだろう。次の表1は図2に示される回路20の動
作を示しており、遅延されたディスエーブル/イネーブ
ル信号はディスエーブル信号/イネーブル信号と同様で
あるが遅延された極性信号を表わす。
【0021】
【表1】
【0022】図3に関して、ディスエーブルおよびイネ
ーブル回路20の代わりの実施例が示されている。特に
回路20は図2に示されるものと同様に多数段ラッチン
グ回路を有するように構成することもできる。しかし、
論理ゲート32が図2ではNANDゲートである代わり
に図3では論理ゲート32はNORゲートになり得る。
遅延されたディスエーブル/イネーブル信号は、クロッ
ク信号でNORを取られ、反転後、示されているような
クロックディスエーブル/イネーブル信号を生成する。
もしクロックディスエーブル/イネーブル信号が定常状
態のハイ電圧レベルで不活性化されることが所望である
なら、NANDゲートに代わってNORゲートを使用す
ることが好ましい。このように、図2および図3に示さ
れるどちらの実施例もクロックディスエーブル/イネー
ブル信号の定常状態出力の設計の要求次第で使用され得
る。図2の実施例は低電圧定常状態の不活性化された出
力を生成し、図3の実施例は高電圧定常状態の不活性化
された出力を生成する。所望されるディスエーブル/イ
ネーブル信号の値によって2通りの実施例のうちの1つ
が選択される。ロー遷移状態のクロックディスエーブル
が所望されるならば、図2で示される実施例が好まし
い。逆に、ハイ状態のクロックディスエーブルが所望さ
れるならば、図3で示される実施例が好ましい。次の表
2は図3で示される回路20の動作を示し、遅延された
ディスエーブル/イネーブル信号はディスエーブル/イ
ネーブル信号と同様であるが遅延された極性信号を表わ
す。
ーブル回路20の代わりの実施例が示されている。特に
回路20は図2に示されるものと同様に多数段ラッチン
グ回路を有するように構成することもできる。しかし、
論理ゲート32が図2ではNANDゲートである代わり
に図3では論理ゲート32はNORゲートになり得る。
遅延されたディスエーブル/イネーブル信号は、クロッ
ク信号でNORを取られ、反転後、示されているような
クロックディスエーブル/イネーブル信号を生成する。
もしクロックディスエーブル/イネーブル信号が定常状
態のハイ電圧レベルで不活性化されることが所望である
なら、NANDゲートに代わってNORゲートを使用す
ることが好ましい。このように、図2および図3に示さ
れるどちらの実施例もクロックディスエーブル/イネー
ブル信号の定常状態出力の設計の要求次第で使用され得
る。図2の実施例は低電圧定常状態の不活性化された出
力を生成し、図3の実施例は高電圧定常状態の不活性化
された出力を生成する。所望されるディスエーブル/イ
ネーブル信号の値によって2通りの実施例のうちの1つ
が選択される。ロー遷移状態のクロックディスエーブル
が所望されるならば、図2で示される実施例が好まし
い。逆に、ハイ状態のクロックディスエーブルが所望さ
れるならば、図3で示される実施例が好ましい。次の表
2は図3で示される回路20の動作を示し、遅延された
ディスエーブル/イネーブル信号はディスエーブル/イ
ネーブル信号と同様であるが遅延された極性信号を表わ
す。
【0023】
【表2】
【0024】両方の実施例についてのディスエーブルお
よびイネーブル回路20に関する詳細が図4および図5
に示されている。具体的には、図4は、図2の実施例に
従って発生する種々の信号のタイミング図を示す。図5
は図3の実施例に従って発生する種々の信号を示す。
よびイネーブル回路20に関する詳細が図4および図5
に示されている。具体的には、図4は、図2の実施例に
従って発生する種々の信号のタイミング図を示す。図5
は図3の実施例に従って発生する種々の信号を示す。
【0025】図4を参照して、ディスエーブル/イネー
ブル信号は、クロック信号周期内で(すなわちT1とT
2との時間で)あればいつでもハイ電圧状態からロー電
圧状態にトグルすることが可能である。遅延されたディ
スエーブル/イネーブル信号は、常にディスエーブル/
イネーブル信号遷移から少なくとも半クロックサイクル
だけ遅延されるであろう(すなわち時間T3まで遅延さ
れる)。ディスエーブル/イネーブル信号が早くTで、
または遅くT2で、またはその間のいずれのときに遷移
するかにかかわらず、遅延されたディスエーブル/イネ
ーブル信号はその後少なくとも半クロックサイクル、最
大1.5クロックサイクルで常に遷移するだろう。ディ
スエーブル/イネーブル信号を少なくとも半クロックサ
イクルだけ遅延することで、クロックディスエーブル/
イネーブル信号はクロック信号に同期して、その定常状
態または不活性化された値に遷移するだろう。具体的に
は、クロックディスエーブル/イネーブル信号はクロッ
ク信号のハイからローへの遷移に対応し、遅延されたデ
ィスエーブル/イネーブル信号のハイからローへの遷移
と一致して、時間T3でハイ電圧状態からロー電圧状態
に遷移するだろう。図4に示されている、図2の回路の
動作は同期イネーブルもまた与える。T4からT5のど
の時間でも、ディスエーブル/イネーブル信号はハイ状
態に返って遷移することが可能で、それによって遅延さ
れたディスエーブル/イネーブル信号は少なくともその
後半クロックサイクルだけ遷移することになる。遅延さ
れたディスエーブル/イネーブル信号がクロック信号遷
移と一致して(すなわち時間T6の間で)、遷移する
と、クロックディスエーブル/イネーブル信号は再びク
ロック状態になり、ローパルスレベルであるがクロック
信号に同期される。このように、時間T6の初めで、ク
ロックディスエーブル/イネーブル信号は実質的にクロ
ック信号と等しくなる。
ブル信号は、クロック信号周期内で(すなわちT1とT
2との時間で)あればいつでもハイ電圧状態からロー電
圧状態にトグルすることが可能である。遅延されたディ
スエーブル/イネーブル信号は、常にディスエーブル/
イネーブル信号遷移から少なくとも半クロックサイクル
だけ遅延されるであろう(すなわち時間T3まで遅延さ
れる)。ディスエーブル/イネーブル信号が早くTで、
または遅くT2で、またはその間のいずれのときに遷移
するかにかかわらず、遅延されたディスエーブル/イネ
ーブル信号はその後少なくとも半クロックサイクル、最
大1.5クロックサイクルで常に遷移するだろう。ディ
スエーブル/イネーブル信号を少なくとも半クロックサ
イクルだけ遅延することで、クロックディスエーブル/
イネーブル信号はクロック信号に同期して、その定常状
態または不活性化された値に遷移するだろう。具体的に
は、クロックディスエーブル/イネーブル信号はクロッ
ク信号のハイからローへの遷移に対応し、遅延されたデ
ィスエーブル/イネーブル信号のハイからローへの遷移
と一致して、時間T3でハイ電圧状態からロー電圧状態
に遷移するだろう。図4に示されている、図2の回路の
動作は同期イネーブルもまた与える。T4からT5のど
の時間でも、ディスエーブル/イネーブル信号はハイ状
態に返って遷移することが可能で、それによって遅延さ
れたディスエーブル/イネーブル信号は少なくともその
後半クロックサイクルだけ遷移することになる。遅延さ
れたディスエーブル/イネーブル信号がクロック信号遷
移と一致して(すなわち時間T6の間で)、遷移する
と、クロックディスエーブル/イネーブル信号は再びク
ロック状態になり、ローパルスレベルであるがクロック
信号に同期される。このように、時間T6の初めで、ク
ロックディスエーブル/イネーブル信号は実質的にクロ
ック信号と等しくなる。
【0026】図5に関して、図3の実施例の中の種々の
信号の動作状態が示されている。具体的には、ディスエ
ーブル/イネーブル信号はT1とT2との間の一時点で
ローにトグルし、その後T4とT5との間で一度にハイ
にトグルし得る。遅延されたディスエーブル/イネーブ
ル信号は、ディスエーブル/イネーブル信号が活性化さ
れてから少なくとも半クロックサイクルせいぜい1.5
クロックサイクルだけ後に、時間T3で活性化される。
一旦活性化されると、遅延されたディスエーブル/イネ
ーブル信号はクロック遷移と一致して遷移しそれによっ
てクロックディスエーブル/イネーブル信号は時間T3
で定常状態ハイ値に遷移する。遅延されたディスエーブ
ル/イネーブル信号はもはや時間T6にて活性化されな
くなるとクロックディスエーブル/イネーブル信号は最
初はハイのクロック状態に戻る。
信号の動作状態が示されている。具体的には、ディスエ
ーブル/イネーブル信号はT1とT2との間の一時点で
ローにトグルし、その後T4とT5との間で一度にハイ
にトグルし得る。遅延されたディスエーブル/イネーブ
ル信号は、ディスエーブル/イネーブル信号が活性化さ
れてから少なくとも半クロックサイクルせいぜい1.5
クロックサイクルだけ後に、時間T3で活性化される。
一旦活性化されると、遅延されたディスエーブル/イネ
ーブル信号はクロック遷移と一致して遷移しそれによっ
てクロックディスエーブル/イネーブル信号は時間T3
で定常状態ハイ値に遷移する。遅延されたディスエーブ
ル/イネーブル信号はもはや時間T6にて活性化されな
くなるとクロックディスエーブル/イネーブル信号は最
初はハイのクロック状態に戻る。
【0027】この開示の利益を有する当業者にはこの発
明がさまざまなタイプの同期されたデジタルおよびアナ
ログ回路で応用できるものであることは理解されるであ
ろう。このディスエーブルおよびイネーブル回路はディ
スエーブルおよび再イネーブル周期を介してクロック同
期を接続されたデジタルおよび/またはアナログ回路に
与えて維持する。記述された発明の形態は現在好ましい
実施例として受取られるべきものであることも理解され
るところである。請求項で記されたようなこの発明の精
神と範囲から離れずにさまざまな修正および変形がなさ
れてもよい。1つの修正例としては3を上回るラッチン
グ段を使用するものがあるだろう。さらに、論理ゲート
32の、NANDゲート、NORゲートまたはそれらの
組合せの他に他のタイプの論理機能を含むことが可能で
ある。もし、クロックディスエーブル/イネーブル信号
が非ディスエーブル周期の間にクロック回路に同期し
て、ディスエーブル周期の間にクロック信号遷移と同期
して定常状態に遷移するならば、多数ラッチング段また
は論理ゲートへのいかなる修正も行なうことができ、こ
れもまだ本発明の精神および範囲のうちにある。前掲の
請求項はそのようなすべての修正および変形を含むよう
に解釈されることを意図する。
明がさまざまなタイプの同期されたデジタルおよびアナ
ログ回路で応用できるものであることは理解されるであ
ろう。このディスエーブルおよびイネーブル回路はディ
スエーブルおよび再イネーブル周期を介してクロック同
期を接続されたデジタルおよび/またはアナログ回路に
与えて維持する。記述された発明の形態は現在好ましい
実施例として受取られるべきものであることも理解され
るところである。請求項で記されたようなこの発明の精
神と範囲から離れずにさまざまな修正および変形がなさ
れてもよい。1つの修正例としては3を上回るラッチン
グ段を使用するものがあるだろう。さらに、論理ゲート
32の、NANDゲート、NORゲートまたはそれらの
組合せの他に他のタイプの論理機能を含むことが可能で
ある。もし、クロックディスエーブル/イネーブル信号
が非ディスエーブル周期の間にクロック回路に同期し
て、ディスエーブル周期の間にクロック信号遷移と同期
して定常状態に遷移するならば、多数ラッチング段また
は論理ゲートへのいかなる修正も行なうことができ、こ
れもまだ本発明の精神および範囲のうちにある。前掲の
請求項はそのようなすべての修正および変形を含むよう
に解釈されることを意図する。
【図1】本発明に従った、典型的なキャリア信号周波数
トラッキングシステムのブロック図である。
トラッキングシステムのブロック図である。
【図2】本発明に従った、クロックディスエーブルおよ
びイネーブル回路の1つの実施例の回路図である。
びイネーブル回路の1つの実施例の回路図である。
【図3】本発明に従った、クロックディスエーブルおよ
びイネーブルの別の実施例の回路図である。
びイネーブルの別の実施例の回路図である。
【図4】図2に示されているクロックディスエーブルお
よびイネーブルによって受取られ生成されるさまざまな
信号のタイミング図である。
よびイネーブルによって受取られ生成されるさまざまな
信号のタイミング図である。
【図5】図3に示されるクロックディスエーブルおよび
クロックイネーブル回路によって受取られ生成されるさ
まざまな信号のタイミング図である。
クロックイネーブル回路によって受取られ生成されるさ
まざまな信号のタイミング図である。
20 クロックディスエーブルおよびイネーブル回路 22 多数段のラッチング回路 32 論理ゲート D.D/E 遅延されたディスエーブル/イネーブル信
号 CLKD/E クロックディスエーブル/イネーブル信
号
号 CLKD/E クロックディスエーブル/イネーブル信
号
Claims (20)
- 【請求項1】 入力および出力を有する多段ラッチング
回路を含み、前記ラッチング回路は前記入力でディスエ
ーブル信号を受取ることが可能であり、前記出力に対
し、前記ラッチング回路がクロック信号を受取るまで前
記ディスエーブル信号を遅延させることが可能であり、
さらに前記ラッチング回路の出力に結合される論理ゲー
トを含み、前記論理ゲートは前記クロック信号の遷移の
間かつ遅延された前記ディスエーブル信号を受取る際に
定常状態出力信号を生成することが可能である、クロッ
クディスエーブル回路。 - 【請求項2】 前記ラッチング回路は、直列に接続され
た少なくとも3つのラッチング段を含み、各々のラッチ
ング段がラッチに直列に接続された選択的導通経路を含
む、請求項1に記載されたクロック回路。 - 【請求項3】 前記導通経路が前記クロック信号を受取
る際に変調される、請求項2に記載されたクロック回
路。 - 【請求項4】 前記論理ゲートはNANDゲートを含
み、前記クロック信号の遷移は比較的高い電圧レベルか
ら比較的低い電圧レベルへのものである、請求項1に記
載されたクロック回路。 - 【請求項5】 前記論理ゲートはNORゲートを含み、
前記クロック信号の遷移は比較的低い電圧レベルから比
較的高い電圧レベルへのものである、請求項1に記載さ
れたクロック回路。 - 【請求項6】 前記定常状態出力信号が前記クロック信
号の複数の半サイクルにほぼ等しい持続時間の間継続す
る、請求項1に記載されたクロック回路。 - 【請求項7】 前記定常状態出力信号が、前記クロック
信号の1つのサイクルのハイからローへの電圧遷移が起
こった後すぐにローに遷移し、前記定常状態出力信号
が、前記クロック信号の別のサイクルのローからハイへ
の電圧遷移が起こるすぐ後まで継続する、請求項1に記
載されたクロック回路。 - 【請求項8】 前記定常状態出力信号が、前記クロック
信号の1つのサイクルのローからハイへの電圧遷移の後
すぐにハイに遷移し、前記定常状態出力信号が、前記ク
ロック信号の別のサイクルのハイからローへの電圧遷移
のすぐ後まで継続する、請求項1に記載されたクロック
回路。 - 【請求項9】 ラッチング入力およびラッチング出力を
有する多段ラッチング回路を含み、前記ラッチング回路
は前記入力でディスエーブル信号を受取ることが可能で
あり、また、前記ラッチング回路がクロック信号を受取
るまで前記出力で前記ディスエーブル信号を遅延させる
ことが可能であり、さらに2つの論理入力および1つの
論理出力を含み、一方の論理入力は遅延された前記ディ
スエーブル信号を受取るように結合され、他方の論理入
力は前記クロック信号を受取るように結合され、前記論
理出力は前記クロック信号に同期されほぼそれと等しい
論理出力信号を生成し、前記論理出力信号は一方の入力
が前記クロック信号の遷移を受取る時に、前記他方の入
力が遅延されたディスエーブル/イネーブル信号を受け
る時と一致して定常状態電圧に遷移し、前記論理出力は
さらに、一方の入力がクロック信号の遷移を受け前記他
方の入力が前記遅延されたディスエーブル信号を受ける
のを中止する時と一致して前記定常状態電圧から遷移
し、前記クロック信号に同期してほぼそれと等しくな
る、クロックディスエーブルおよびイネーブル回路。 - 【請求項10】 前記ラッチング回路は直列に接続され
た少なくとも3つのラッチング段を含み、各々のラッチ
ング段はラッチに直列に接続される選択的導通経路を含
む、請求項9に記載されたクロック回路。 - 【請求項11】 前記選択的導通経路が前記クロック信
号を受取る際に変調される、請求項10に記載されたク
ロック回路。 - 【請求項12】 前記論理ゲートがNANDゲートを含
み、前記クロック信号の遷移が比較的高い電圧レベルか
ら比較的低い電圧レベルへのものである、請求項9に記
載されたクロック回路。 - 【請求項13】 前記論理ゲートはNORゲートを含
み、前記クロック信号の遷移が比較的低い電圧レベルか
ら比較的高い電圧レベルへのものである、請求項9に記
載されたクロック回路。 - 【請求項14】 前記定常状態出力信号は、前記クロッ
ク信号の複数の半サイクルにほぼ等しい持続時間の間継
続する、請求項9に記載されたクロック回路。 - 【請求項15】 前記クロック信号の1つのサイクルの
ローからハイへの電圧遷移が完全に起こった後に前記定
常状態出力信号が発生する、請求項9に記載されたクロ
ック回路。 - 【請求項16】 前記クロック信号の1つのサイクルの
ハイからローへの電圧遷移が完全に起こった後に前記定
常状態出力信号が始まる、請求項9に記載されたクロッ
ク回路。 - 【請求項17】 同期されたクロックディスエーブルお
よびクロックイネーブルを備えるキャリア周波数トラッ
キング装置であって、 (1)発振器と、 (2)2つの入力および1つの出力を有するクロックデ
ィスエーブルおよびイネーブル回路とを含み、一方の入
力は前記発振器からクロック信号を受取るために結合さ
れ、他方の入力はディスエーブル/イネーブル信号を受
取るために結合され、前記クロックディスエーブルおよ
びイネーブル回路はさらに、 1)ラッチング入力およびラッチング出力を有する多段
ラッチング回路を含み、前記ラッチング回路は前記入力
で前記ディスエーブル/イネーブル信号を受取ることが
可能で、前記ラッチング回路は前記クロック信号を受取
るまで前記出力で前記ディスエーブル/イネーブル信号
を遅延させることが可能であり、 2)2つの論理入力および1つの論理出力を有する論理
ゲートを含み、一方の論理入力は、遅延された前記ディ
スエーブル/イネーブルを受取るように結合され、他方
の論理入力は前記クロック信号を受取るように結合さ
れ、前記論理出力は前記クロック信号に同期かつそれと
ほぼ等しい論理出力信号を発生し、前記論理出力信号は
一方の入力が前記論理出力信号の定常状態電圧の所望の
状態に等しい前記クロック信号の状態を受取る時に定常
状態電圧に遷移し、前記論理出力信号は前記他方の入力
が遅延されたディスエーブル/イネーブル信号を受取る
時と一致して定常状態電圧に遷移し、前記論理出力信号
はさらに、一方の入力が論理出力信号の所望の状態に等
しい定常状態の前記クロック信号を受取る時前記定常状
態電圧から遷移し前記クロック信号と同期しかつほぼそ
れと等しくなり、前記他方の入力が遅延されたディスエ
ーブル/イネーブル信号を受取るのを中止するときと一
致して前記クロック信号に同期してほぼ等しくなり、 キャリア周波数トラッキング装置はさらに、 (3)2つの検出入力および1つの検出出力を有する周
波数シフト検出回路を含み、前記検出出力は一方の検出
入力におかれたキャリア信号と他方検出入力におかれた
論理出力信号との間の周波数の違いによって、電圧振幅
が変化する、装置。 - 【請求項18】 前記発振器は複数の電圧レベルを受取
るための発振入力と、複数の周波数の前記クロック信号
をそれぞれの前記電圧レベルによって伝えるための発振
出力とを含む、請求項17に記載された周波数トラッキ
ング装置。 - 【請求項19】 前記発振器は電圧制御された発振器で
あり、前記周波数シフト検出器は位相検出器を含む、請
求項17に記載された周波数トラッキング装置。 - 【請求項20】 前記電圧制御された発振器および前記
位相検出器はフィードバック結合される、請求項19に
記載された、周波数トラッキング装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US069521 | 1993-06-01 | ||
US08/069,521 US5414745A (en) | 1993-06-01 | 1993-06-01 | Synchronized clocking disable and enable circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0715293A true JPH0715293A (ja) | 1995-01-17 |
Family
ID=22089544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6114914A Ceased JPH0715293A (ja) | 1993-06-01 | 1994-05-27 | クロックディスエーブル回路、クロックディスエーブルおよびイネーブル回路、ならびに同期されたクロックディスエーブルおよびイネーブルを備えるキャリア信号周波数トラッキング装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5414745A (ja) |
EP (1) | EP0627816B1 (ja) |
JP (1) | JPH0715293A (ja) |
DE (1) | DE69427888T2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5675271A (en) * | 1995-07-20 | 1997-10-07 | Advanced Micro Devices, Inc. | Extended chip select reset apparatus and method |
US5900757A (en) * | 1996-05-01 | 1999-05-04 | Sun Microsystems, Inc. | Clock stopping schemes for data buffer |
US6085325A (en) * | 1996-12-16 | 2000-07-04 | Intel Corporation | Method and apparatus for supporting power conservation operation modes |
US5874843A (en) * | 1997-05-28 | 1999-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power-on reset circuit without an RC Network |
US6105106A (en) | 1997-12-31 | 2000-08-15 | Micron Technology, Inc. | Computer system, memory device and shift register including a balanced switching circuit with series connected transfer gates which are selectively clocked for fast switching times |
FR2832567B1 (fr) * | 2001-11-19 | 2004-04-02 | Atmel Nantes Sa | Circuit de generation d'impulsions, et composant micro-electronique correspondant |
US6756827B2 (en) * | 2002-09-11 | 2004-06-29 | Broadcom Corporation | Clock multiplier using masked control of clock pulses |
US7861192B2 (en) * | 2007-12-13 | 2010-12-28 | Globalfoundries Inc. | Technique to implement clock-gating using a common enable for a plurality of storage cells |
US8519767B2 (en) * | 2011-12-21 | 2013-08-27 | Micron Technology, Inc. | Methods, apparatuses, and circuits for bimodal disable circuits |
US10311191B2 (en) | 2017-01-26 | 2019-06-04 | Advanced Micro Devices, Inc. | Memory including side-car arrays with irregular sized entries |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2519184A (en) * | 1946-04-05 | 1950-08-15 | Rca Corp | Control system |
US3885234A (en) * | 1972-03-17 | 1975-05-20 | Uro Electronics Ind Co Ltd | Ultrasonic wave type alarm device for depicting a moving object |
JPS56104529A (en) * | 1980-01-24 | 1981-08-20 | Yamatake Honeywell Co Ltd | Flip-flop circuit |
JPS5843187A (ja) * | 1981-09-03 | 1983-03-12 | Fuji Electric Co Ltd | 可変周波発振方式 |
US4627085A (en) * | 1984-06-29 | 1986-12-02 | Applied Micro Circuits Corporation | Flip-flop control circuit |
DE3445107A1 (de) * | 1984-12-11 | 1986-06-12 | SYMPULS Gesellschaft für Pulstechnik und Meßsysteme mbH, 5100 Aachen | Frequenzteiler |
US4937504A (en) * | 1988-08-31 | 1990-06-26 | Honeywell Inc. | Time delay initialization circuit |
JPH02209008A (ja) * | 1989-02-09 | 1990-08-20 | Fujitsu Ltd | クロック信号変換回路 |
US4974241A (en) * | 1989-03-31 | 1990-11-27 | Sgs-Thomson Microelectronics, Inc. | Counter employing exclusive NOR gate and latches in combination |
ATE130988T1 (de) * | 1989-09-27 | 1995-12-15 | Siemens Ag | Taktversorgung für multiplexsysteme. |
US5239206A (en) * | 1990-03-06 | 1993-08-24 | Advanced Micro Devices, Inc. | Synchronous circuit with clock skew compensating function and circuits utilizing same |
US5048065A (en) * | 1990-03-12 | 1991-09-10 | Westinghouse Electric Corp. | Method and circuit for controlling the frequency of an electronic inverter |
US5105108A (en) * | 1990-11-14 | 1992-04-14 | Zenith Electronics Corporation | Delay circuit with phase locked loop control |
US5157277A (en) * | 1990-12-28 | 1992-10-20 | Compaq Computer Corporation | Clock buffer with adjustable delay and fixed duty cycle output |
US5124597A (en) * | 1991-04-01 | 1992-06-23 | Tektronix, Inc. | Timer circuit including an analog ramp generator and a CMOS counter |
US5208546A (en) * | 1991-08-21 | 1993-05-04 | At&T Bell Laboratories | Adaptive charge pump for phase-locked loops |
-
1993
- 1993-06-01 US US08/069,521 patent/US5414745A/en not_active Expired - Fee Related
-
1994
- 1994-05-09 EP EP94303313A patent/EP0627816B1/en not_active Expired - Lifetime
- 1994-05-09 DE DE69427888T patent/DE69427888T2/de not_active Expired - Fee Related
- 1994-05-27 JP JP6114914A patent/JPH0715293A/ja not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
DE69427888D1 (de) | 2001-09-13 |
DE69427888T2 (de) | 2002-04-11 |
EP0627816A1 (en) | 1994-12-07 |
US5414745A (en) | 1995-05-09 |
EP0627816B1 (en) | 2001-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100379766B1 (ko) | 순간클럭주파수시프트기능을구비한pll시스템클럭발생기 | |
US6285225B1 (en) | Delay locked loop circuits and methods of operation thereof | |
US6563349B2 (en) | Multiplexor generating a glitch free output when selecting from multiple clock signals | |
US5623223A (en) | Glitchless clock switching circuit | |
KR100319890B1 (ko) | 지연동기루프 및 이에 대한 제어방법 | |
CN100373288C (zh) | 无假信号的时钟选择电路 | |
US5180992A (en) | Pll frequency synthesizer having a power saving circuit | |
JPH10154022A (ja) | データ処理システム内の種々のクロック源間を切り替える装置およびその方法 | |
US6285219B1 (en) | Dual mode phase and frequency detector | |
US6819150B1 (en) | Method and apparatus for quick clock swapping using much slower asynchronous clock for power savings | |
US7046047B2 (en) | Clock switching circuit | |
JPH0715293A (ja) | クロックディスエーブル回路、クロックディスエーブルおよびイネーブル回路、ならびに同期されたクロックディスエーブルおよびイネーブルを備えるキャリア信号周波数トラッキング装置 | |
JP2000322147A (ja) | リセット信号発生回路 | |
EP0703672A2 (en) | Digital-controlled oscillator | |
JP3670615B2 (ja) | 位相比較器およびクロックリカバリ回路 | |
US6249188B1 (en) | Error-suppressing phase comparator | |
US20030145244A1 (en) | Glitchless clock selection circuit | |
US5568100A (en) | Synchronous power down clock oscillator device | |
JP2000224026A (ja) | 分周回路 | |
US6157233A (en) | Always-deterministic phase-locked loop | |
US5053651A (en) | Deglitched digital mixer circuit | |
JP3237637B2 (ja) | クロック同期回路 | |
JPH11163722A (ja) | Pll周波数シンセサイザ | |
JPH02153627A (ja) | 位相同期ループ装置 | |
JPH01108813A (ja) | 位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20040525 |