JPH0714778A - 分子線結晶成長用基板とその製造方法 - Google Patents
分子線結晶成長用基板とその製造方法Info
- Publication number
- JPH0714778A JPH0714778A JP15025493A JP15025493A JPH0714778A JP H0714778 A JPH0714778 A JP H0714778A JP 15025493 A JP15025493 A JP 15025493A JP 15025493 A JP15025493 A JP 15025493A JP H0714778 A JPH0714778 A JP H0714778A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- iii
- compound semiconductor
- molecular beam
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】表面凹凸段差を１分子相当まで低減し、かつ、
凹凸の間隔が100ナノメータ以上である平坦な基板及び
その製造方法を提供すること。 【構成】上記目的は、III‐V 族化合物半導体結晶表面
上に同種のもしくは異なるIII‐V 族化合物半導体ある
いは他の半導体、金属、絶縁物、超伝導体の薄膜結晶を
分子線結晶成長法により製造するために用いるIII‐V
族化合物半導体結晶からなる基板で、該 III‐V 族化合
物半導体基板の表面部分を MOCVD 法によって成長させ
たIII‐V 族化合物半導体で覆った構成からなることを
特徴とする分子線結晶成長用基板とすること、また、上
記基板の製造において、III‐V 族化合物半導体基板の
表面上に MOCVD 法によってIII‐V 族化合物半導体を形
成する製造方法とすることによって達成することができ
る。
凹凸の間隔が100ナノメータ以上である平坦な基板及び
その製造方法を提供すること。 【構成】上記目的は、III‐V 族化合物半導体結晶表面
上に同種のもしくは異なるIII‐V 族化合物半導体ある
いは他の半導体、金属、絶縁物、超伝導体の薄膜結晶を
分子線結晶成長法により製造するために用いるIII‐V
族化合物半導体結晶からなる基板で、該 III‐V 族化合
物半導体基板の表面部分を MOCVD 法によって成長させ
たIII‐V 族化合物半導体で覆った構成からなることを
特徴とする分子線結晶成長用基板とすること、また、上
記基板の製造において、III‐V 族化合物半導体基板の
表面上に MOCVD 法によってIII‐V 族化合物半導体を形
成する製造方法とすることによって達成することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、分子線結晶成長法によ
り薄膜結晶を製造するために用いる基板及びその製造方
法に関する。
り薄膜結晶を製造するために用いる基板及びその製造方
法に関する。
【０００２】
【従来の技術】分子線結晶成長法では、基板として、従
来、バルク単結晶から薄片を切り出し、機械的な手段、
化学的な手段あるいはその両者によって平坦に研磨した
薄片を用いていた。MOCVD 法で用いられる基板も、同様
の工程で製造されていた。このような手段によって製造
された基板の表面は一見鏡面を呈しているが、原子間力
顕微鏡で観察すると図４(a)に示すような凹凸が存在し
ており、成長表面の平坦性に悪影響を与える。凹凸の程
度は、図４(b)に示すように段差２nm、間隔40nmであ
る。このため、平坦な成長平面を得るためには、厚いバ
ッファ層を成長させる必要があった。しかしながら、バ
ッファ層を１μm成長させた表面にも凹凸が除去されず
に残留していることが最近明らかになった。すなわち、
ガリウムヒ素基板上に１μmのガリウムヒ素バッファ層
を分子線結晶成長法により成長させた表面を原子力間顕
微鏡で観察すると、数ナノメートルの段差が約１μm間
隔で存在していることがわかった。このような凹凸のあ
る成長表面にヘテロ界面等を形成して電子デバイスを製
造しても優れた特性のデバイスを製造し得ないことは明
らかであり、従って、平坦な基板の作成が強く要求され
ていた。
来、バルク単結晶から薄片を切り出し、機械的な手段、
化学的な手段あるいはその両者によって平坦に研磨した
薄片を用いていた。MOCVD 法で用いられる基板も、同様
の工程で製造されていた。このような手段によって製造
された基板の表面は一見鏡面を呈しているが、原子間力
顕微鏡で観察すると図４(a)に示すような凹凸が存在し
ており、成長表面の平坦性に悪影響を与える。凹凸の程
度は、図４(b)に示すように段差２nm、間隔40nmであ
る。このため、平坦な成長平面を得るためには、厚いバ
ッファ層を成長させる必要があった。しかしながら、バ
ッファ層を１μm成長させた表面にも凹凸が除去されず
に残留していることが最近明らかになった。すなわち、
ガリウムヒ素基板上に１μmのガリウムヒ素バッファ層
を分子線結晶成長法により成長させた表面を原子力間顕
微鏡で観察すると、数ナノメートルの段差が約１μm間
隔で存在していることがわかった。このような凹凸のあ
る成長表面にヘテロ界面等を形成して電子デバイスを製
造しても優れた特性のデバイスを製造し得ないことは明
らかであり、従って、平坦な基板の作成が強く要求され
ていた。
【０００３】
【発明が解決しようとする課題】以上説明したように、
従来技術においては、十分に平坦な表面を有する分子線
結晶成長用基板及びその製造方法は得られていなかっ
た。
従来技術においては、十分に平坦な表面を有する分子線
結晶成長用基板及びその製造方法は得られていなかっ
た。
【０００４】本発明の目的は、上記従来技術の有してい
た課題を解決して、表面凹凸段差を１分子相当まで低減
し、かつ、凹凸の間隔が100ナノメータ以上である平坦
な基板及びその製造方法を提供することにある。
た課題を解決して、表面凹凸段差を１分子相当まで低減
し、かつ、凹凸の間隔が100ナノメータ以上である平坦
な基板及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、III‐V 族
化合物半導体結晶表面上に同種のもしくは異なるIII‐V
族化合物半導体あるいは他の半導体、金属、絶縁物、
超伝導体の薄膜結晶を分子線結晶成長法により製造する
ために用いるIII‐V 族化合物半導体結晶からなる基板
で、該 III‐V 族化合物半導体基板の表面部分を MOCVD
法によって成長させたIII‐V 族化合物半導体で覆った
構成からなることを特徴とする分子線結晶成長用基板と
すること、また、上記基板の製造において、III‐V 族
化合物半導体基板の表面上に MOCVD 法によってIII‐V
族化合物半導体を形成する製造方法とすることによって
達成することができる。
化合物半導体結晶表面上に同種のもしくは異なるIII‐V
族化合物半導体あるいは他の半導体、金属、絶縁物、
超伝導体の薄膜結晶を分子線結晶成長法により製造する
ために用いるIII‐V 族化合物半導体結晶からなる基板
で、該 III‐V 族化合物半導体基板の表面部分を MOCVD
法によって成長させたIII‐V 族化合物半導体で覆った
構成からなることを特徴とする分子線結晶成長用基板と
すること、また、上記基板の製造において、III‐V 族
化合物半導体基板の表面上に MOCVD 法によってIII‐V
族化合物半導体を形成する製造方法とすることによって
達成することができる。
【０００６】
【作用】上記基板は、III‐V 族化合物半導体例えばガ
リウムヒ素からなり、かつ、MOCVD 法による成長時の基
板温度(T：℃)が500〜700℃で、成長速度(V：μm/時間)
と T との関係が log (V) 〈 ( T − 600 )/50 を満足する条件で製造することができる。
リウムヒ素からなり、かつ、MOCVD 法による成長時の基
板温度(T：℃)が500〜700℃で、成長速度(V：μm/時間)
と T との関係が log (V) 〈 ( T − 600 )/50 を満足する条件で製造することができる。
【０００７】
【実施例】以下、本発明の分子線結晶成長用基板及びそ
の製造方法について、実施例によって具体的に説明す
る。
の製造方法について、実施例によって具体的に説明す
る。
【０００８】
【実施例１】図２は、本発明の分子線結晶成長用基板製
造方法の一実施例の実施に用いた装置の概略構成図で、
１は分子線結晶室、２は MOCVD 法成長室、３は基板交
換室、４は基板導入室、５‐７は上記の各室を隔離する
ためのバルブを示す。
造方法の一実施例の実施に用いた装置の概略構成図で、
１は分子線結晶室、２は MOCVD 法成長室、３は基板交
換室、４は基板導入室、５‐７は上記の各室を隔離する
ためのバルブを示す。
【０００９】上記装置を用いて、本発明分子線結晶成長
用基板の製造を以下の手順によって行った。すなわち、
(1) まず、窒素を大気圧に充満させた基板導入室４に従
来技術によって作成したガリウムヒ素基板を設置し、
(2) 次いで、基板導入室４を排気した後、(3) 上記基板
を真空に保持した基板交換室３を介して MOCVD 法成長
室２に移動させ、(4) MOCVD 法によってガリウムヒ素を
１μm成長させた。このときの成長条件は基板温度700
℃、成長速度は１μm/時間とし、原料としてはトリメチ
ルガリウム及びアルシンを用いた。この基板を用いて分
子線結晶成長法によって結晶を成長させるには、該基板
を MOCVD 室から取り出し、基板交換室３を経由して分
子線結晶成長室１へ移動し、成長を行わせる。
用基板の製造を以下の手順によって行った。すなわち、
(1) まず、窒素を大気圧に充満させた基板導入室４に従
来技術によって作成したガリウムヒ素基板を設置し、
(2) 次いで、基板導入室４を排気した後、(3) 上記基板
を真空に保持した基板交換室３を介して MOCVD 法成長
室２に移動させ、(4) MOCVD 法によってガリウムヒ素を
１μm成長させた。このときの成長条件は基板温度700
℃、成長速度は１μm/時間とし、原料としてはトリメチ
ルガリウム及びアルシンを用いた。この基板を用いて分
子線結晶成長法によって結晶を成長させるには、該基板
を MOCVD 室から取り出し、基板交換室３を経由して分
子線結晶成長室１へ移動し、成長を行わせる。
【００１０】図１に上記手順によって製造した基板表面
結晶構造の凹凸評価結果を示す。評価は0.1オングスト
ロームの高さ分解能を有する原子間力顕微鏡を用いて行
ったが、上下方向にほぼ平行に並んだ波線の列が観察さ
れている。この表面の段差はガリウムヒ素１分子層の高
さに相当する。従って、本基板表面はガリウムヒ素１分
子層の段差が約１μm間隔で階段状に存在するだけの極
めて平坦な表面であることがわかる。なお、この階段状
の段差は、従来技術によって作成したガリウムヒ素基板
表面の方位が設計値である〈001〉方向から約0.02°傾
斜していたことに起因している。
結晶構造の凹凸評価結果を示す。評価は0.1オングスト
ロームの高さ分解能を有する原子間力顕微鏡を用いて行
ったが、上下方向にほぼ平行に並んだ波線の列が観察さ
れている。この表面の段差はガリウムヒ素１分子層の高
さに相当する。従って、本基板表面はガリウムヒ素１分
子層の段差が約１μm間隔で階段状に存在するだけの極
めて平坦な表面であることがわかる。なお、この階段状
の段差は、従来技術によって作成したガリウムヒ素基板
表面の方位が設計値である〈001〉方向から約0.02°傾
斜していたことに起因している。
【００１１】
【実施例２】図３は、実施例１で用いた装置を用いて、
従来技術により作成したガリウムヒ素基板上に種々の成
長条件で MOCVD 法によってガリウムヒ素を成長させた
表面の凹凸を原子間力顕微鏡を用いて評価した結果を、
縦軸を凹凸間隔、横軸を成長温度としてまとめたもので
ある。この場合、成長速度は１μm/時間である。凹凸の
段差はすべて、実施例１の場合と同じく、ガリウムヒ素
１分子層高さであった。凹凸の間隔(L)は成長速度(V :
μm/時間)によっても変化した。すなわち、L はV の逆
平方根に比例した。以上の結果から、成長温度が500℃
以上で、かつ、成長温度(T : ℃)と成長速度の関係を log (V) 〈 (T −600)/ 50 とすることにより、凹凸段差が１分子相当で、間隔が10
0nm以上の平坦な基板を製造することができる。
従来技術により作成したガリウムヒ素基板上に種々の成
長条件で MOCVD 法によってガリウムヒ素を成長させた
表面の凹凸を原子間力顕微鏡を用いて評価した結果を、
縦軸を凹凸間隔、横軸を成長温度としてまとめたもので
ある。この場合、成長速度は１μm/時間である。凹凸の
段差はすべて、実施例１の場合と同じく、ガリウムヒ素
１分子層高さであった。凹凸の間隔(L)は成長速度(V :
μm/時間)によっても変化した。すなわち、L はV の逆
平方根に比例した。以上の結果から、成長温度が500℃
以上で、かつ、成長温度(T : ℃)と成長速度の関係を log (V) 〈 (T −600)/ 50 とすることにより、凹凸段差が１分子相当で、間隔が10
0nm以上の平坦な基板を製造することができる。
【００１２】なお、以上の説明においてはIII‐V 族化
合物半導体の代表例としてガリウムヒ素についてのみ記
述したが、本発明はガリウムヒ素に限らず他のIII‐V
族化合物半導体についても有効であることは言うまでも
ない。また、本発明によるIII‐V 族化合物半導体から
なる平坦な分子線結晶成長用基板が、III‐V 族半導体
の分子線結晶成長のみならず、他の半導体や金属、絶縁
物、超伝導体を成長させる分子線結晶成長法薄膜結晶成
長用の基板としても有効であることは言うまでもない。
合物半導体の代表例としてガリウムヒ素についてのみ記
述したが、本発明はガリウムヒ素に限らず他のIII‐V
族化合物半導体についても有効であることは言うまでも
ない。また、本発明によるIII‐V 族化合物半導体から
なる平坦な分子線結晶成長用基板が、III‐V 族半導体
の分子線結晶成長のみならず、他の半導体や金属、絶縁
物、超伝導体を成長させる分子線結晶成長法薄膜結晶成
長用の基板としても有効であることは言うまでもない。
【００１３】
【発明の効果】以上述べてきたように、分子線結晶成長
用基板及びその製造方法を本発明構成の基板及びその製
造方法とすることによって、従来技術の有していた課題
を解決して、表面凹凸段差を１分子相当まで低減し、か
つ、凹凸の間隔が100ナノメータ以上である平坦な基板
及びその製造方法を提供することができた。
用基板及びその製造方法を本発明構成の基板及びその製
造方法とすることによって、従来技術の有していた課題
を解決して、表面凹凸段差を１分子相当まで低減し、か
つ、凹凸の間隔が100ナノメータ以上である平坦な基板
及びその製造方法を提供することができた。
【図１】実施例１で製造した基板表面結晶構造の凹凸評
価結果を示す原子間力顕微鏡写真(参考資料)。
価結果を示す原子間力顕微鏡写真(参考資料)。
【図２】実施例１の分子線結晶成長用基板の製造に用い
た装置の概略構成を示す図。
た装置の概略構成を示す図。
【図３】従来技術により製造したガリウムヒ素基板上
に、上記装置を用いて、MOCVD 法により種々の成長条件
でガリウムヒ素を成長させた表面の凹凸を評価した結果
を示す図。
に、上記装置を用いて、MOCVD 法により種々の成長条件
でガリウムヒ素を成長させた表面の凹凸を評価した結果
を示す図。
【図４】従来技術により製造したガリウムヒ素基板の表
面の凹凸を評価した結果を示す図で、(a) は表面結晶構
造の原子間力顕微鏡写真(参考資料)、(b) は(a) 中の黒
線に沿って高低を測定した結果を示す図。
面の凹凸を評価した結果を示す図で、(a) は表面結晶構
造の原子間力顕微鏡写真(参考資料)、(b) は(a) 中の黒
線に沿って高低を測定した結果を示す図。
１…分子線結晶成長室、２… MOCVD 法成長室、３…基
板交換室、４…基板導入室、５〜７…各室を隔離するた
めのバルブ。
板交換室、４…基板導入室、５〜７…各室を隔離するた
めのバルブ。
Claims (4)
- 【請求項１】III‐V 族化合物半導体結晶表面上に同種
のもしくは異なるIII‐V 族化合物半導体あるいは他の
半導体、金属、絶縁物、超伝導体の薄膜結晶を分子線結
晶成長法により製造するために用いるIII‐V 族化合物
半導体結晶からなる基板で、該III‐V 族化合物半導体
基板の表面部分を MOCVD 法によって成長させたIII‐V
族化合物半導体で覆った構成からなることを特徴とする
分子線結晶成長用基板。 - 【請求項２】上記基板表面の凹凸の段差が１分子相当で
あり、かつ、その間隔が100nm以上であることを特徴と
する請求項１記載の分子線結晶成長用基板。 - 【請求項３】III‐V 族化合物半導体結晶表面上に同種
のもしくは異なるIII‐V 族化合物半導体あるいは他の
半導体、金属、絶縁物、超伝導体の薄膜結晶を分子線結
晶成長法により製造するために用いるIII‐V 族化合物
半導体結晶からなる基板の製造において、III‐V 族化
合物半導体基板の表面上に MOCVD 法によってIII‐V 族
化合物半導体を形成することを特徴とする分子線結晶成
長用基板の製造方法。 - 【請求項４】上記 MOCVD 法によるIII‐V 族化合物半導
体の形成において、III‐V 族化合物半導体がガリウム
ヒ素からなり、かつ、MOCVD 法による成長時の基板温度
(T:℃)が500〜700℃で、さらに、成長速度(V:μm/時間)
と T とが次の関係にあることを特徴とする請求項３記
載の分子線結晶成長用基板の製造方法。 log (V) 〈 (T −600)/ 50
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15025493A JPH0714778A (ja) | 1993-06-22 | 1993-06-22 | 分子線結晶成長用基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15025493A JPH0714778A (ja) | 1993-06-22 | 1993-06-22 | 分子線結晶成長用基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714778A true JPH0714778A (ja) | 1995-01-17 |
Family
ID=15492929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15025493A Pending JPH0714778A (ja) | 1993-06-22 | 1993-06-22 | 分子線結晶成長用基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714778A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0965013A (ja) * | 1995-08-21 | 1997-03-07 | Nippon Denki Ido Tsushin Kk | 携帯電話装置 |
| JP2006165069A (ja) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | 化合物半導体の成長方法及び装置 |
-
1993
- 1993-06-22 JP JP15025493A patent/JPH0714778A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0965013A (ja) * | 1995-08-21 | 1997-03-07 | Nippon Denki Ido Tsushin Kk | 携帯電話装置 |
| JP2006165069A (ja) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | 化合物半導体の成長方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191006B1 (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US5424243A (en) | Method of making a compound semiconductor crystal-on-substrate structure | |
| JPH03215934A (ja) | 半導体装置 | |
| JPH01207920A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| US5356510A (en) | Method for the growing of heteroepitaxial layers | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| CN1248288C (zh) | 制造氮化镓半导体层和相关结构的方法 | |
| JPH0692278B2 (ja) | エピタキシャル成長方法 | |
| JPH0714778A (ja) | 分子線結晶成長用基板とその製造方法 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| EP1259978A2 (de) | VERFAHREN UND VORRICHTUNG ZUR HERSTELLUNG VON GRUPPE-III-N, GRUP PE-III-V-N UND METALL-STICKSTOFF-BAUELEMENTSTRUKTUREN AUF Si-SUBSTRATEN | |
| US5438951A (en) | Method of growing compound semiconductor on silicon wafer | |
| US5066355A (en) | Method of producing hetero structure | |
| JP2743348B2 (ja) | エピタキシャル成長方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| US6844574B1 (en) | III-V compound semiconductor | |
| JPH0342818A (ja) | 化合物半導体装置とその製造方法 | |
| JP3316083B2 (ja) | 液相エピタキシャル成長用ＧａＡｓ単結晶基板及び液相エピタキシャル成長法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH05144727A (ja) | ヘテロエピタキシヤルウエーハの製造方法 | |
| JPS61106495A (ja) | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 | |
| JP3167350B2 (ja) | 素子の製造法 |