JPH0714306A - 自動等化器の周辺回路 - Google Patents
自動等化器の周辺回路Info
- Publication number
- JPH0714306A JPH0714306A JP15484393A JP15484393A JPH0714306A JP H0714306 A JPH0714306 A JP H0714306A JP 15484393 A JP15484393 A JP 15484393A JP 15484393 A JP15484393 A JP 15484393A JP H0714306 A JPH0714306 A JP H0714306A
- Authority
- JP
- Japan
- Prior art keywords
- partial response
- detector
- response channel
- mark
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】パーシャルレスポンスチャネル用プリセット型
自動等化器が必要とするテスト信号の生成に好適なディ
ジタル回路の提供。 【構成】テスト信号の元になるテストパターンを生成す
るテストパターン発生器と、プリコーダと、参照用のテ
スト信号を生成するための擬似パーシャルレスポンスチ
ャネルと、テスト信号入力開始のタイミングを知るため
のマークを検出する開始マーク検出器とから構成され
る。 【効果】パーシャルレスポンスチャネル用のプリセット
型自動等化器に対して必要とされるテスト信号を簡単な
ディジタル回路で生成でき、かつ正確なタイミングで自
動等化器に入力することができる。
自動等化器が必要とするテスト信号の生成に好適なディ
ジタル回路の提供。 【構成】テスト信号の元になるテストパターンを生成す
るテストパターン発生器と、プリコーダと、参照用のテ
スト信号を生成するための擬似パーシャルレスポンスチ
ャネルと、テスト信号入力開始のタイミングを知るため
のマークを検出する開始マーク検出器とから構成され
る。 【効果】パーシャルレスポンスチャネル用のプリセット
型自動等化器に対して必要とされるテスト信号を簡単な
ディジタル回路で生成でき、かつ正確なタイミングで自
動等化器に入力することができる。
Description
【0001】
【産業上の利用分野】本発明は磁気記録再生装置の自動
等化器に係り、プリセット型自動等化器が必要とするテ
スト信号の生成に好適な信号処理回路に関する。
等化器に係り、プリセット型自動等化器が必要とするテ
スト信号の生成に好適な信号処理回路に関する。
【0002】
【従来の技術】磁気記録再生装置のリードライトチャネ
ルにパーシャルレスポンス方式が採用されている例があ
る。パーシャルレスポンス方式とは、符号間干渉を意図
的に付加することによって高帯域の信号伝送を行なう方
式のことである。
ルにパーシャルレスポンス方式が採用されている例があ
る。パーシャルレスポンス方式とは、符号間干渉を意図
的に付加することによって高帯域の信号伝送を行なう方
式のことである。
【0003】通常、ディジタル情報を伝送するのに、通
信路の周波数帯域を超えた周波数でデータを送信する
と、受信側で信号パルスに広がりを生じ、前後の信号間
での干渉(符号間干渉)により波形がひずむ。これは磁
気記録再生伝送系についても当てはまる。このようにし
て生じた波形の歪に対しては等化器による波形整形が行
なわれるが、当初は符号間干渉を取り除くことを念頭に
置いていた。これに対してパーシャルレスポンス方式で
は、一定量の符号間干渉を入れることを念頭に置いてい
る。符号間干渉を許容することにより信号の帯域を制限
することができ、ローパスフィルタと組み合わせてSN
比を改善できる。
信路の周波数帯域を超えた周波数でデータを送信する
と、受信側で信号パルスに広がりを生じ、前後の信号間
での干渉(符号間干渉)により波形がひずむ。これは磁
気記録再生伝送系についても当てはまる。このようにし
て生じた波形の歪に対しては等化器による波形整形が行
なわれるが、当初は符号間干渉を取り除くことを念頭に
置いていた。これに対してパーシャルレスポンス方式で
は、一定量の符号間干渉を入れることを念頭に置いてい
る。符号間干渉を許容することにより信号の帯域を制限
することができ、ローパスフィルタと組み合わせてSN
比を改善できる。
【0004】また、パーシャルレスポンスチャネルは信
号系列にある種の冗長性をもたせることになり、これを
ビタビ検出器(最尤検出器)と組み合わせることによ
り、信号弁別誤り率を減らす効果を持つ。
号系列にある種の冗長性をもたせることになり、これを
ビタビ検出器(最尤検出器)と組み合わせることによ
り、信号弁別誤り率を減らす効果を持つ。
【0005】一定量の符号間干渉を得るためには等化器
による波形整形が不可欠であり、精度の高い波形整形が
要求される。これを実現する方法の1つとして、プリセ
ット型自動等化器がある。プリセット型自動等化器と
は、波形データの入力に対して望ましい出力データが得
られるように等化係数を自ら調整する等化器において、
入力データとして被等化波形データのほかに、参照用の
テスト信号(等化目標波形データに相当する)を入力し
て、等化器出力をテスト信号に近づけるように学習を行
なう等化器のことである。プリセット型自動等化器の例
として、特開平1−112508の記載がある。
による波形整形が不可欠であり、精度の高い波形整形が
要求される。これを実現する方法の1つとして、プリセ
ット型自動等化器がある。プリセット型自動等化器と
は、波形データの入力に対して望ましい出力データが得
られるように等化係数を自ら調整する等化器において、
入力データとして被等化波形データのほかに、参照用の
テスト信号(等化目標波形データに相当する)を入力し
て、等化器出力をテスト信号に近づけるように学習を行
なう等化器のことである。プリセット型自動等化器の例
として、特開平1−112508の記載がある。
【0006】
【発明が解決しようとする課題】ところで、プリセット
型自動等化器を用いる際に注意すべき点の一つとして、
テスト信号をいかにして生成するかという問題がある。
磁気ディスク装置では通常、2値の記録データに対する
理想的な再生データは3値になる。これは再生波形に正
負のピークが表れるという、磁気記録再生チャネル特有
の交流的性質によるものである。従来、パーシャルレス
ポンス方式を用いない系では再生波形の正負のピークが
交互に表れるので、それに相当するテスト信号を容易に
作ることができた。しかるに、パーシャルレスポンス方
式を用いる系ではその規則性が無くなるので、いかにし
てテスト信号を生成するかが問題になる。
型自動等化器を用いる際に注意すべき点の一つとして、
テスト信号をいかにして生成するかという問題がある。
磁気ディスク装置では通常、2値の記録データに対する
理想的な再生データは3値になる。これは再生波形に正
負のピークが表れるという、磁気記録再生チャネル特有
の交流的性質によるものである。従来、パーシャルレス
ポンス方式を用いない系では再生波形の正負のピークが
交互に表れるので、それに相当するテスト信号を容易に
作ることができた。しかるに、パーシャルレスポンス方
式を用いる系ではその規則性が無くなるので、いかにし
てテスト信号を生成するかが問題になる。
【0007】また、現在使用されている磁気ディスク装
置の記録回路は、記録信号を得る直前で図2に示すよう
な回路に記録データを通してNRZ型データからNRZ
I型データへの変換を行なっているが、この変換により
極性がまったく逆の、2通りの記録信号が生成される可
能性が生じる。なぜなら、ここでは2値データを、入力
側でハイレベル、ローレベルのレベルモードで表現して
いるのに対して、出力側では遷移が存在するか、しない
かのトランジションモードで表現しており、それが0か
ら1への遷移か、1から0への遷移かについては、意味
を持たないからである。従って同一データを記録しよう
としても、実際の記録信号、さらにその結果としての再
生波形は一義的に決まらなくなる(極性により2通りの
任意性が残る)。現在の磁気ディスク装置はこの任意性
を許容している。
置の記録回路は、記録信号を得る直前で図2に示すよう
な回路に記録データを通してNRZ型データからNRZ
I型データへの変換を行なっているが、この変換により
極性がまったく逆の、2通りの記録信号が生成される可
能性が生じる。なぜなら、ここでは2値データを、入力
側でハイレベル、ローレベルのレベルモードで表現して
いるのに対して、出力側では遷移が存在するか、しない
かのトランジションモードで表現しており、それが0か
ら1への遷移か、1から0への遷移かについては、意味
を持たないからである。従って同一データを記録しよう
としても、実際の記録信号、さらにその結果としての再
生波形は一義的に決まらなくなる(極性により2通りの
任意性が残る)。現在の磁気ディスク装置はこの任意性
を許容している。
【0008】さらに、生成されたテスト信号をいかにし
てタイミングを合わせて入力するかという問題がある。
被等化波形データに対して、正しいテスト信号を正確な
タイミングで入力しなければ、自動等化によって正しい
波形整形が行われなくなる。
てタイミングを合わせて入力するかという問題がある。
被等化波形データに対して、正しいテスト信号を正確な
タイミングで入力しなければ、自動等化によって正しい
波形整形が行われなくなる。
【0009】前記公知例には自動等化でテスト信号を用
いることが記載されてはいるものの、それをいかにして
生成し、入力するかについては記載されていない。
いることが記載されてはいるものの、それをいかにして
生成し、入力するかについては記載されていない。
【0010】
【課題を解決するための手段】前記目的を達成するため
に本発明によるパーシャルレスポンスチャネル用のプリ
セット型自動等化器の周辺回路は、参照用のテスト信号
を生成するための擬似パーシャルレスポンスチャネル
と、テスト信号入力を開始するタイミングを知るための
マークを検出する開始マーク検出器とを備えたことを第
1の特徴とする。
に本発明によるパーシャルレスポンスチャネル用のプリ
セット型自動等化器の周辺回路は、参照用のテスト信号
を生成するための擬似パーシャルレスポンスチャネル
と、テスト信号入力を開始するタイミングを知るための
マークを検出する開始マーク検出器とを備えたことを第
1の特徴とする。
【0011】また、本発明の開始マーク検出器は、マー
クの存在とマークの極性とを検出する機能をもつことを
第2の特徴とする。
クの存在とマークの極性とを検出する機能をもつことを
第2の特徴とする。
【0012】また、本発明の擬似パーシャルレスポンス
チャネルは、磁気記録再生伝送特性とパーシャルレスポ
ンス伝送特性とをディジタル的に模擬することを第3の
特徴とする。
チャネルは、磁気記録再生伝送特性とパーシャルレスポ
ンス伝送特性とをディジタル的に模擬することを第3の
特徴とする。
【0013】さらに、本発明の擬似パーシャルレスポン
スチャネルは、前記開始マーク検出器が検出するマーク
の極性によって出力信号の極性を変えることを第4の特
徴とする。
スチャネルは、前記開始マーク検出器が検出するマーク
の極性によって出力信号の極性を変えることを第4の特
徴とする。
【0014】
【作用】前記第1の特徴によるパーシャルレスポンスチ
ャネル用のプリセット型自動等化器の周辺回路は、擬似
パーシャルレスポンスチャネルをもつことによって、パ
ーシャルレスポンスチャネルで記録再生されるあらゆる
パターンに対して自動等化器に必要なテスト信号を生成
することができ、また、テスト信号入力開始のタイミン
グを知るためのマークを検出するマーク検出器をもつこ
とによって正確なタイミングでテスト信号を入力するこ
とができる。
ャネル用のプリセット型自動等化器の周辺回路は、擬似
パーシャルレスポンスチャネルをもつことによって、パ
ーシャルレスポンスチャネルで記録再生されるあらゆる
パターンに対して自動等化器に必要なテスト信号を生成
することができ、また、テスト信号入力開始のタイミン
グを知るためのマークを検出するマーク検出器をもつこ
とによって正確なタイミングでテスト信号を入力するこ
とができる。
【0015】また、第2の特徴による開始マーク検出器
はマークの存在とマークの極性を検出することによっ
て、自動等化器へのテスト信号入力タイミングとテスト
信号の極性に関する情報を得ることができる。
はマークの存在とマークの極性を検出することによっ
て、自動等化器へのテスト信号入力タイミングとテスト
信号の極性に関する情報を得ることができる。
【0016】また、第3、第4の特徴による擬似パーシ
ャルレスポンスチャネルは磁気記録再生伝送特性とパー
シャルレスポンス伝送特性とをディジタル的に模擬する
ことによって小規模のディジタル回路で実現することが
でき、前記開始マークの極性によって出力信号の極性を
変えることで自動等化器の被等化波形データに対して常
に極性の一致したテスト信号を得ることができる。
ャルレスポンスチャネルは磁気記録再生伝送特性とパー
シャルレスポンス伝送特性とをディジタル的に模擬する
ことによって小規模のディジタル回路で実現することが
でき、前記開始マークの極性によって出力信号の極性を
変えることで自動等化器の被等化波形データに対して常
に極性の一致したテスト信号を得ることができる。
【0017】
【実施例】まず本発明の原理について説明する。本発明
には正規のパーシャルレスポンスチャネルとは別に、理
想的なパーシャルレスポンス伝送特性を持つ、擬似パー
シャルレスポンスチャネルが含まれる。擬似パーシャル
レスポンスチャネルは実際の記録再生伝送系をディジタ
ル的に模擬している。そして自動等化実行時にテストパ
ターン記録時と同じパターンをこの擬似パーシャルレス
ポンスチャネルに通し、その出力を自動等化器の参照用
信号とする。
には正規のパーシャルレスポンスチャネルとは別に、理
想的なパーシャルレスポンス伝送特性を持つ、擬似パー
シャルレスポンスチャネルが含まれる。擬似パーシャル
レスポンスチャネルは実際の記録再生伝送系をディジタ
ル的に模擬している。そして自動等化実行時にテストパ
ターン記録時と同じパターンをこの擬似パーシャルレス
ポンスチャネルに通し、その出力を自動等化器の参照用
信号とする。
【0018】一方、再生波形の極性任意性については以
下のように対処する。まず、テストパターンの先頭にテ
スト信号入力開始マークをつけて記録する。再生時にお
いて開始マークを検出したら、そのマークの極性によっ
て擬似パーシャルレスポンスチャネル出力の極性を決め
るようにすれば、被等化波形の極性と常に一致したテス
ト信号を得ることができる。
下のように対処する。まず、テストパターンの先頭にテ
スト信号入力開始マークをつけて記録する。再生時にお
いて開始マークを検出したら、そのマークの極性によっ
て擬似パーシャルレスポンスチャネル出力の極性を決め
るようにすれば、被等化波形の極性と常に一致したテス
ト信号を得ることができる。
【0019】以下、本発明による回路の一実施例を、図
面を用いて詳細に説明する。図1は本実施例による回路
の主構成を示す図、図3は図1中の開始マーク検出器3
を示す図、図4は図1中の擬似パーシャルレスポンスチ
ャネル4を示す図である。
面を用いて詳細に説明する。図1は本実施例による回路
の主構成を示す図、図3は図1中の開始マーク検出器3
を示す図、図4は図1中の擬似パーシャルレスポンスチ
ャネル4を示す図である。
【0020】本実施例による自動等化周辺回路は図1に
示すごとく、テスト信号の元になるテストパターンを生
成するテストパターン発生器1と、プリコーダ2と、再
生時にA/D変換された再生波形データ(EQIN)を
入力してテスト信号入力開始マークを検出する開始マー
ク検出器3と、擬似パーシャルレスポンスチャネル4
と、ディジタル自動等化器5とから構成される。
示すごとく、テスト信号の元になるテストパターンを生
成するテストパターン発生器1と、プリコーダ2と、再
生時にA/D変換された再生波形データ(EQIN)を
入力してテスト信号入力開始マークを検出する開始マー
ク検出器3と、擬似パーシャルレスポンスチャネル4
と、ディジタル自動等化器5とから構成される。
【0021】このように構成された自動等化器周辺回路
はまず記録時において、テストパターン発生器1から自
動等化のためのテストパターン(TESTDATA)が
出力される。但し、テストパターンの先頭には、パター
ンの開始を示す開始マークが付けられている。開始マー
クはギャップパターンと容易に区別のつくパターンであ
れば良い。テストパターン発生器1からの出力信号がプ
リコーダ2を通ってライトデータ(WRDATA)とな
り、記録される。ここでプリコーダ2は後で再生時に行
なわれるパーシャルレスポンス処理(1+D)の逆演算
を行なう回路であり、パーシャルレスポンスチャネルに
不可欠な回路である。
はまず記録時において、テストパターン発生器1から自
動等化のためのテストパターン(TESTDATA)が
出力される。但し、テストパターンの先頭には、パター
ンの開始を示す開始マークが付けられている。開始マー
クはギャップパターンと容易に区別のつくパターンであ
れば良い。テストパターン発生器1からの出力信号がプ
リコーダ2を通ってライトデータ(WRDATA)とな
り、記録される。ここでプリコーダ2は後で再生時に行
なわれるパーシャルレスポンス処理(1+D)の逆演算
を行なう回路であり、パーシャルレスポンスチャネルに
不可欠な回路である。
【0022】一方、記録されたテストパターンの再生時
においてA/D変換された再生波形データがディジタル
自動等化器5及び開始マーク検出器3に入力される。但
し、開始マーク検出器3に入力される再生波形データは
等化前の低品質の信号データであり、符号間干渉や各種
ノイズのためにその下位ビットには意味が無くなってい
るので、最上位ビットのみを有効としている。
においてA/D変換された再生波形データがディジタル
自動等化器5及び開始マーク検出器3に入力される。但
し、開始マーク検出器3に入力される再生波形データは
等化前の低品質の信号データであり、符号間干渉や各種
ノイズのためにその下位ビットには意味が無くなってい
るので、最上位ビットのみを有効としている。
【0023】図3に開始マーク検出回路3の回路構成を
示す。開始マーク検出器3はシフトレジスタ31とパタ
ーン一致検出器(アンドゲート)32,33と、オアゲ
ート34とからなる。このように構成されたマーク検出
器はまずシフトレジスタ31とアンドゲート32,33
によってマークに相当するパターン(極性によって2通
りありうる)を検出できるようになっており、アンドゲ
ート32,33の出力を、一方ではオアゲート34でつ
なぎマーク検出信号(MKFND)とし、もう一方では
いずれかの出力を極性判定信号(MKSGN)とする。
示す。開始マーク検出器3はシフトレジスタ31とパタ
ーン一致検出器(アンドゲート)32,33と、オアゲ
ート34とからなる。このように構成されたマーク検出
器はまずシフトレジスタ31とアンドゲート32,33
によってマークに相当するパターン(極性によって2通
りありうる)を検出できるようになっており、アンドゲ
ート32,33の出力を、一方ではオアゲート34でつ
なぎマーク検出信号(MKFND)とし、もう一方では
いずれかの出力を極性判定信号(MKSGN)とする。
【0024】開始マークが検出されると、(MKFN
D)が動作開始信号としてテストパターン発生器1と、
ディジタル自動等化器5に入り、(MKSGN)が出力
極性反転信号として擬似パーシャルレスポンスチャネル
4に入る。
D)が動作開始信号としてテストパターン発生器1と、
ディジタル自動等化器5に入り、(MKSGN)が出力
極性反転信号として擬似パーシャルレスポンスチャネル
4に入る。
【0025】図4に擬似パーシャルレスポンスチャネル
4の回路構成を示す。擬似パーシャルレスポンスチャネ
ル4は磁気記録再生伝送模擬回路41と、(1+D)演
算回路42とからなる。磁気記録再生伝送模擬回路41
はプリコーダ出力(PRECODE)を取り込んで、符
号に相当するビットと大きさに相当するビットの2ビッ
トのデータを出力する。符号に相当するビットはEOR
回路414を通ることによって、開始マークの極性信号
(MKSGN)に依存して出力極性を反転できるように
なっている。(1+D)演算回路42は2ビットの加算
を行なっている。なお、本実施例では簡単のため、デー
タ2ビットのみでテスト信号を表現している。
4の回路構成を示す。擬似パーシャルレスポンスチャネ
ル4は磁気記録再生伝送模擬回路41と、(1+D)演
算回路42とからなる。磁気記録再生伝送模擬回路41
はプリコーダ出力(PRECODE)を取り込んで、符
号に相当するビットと大きさに相当するビットの2ビッ
トのデータを出力する。符号に相当するビットはEOR
回路414を通ることによって、開始マークの極性信号
(MKSGN)に依存して出力極性を反転できるように
なっている。(1+D)演算回路42は2ビットの加算
を行なっている。なお、本実施例では簡単のため、デー
タ2ビットのみでテスト信号を表現している。
【0026】このようにしてテスト信号(TRSGN,
TRDAT)が生成され、ディジタル自動等化器5に入
力される。ここで開始マーク検出からテスト信号(TR
SGN,TRDAT)が自動等化器5に入るまでのタイ
ミングと、テストパターンに相当する再生波形データが
自動等化器5に入るまでのタイミングが一致するように
あらかじめ調整しておく。そのためには、例えば、開始
マーク検出器3と擬似パーシャルレスポンスチャネル4
との間に遅延器を入れて、(MKSGN)の転送を適当
に遅らせるか、あるいは、擬似パーシャルレスポンスチ
ャネル4とディジタル自動等化器5との間に遅延器を入
れて、(TRSGN,TRDAT)の転送を適当に遅ら
せておけば良い。
TRDAT)が生成され、ディジタル自動等化器5に入
力される。ここで開始マーク検出からテスト信号(TR
SGN,TRDAT)が自動等化器5に入るまでのタイ
ミングと、テストパターンに相当する再生波形データが
自動等化器5に入るまでのタイミングが一致するように
あらかじめ調整しておく。そのためには、例えば、開始
マーク検出器3と擬似パーシャルレスポンスチャネル4
との間に遅延器を入れて、(MKSGN)の転送を適当
に遅らせるか、あるいは、擬似パーシャルレスポンスチ
ャネル4とディジタル自動等化器5との間に遅延器を入
れて、(TRSGN,TRDAT)の転送を適当に遅ら
せておけば良い。
【0027】
【発明の効果】本発明によれば、パーシャルレスポンス
チャネル用のプリセット型自動等化器に対して必要とさ
れるテスト信号を簡単なディジタル回路で生成でき、か
つ正確なタイミングで自動等化器に入力することができ
る。
チャネル用のプリセット型自動等化器に対して必要とさ
れるテスト信号を簡単なディジタル回路で生成でき、か
つ正確なタイミングで自動等化器に入力することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例によるパーシャルレスポンス
チャネル用プリセット型自動等化器周辺回路を示す図。
チャネル用プリセット型自動等化器周辺回路を示す図。
【図2】磁気ディスク装置のリード回路内に含まれるN
RZ−NRZIデータ変換回路を示す図。
RZ−NRZIデータ変換回路を示す図。
【図3】図1における開始マーク検出器3の回路構成の
一例を示す図。
一例を示す図。
【図4】図1における擬似パーシャルレスポンスチャネ
ル4の回路構成の一例を示す図。
ル4の回路構成の一例を示す図。
1…テストパターン発生器、 2…プリコーダ、 3…開始マーク検出器、 4…擬似パーシャルレスポンスチャネル、 5…ディジタル自動等化器、 11…アンドゲート、 12…フリップフロップ回路、 31…シフトレジスタ回路、 32,33…アンドゲート、 34…オアゲート、 41…磁気記録再生伝送模擬回路、 42…(1+D)演算回路、 411,414…EOR回路、 412,413,421,422…フリップフロップ回
路、 415…アンドゲート、 423,424…1ビット加算器。
路、 415…アンドゲート、 423,424…1ビット加算器。
Claims (4)
- 【請求項1】パーシャルレスポンスチャネル用のプリセ
ット型自動等化器の周辺回路において、参照用のテスト
信号を生成するための擬似パーシャルレスポンスチャネ
ルと、テスト信号の入力を開始するタイミングを知るた
めのマークを検出する開始マーク検出器とを備えたこと
を特徴とする、プリセット型自動等化器の周辺回路。 - 【請求項2】前記開始マーク検出器は、マークの存在と
マークの極性とを検出する機能をもつことを特徴とする
検出器。 - 【請求項3】前記擬似パーシャルレスポンスチャネル
は、磁気記録再生伝送特性とパーシャルレスポンス伝送
特性とをディジタル的に模擬することを特徴とするチャ
ネル。 - 【請求項4】前記擬似パーシャルレスポンスチャネル
は、前記開始マーク検出器が検出するマークの極性によ
って出力信号の極性を変えることを特徴とするチャネ
ル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15484393A JPH0714306A (ja) | 1993-06-25 | 1993-06-25 | 自動等化器の周辺回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15484393A JPH0714306A (ja) | 1993-06-25 | 1993-06-25 | 自動等化器の周辺回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0714306A true JPH0714306A (ja) | 1995-01-17 |
Family
ID=15593113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15484393A Pending JPH0714306A (ja) | 1993-06-25 | 1993-06-25 | 自動等化器の周辺回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0714306A (ja) |
-
1993
- 1993-06-25 JP JP15484393A patent/JPH0714306A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0498574B1 (en) | Waveform equalizer apparatus formed of neural network, and method of designing same | |
JP2813242B2 (ja) | 位相弁別方法およびこれを用いたデータ再生方法とデータ再生装置 | |
KR960015383A (ko) | 고밀도 자기기록데이타를 재생하는 개량된 시스템 | |
JP2755144B2 (ja) | 光ディスク信号再生方法及び光ディスク信号再生装置 | |
JP3331818B2 (ja) | ディジタル情報再生装置 | |
JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
JPH0714306A (ja) | 自動等化器の周辺回路 | |
US5367535A (en) | Method and circuit for regenerating a binary bit stream from a ternary signal | |
US5548284A (en) | Information recording and/or reproduction apparatus | |
JP3135646B2 (ja) | 2進ビット流の処理装置 | |
US6470474B1 (en) | Method and apparatus for identifying errors in a detected sequence of values | |
JPH05274614A (ja) | 磁気記録再生方法およびその装置 | |
JPH0636208A (ja) | データ検出装置 | |
JPS6353609B2 (ja) | ||
JP2845878B2 (ja) | デジタル同期信号の記録再生方法 | |
JPH02170613A (ja) | 自動等化装置 | |
JP2573245B2 (ja) | 復調回路 | |
Zeng et al. | Decision feedback equalizer with pattern dependent dynamic threshold | |
JPH04355268A (ja) | 磁気記録再生装置の記録再生方法 | |
JPH05234254A (ja) | スレッショルドレベル決定回路 | |
JPH09120598A (ja) | 情報再生装置 | |
JPH0817148A (ja) | 情報記録再生装置 | |
JP2000021096A (ja) | 磁気ディスク装置及びそれに用いる半導体デバイス | |
JP3286025B2 (ja) | ディジタル信号検出回路 | |
JPH06131822A (ja) | 記録装置 |